JPH07202117A - マルチチップモジュパッケージ化システム - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 標準相互接続体チップ及びテープ自動接着フ
レームを使用する手段を提供する。 【構成】 論理キューブ１０は二つの鉛直に装着された
背面１４を有する台板１２を含む。これらの背面には、
水平に積層された複数の基板１６が接続子１８で結合さ
れる。隣接する基板間には熱の散逸を果たす空気又は流
体の流れを確保するため、十分な間隙が設けられる。通
常、これらの基板は複数の論理チップ及びダイ装着位置
に取付けられた相互接続体チップを有するマルチチップ
モジュールである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に集積回路（ＩＣ）
のパッケージ化技術（packaging techniques）に関し、
特にマルチチップモジュールを作るためのマスク-プロ
グラム式相互接続体を与えるため、標準相互接続体チッ
プ及びテープ自動接着（tape automated bonding, 以
下、ＴＡＢという ）フレームを使用する手段に関す
る。

【０００２】

【従来の技術】工業界ではパッケージ化技術は集積回路
の開発上、急速に進歩している分野であると考えらる。
パッケージ技術は複雑なデジタルシステム用マルチチッ
プモジュールを実現させた。マルチチップモジュールの
開発者が直面している主な二つの問題はその経費と開発
時間である。

【０００３】マルチチップモジュールをコンピューター
産業で商業的に大量に使用できるようにするためには、
その前に克服しなければならない障害が多数ある。一つ
の障害はパーソナルコンピューターボード（以下、ＰＣ
ボードという）を利用するシステムに必要な時間に比較
して、マルチチップモジュールを利用するシステムを設
計し製造するには開発時間が長くかかる点である。もう
一つの障害は、ＰＣボードの費用に比べてマルチチップ
モジュール用の基板の経費が高いことである。さらに別
の障害はマルチチップモジュール上に装着するダイ（di
e）のＴＡＢパッケージ化にさらに経費がかかることで
ある。

【０００４】モジュールを使用するときのこれらの障害
を精算したとしても、高性能システムにＰＣボードを使
用するときには明らかな問題がある。一つの問題は、マ
ルチチップモジュールを利用するシステムに匹敵する性
能を有するＰＣボードシステムの設計および製造にはよ
り長い時間がかかることである。もう一つの問題は、マ
ルチチップモジュールを利用するシステムと匹敵する性
能を有するＰＣボードシステムを製作するために必要な
特別の材料の経費が高くつくことである。

【０００５】総じて、モジュールを使用することの障害
は技術革新と支援組織の開発を通してゆっくりと克服さ
れている一方、ＰＣボード利用上の問題はシステム性能
が改善するに伴いますます悪くなっている。さらにマル
チチップモジュールを使用することにはいくつかのシス
テムレベルでのコスト上の利点があり、これらの利点は
システムの長期的経済性を改善することができる。コス
ト上の利点の一つは、マルチチップモジュールを利用す
るシステムと等価な性能を有するＰＣボードシステムを
設計し製造するための開発時間は少なくて済むことであ
る。もう一つのコスト上の利点は、マルチチップモジュ
ールを利用したシステムの場合の熱散逸を低下できるこ
とである。高性能システムを使用すると建物の空調にか
かる冷却負荷が増大するようなオフィス環境では、その
ようなシステムは一層受け入れやすい。もう一つのコス
ト上の利点は、マルチチップモジュールを使用するため
に寸法が低下することである。これはシステムレベルで
のパッケージ化コストを低減する。さらに別のコスト上
の利点は、マルチチップモジュールに使用される熱圧縮
相互接着（thermal compression interconnect bonds）
は本来的に高い信頼性をもっていることである。これは
当該分野におけるシステム修理費を低減させる。

【０００６】現在、これらの諸点のいずれもそれ自体、
ＰＣボードを利用するシステムを使用する場合の重大な
障害ではないが、次世代の電子装置はさらに優れた機能
と大型ダイ寸法を有するようになるであろうし、それゆ
えにさらに大きな熱散逸を必要とするから、これらの因
子のいくつかを解決しておかなければならない。実際の
設計例なしに正確を期すことは難しいが、マルチチップ
モジュールはその電力レベルを増大せずにシステム速度
と論理の複雑度とを２ないし５倍増大できる、との見通
しも無理な予測ではない。

【０００７】マルチチップモジュールを利用するシステ
ムに比較したＰＣボードシステム製造推定経費に関して
言うと、ＰＣボードは２０インチ多重層ボードと推定す
るが、本モジュールは１２５ｍｍ平方である。ＰＣボー
ドのコストは１平方インチ当たり１ドルであるが、マル
チチップモジュールのコストは１平方センチメートル当
たり３.２０ドルであると推定される。ＴＡＢを使用す
るための高コスト（使用頻度が現在低いことによる）は
マルチチップモジュールを利用するシステムボードにお
ける集積回路のコスト高となって現われる。しかしこれ
らのコストをすべて考慮に入れるとき、マルチチップモ
ジュールに基づくシステムはＰＣボードを使用するシス
テムのコストとほぼ等しくなる。マルチチップモジュー
ルが全体的なシステムコストの上で他のものと匹敵でき
るなら、デジタルシステムでこれらを使用するための主
要な障害となるのは設計サイクル時間が長いことであ
る。

【０００８】

【課題を解決するための手段】上述した先行技術におけ
る限界および以下の説明で明かとなる他の限界を克服す
るため、本発明は二つの鉛直に装着された背面を有する
台板を含む３次元的な論理キューブを含む。これらの背
面には、水平に積層された複数の基板が接続子で結合さ
れる。隣接する基板間には熱の散逸を果たす空気又は流
体の流れを確保するため、十分な間隙が設けられる。通
常、これらの基板は複数の論理チップ及びダイ装着位置
に取付けられた相互接続体（interconnect）チップを有
するマルチチップモジュールである。これらの論理チッ
プ及び相互接続体チップはフリップＴＡＢフレームを使
用して基板に付着することが好ましい。基板はチップの
すべてを一体に接続するための相互接続体パターンを含
む。論理チップは１００ミクロンのパッド間隔をもつ標
準の１０Ｋ-５０Ｋゲートアレイ設計に基づいて構成さ
れる。相互接続体チップは論理チップを接続するための
相互接続体パターンを使用する。相互接続体チップは論
理チップと同一のリード配置を使用する。このため単一
のＴＡＢフレームを両方のチップに使用することができ
る。

【０００９】添付の図面を参照しながら以下に本発明の
好ましい一実施例を示す。本発明の要旨を逸脱すること
なく他の実施例を実施し、又構造上の設計変更をなしう
ることを了解されたい。

【００１０】

【実施例】

論理キューブ 図１は本発明の論理キューブ（logic cube）１０を例示
する図である。この論理キューブ１０は台板１２を含
む。台板１２はこれに装着されて付着する二つ以上の鉛
直の背面１４を有する。背面１４には接続子１８によ
り、複数の水平に積層された基板１６が結合される。こ
の場合、隣接する基板１６間には熱を散逸する気体又は
流体の流を確保するための十分な間隙が設けられる。背
面１４は基板１６間に低ノイズ信号環境を与える送信線
システムである。本システムはクロスオーバーを最小限
にするため、背面１４の配置設計を最初に行なうように
したトップ-ダウン方式に設計されている。インピーダ
ンスマッチングした背面１４、基板１６及び接続子１８
を使用して論理キューブにおける信号の一体性が維持さ
れる。

【００１１】図１に示す例では、一辺がほぼ１２５ミリ
メートルの論理キューブ１０ができるように１２個の基
板１６が積層される。この論理キューブ１０は他の類似
の論理キューブ１０と組み合わすことができて、その結
果、例えば陵の長さ２５０、３７５、あるいは５００ミ
リメートルをもつ「超キューブ」を生ずることができ
る。当業者は任意数の基板１６を積層して論理キューブ
１０を作製し、任意数の論理キューブ１０を組み合わせ
て超-キューブとすることができることを了解できよ
う。さらに当業者は基板１６のタイプのものの任意の組
み合わせを論理キューブ１０内に一緒に積層させること
ができることを了解できよう。

【００１２】通常、論理キューブ１０に使用される基板
１６は高密度論理回路を与えるマルチチップモジュール
である。しかし、基板１６が論理キューブ１０の寸法と
合致するかぎりプラスチッククォド フラットパック（p
lastic quad flat pack）にした従来の集積回路の様な
コンポーネントを従来のＰＣボードあるいは他の特製の
基板上に装着することもできる。さらに両面基板１６を
採用して密度を高め、コストを低減することもできる。

【００１３】接続子 図２は図１の一部の拡大図で、基板１６を背面１４に結
合する接続子１８のコンポーネントを例示する図であ
る。背面１４は類似の接続子１８を使用して台板１２に
結合することができる。接続子１８は挿入には力を全く
要しないものとすることが好ましいが、閉じたときには
システムの信頼性を高めるよう、高い圧力の接触を与え
るものとすべきである。これらの接続子は通常、基板１
６のただ二つの縁（エッヂ）を使用して各１２５ｍｍ基
板１６に８００個程度の接続を与える。Ｉ／Ｏケーブ
ル、付加的背面１４その他の接続子１８に必要であれ
ば、基板１６の他の二つの縁もそのために利用できる。

【００１４】ここに開示する好ましい実施例では、接続
子１８は両面のクランプ部材および雄挿入部材２２を有
する雌クランプ２０を含む。雌クランプ２０は背面１４
の頂部金属層の表面上に装着され、雄挿入部材２２は基
板１６の頂部金属層の表面上に装着される。雌クランプ
２０および雄挿入部材２２の両方とも、ねじ２４その他
の手段を使ってそれぞれの支持構造体に付着される。そ
の結果機械的応力は半田接続部に吸収されない。接続子
１８は基板が目立つ程の機械的不整合を与えないことを
保証する機械的耐久容量を有するべきである。

【００１５】制御入力に電力を供給すると、雌クランプ
２０は対向するクランプ部材を開かせるバイメタル片を
有する。一端基板１６が所定位置に来、かつ対向するク
ランプ部材間に雄挿入部材２２が挿入されると、制御入
力から供給電圧が除去され、雌クランプ２０が冷却す
る。これによって、対向するクランプ部材が２２上に閉
じる。

【００１６】接続子１８は電気的に作動されるので、こ
れら接続子を、システム内で故障していることが発見さ
れた基板１６のみを開放する診断自己テストシステムに
接続することができる。この特徴を使えば、試行錯誤に
基づいて交換された良好な基板１６には必要ないメンテ
ナンスを低減できる。

【００１７】エッチングにより接続子１８のパターンを
基板１６に直接に設けることにより、雄挿入部材２２の
使用しないようにすることが可能である。このためには
接続子１８のパターンを、基板１６の両面と雌クランプ
２０中に挿入される基板１６の縁とにエッチングするこ
とが必要である。しかし通常は基板１６を両面エッチン
グするためにさらに高いコストをかけるよりは雄挿入部
材２２のコストの方が低い。

【００１８】基板 図３はマルチチップモジュール用の標準基板１６の上面
図である。基板１６は普通、セラミックの共焼体（co-f
ired ceramic）であり、図３に正方形で示す複数のダイ
装着位置２６と、隣接するチップを一体に接続するよう
に設計された単一層の高解像度金属相互接続体（high r
esolution metal interconnect）２８を含む。セラミッ
ク基板１６を使用することによりシリコンダイとの膨張
係数が良好に一致するようになり、このためシステムの
信頼性を高めることができる。この代わりに、基板１６
はいくつかの材料、例えばチョップドアラミド繊維（ch
opped aramid fibers）、ファイバーグラスその他の良
く知られた先行技術材料を含んだものでもよい。

【００１９】チップートゥーチップ相互接続体パターン
２８は、セラミック基板１６の表面上に堆積された銅層
中にエッチングにより形成され、約５０ミクロン幅で中
心間距離１００ミクロンを有する。相互接続体パターン
２８は基板１６にチップを付着させるために使用するＴ
ＡＢフレームの外側リードに合致することが好ましい。
掻き傷に対する保護のため、ポリイミド層３０が銅の上
に付加される。電源面及び接地面が共焼セラミック基板
１６内に堆積され、ヴァイア（vias、管上の穴）３２が
これにアクセスする。エッチングにより銅層中には接続
子パターン３４も形成される。信号を濾波するためキャ
パシタ及び終止させるための抵抗を基板１６内に堆積さ
せることができる。

【００２０】図４は図３の基板１６の断面図で、基板１
６上に装着されると共にＴＡＢフレーム３８を使って電
気的に相互接続体パターン２８に接続されたチップ３６
を示す。ヴァイア３２は共焼セラミック基板１６内に堆
積された電源面および接地面４０にアクセスする。論理
チップ３６は相互接続体チップ又は論理チップ３６のい
ずれでもよく、あるいは相互接続体と論理チップとを単
一のチップ３６中に組み込むこともできる。しかし大抵
の相互接続体は基板１６上に装着されたチップ３６上に
収容される。通常の場合は、これらチップ３６のほぼ半
分が論理チップではなく相互接続体を与え、主として一
チップ３６を基板１６を越えた別のチップに接続するの
に使用される。これらの相互接続体は最終的に基板１６
の両面にあるエッヂ接続子３４で終端する。

【００２１】基板相互接続体パターン 基板１６上の相互接続体パターンは、集積回路で通常使
用されている蒸着アルミニウムで生成することができ
る。しかし、アルミニウム相互接続体は通常１ミクロン
程度の非常に細かいピッチを有し、これは高抵抗を生じ
て信号遅延を来たす。一般に、抵抗を低く押さえること
により、信号遅延を最小限にするため、相互接続体は幅
が２５ミクロン程度にもっと粗いほうがよい。

【００２２】もっと幅の広いアルミニウム相互接続体は
一般に十分な電流搬送容量を有するのでバッファを設け
ることを必要としない。しかし幅の広いアルミニウム相
互接続体はしばしばたった１ミクロン程度の厚さであ
り、これは薄すぎる。薄いアルミニウム線は単位長さ当
たり高い容量をもち、これはラインドライバに余分の遅
延を起こし、余分の負荷をかける。他方、容量を切り下
げるため誘電体層を厚くしよう試みると、しばしば誘電
体内の応力問題のみならず表面に段格差が生じる問題
（step coverage problem）を起こす。

【００２３】一般に、これらはスケール因子問題である
と考えられる。とい言うのは、相互接続体の抵抗を下げ
るように相互接続体のスケールを小さくし、従って信号
を長距離送信できるようにするなら、信号を駆動できる
ようにするために誘電体もまた容量を十分に小さくしな
ければならないからである。しかしながら銅／ポリイミ
ド相互接続体パターンを基板１６に使用すると、これら
の問題を回避することができる。

【００２４】銅は通常約５ミクロンの厚さに電気鍍金さ
れる。ポリイミド誘電体はしばしば厚さ５ないし１０ミ
クロンに堆積され、従って相互接続体ラインの容量を低
減する助けとなる。さらに、ポリイミドはプラスチック
であり、自己平坦化する性質があり、従ってステップカ
バレッジ問題を回避する助けとなる。

【００２５】銅／ポリイミドを使用して製造した相互接
続体パターンの利点は、これがドライバの容量性負荷を
低下させると共に一定の５０オームインピーダンスを維
持することにより、信号品質を改善することである。さ
らに銅／ポリイミドを使用して製造した相互接続体パタ
ーンの抵抗及び容量はアルミニウムを使用して製造した
相互接続体パターンよりも５ないし１０倍低い。銅／ポ
リイミドの組み合わせを使用すると、相互接続体は集積
回路に見られるような抵抗性の相互接続体ではなく、む
しろ送信ラインの特性をもつものとなる。

【００２６】論理チップ 本発明で採用する論理チップ３６は二つの基本的タイプ
のものを含むことが好ましい。一つのタイプの論理チッ
プ３６は基板１６上のダイ装着位置２６に適合するよう
に設計された標準のゲートアレイである。このゲートア
レイは通常、１０ミリメートル平方の程度であり、２
５, ０００ないし５０, ０００ゲートを含むことができ
る。このゲートアレイは普通、１００ミクロン程度の密
なパッド間隔をもち、その結果多数のリードを使用する
ことができる。大抵のゲートアレイは、１ミクロン解像
度で製造すると、パッドの制限を受けるが、同一の１０
０ミクロンパッド間隔をもつＴＡＢフレームを使用する
ことにより、従来のワイヤボンド付けチップよりもリー
ド数を増すことができるため、チップ上にさらに多数の
論理チップを配置することが可能となる。通常、ゲート
アレイの各エッジ上に約１００個のピンがある。

【００２７】論理チップ３６のもう一つのタイプは、カ
スタムＴＡＢフレーム３８でダイ装着位置２６に適合さ
れた標準の集積回路である。標準の集積回路はメモリ及
びマイクロプロセッサの様な機能をもつものを使用する
ことができる。この場合標準的デバイス密度はコスト上
及び性能上、ゲートアレイよりも顕著な利点を与える。
標準集積回路はシステム設計に先立ってＴＡＢ付けすべ
きである。それは基板１６上にＴＡＢ付けされたデバイ
スを装着するのに使用されたツーリング（tooling, 道
具建て）の設計及び製造に関連して生じる遅延を回避す
るためである。標準集積回路が大きすぎてダイ装着位置
２６に適合しないときは、「一対」、「四極（qua
d）」、あるいはそれ以上のダイ装着位置２６を使用す
ることができる。ただしこれは余り効率的でない。

【００２８】一つ以上のいろいろの形態のプログラム式
論理チップ（programmable logic chip）を等価なもの
として本発明で使用できることはもう一つの魅力的な点
である。プログラム式論理デバイスは速度及びコストの
点でゲートアレイに匹敵しつつあり、設計サイクルに余
分の遅延をほとんど来たさずにシステム論理に修正を行
なう手段を提供する。さらにまた、プログラム式論理デ
バイスは本発明に使用する相互接続体の設計に柔軟性を
付加することができる。

【００２９】プログラム式アレイ論理（Programmable a
rray logic, ＰＡＬ）デバイスはこれを利用して高速で
動作する、どちらかと言うと簡単な論理を与えることが
できる。四つの小さなＰＡＬをＴＡＢ内にパッケージ化
し、シリコン基板上に装着することができる。これをさ
らにＴＡＢフレーム３８内にパッケージ化し、セラミッ
ク基板１６上の一つ以上のダイ装着位置２６に付着され
る。

【００３０】やや低いクロック速度で作動するさらに複
雑な論理チップとしてフィールドプログラム式ゲートア
レイ（Field programmable gate arrays, FPGA）を使用
することができる。フィールドプログラム式ゲートアレ
イはＴＡＢ内にパッケージ化し、非常に短い設計サイク
ルで論理チップを与えるのに使用することができる。フ
ィールドプログラム式ゲートアレイはまた、マスクプロ
グラム式回路（mask programmable circuit）を使って
既に組み立てられているシステムの変更と修理を行なう
のに使用することもできる。フィールドプログラム式ゲ
ートアレイはさらにプログラム式相互接続体としても使
用するができる。

【００３１】相互接続体チップ 図５は相互接続体チップ３６の第一例の上面図で、図６
はその断面図である。相互接続体チップ３６は上述した
論理チップと同一寸法であり、同一の標準ＴＡＢフレー
ム３８及びパッケージ化ツーリングを使用することによ
りコスト節約ができることが好ましい。さらに製造に際
して同一ウェーハ上にいくつかの相互接続体チップまた
は論理チップ３６を配置することが可能である。と言う
のは、チップ３６のすべてが同一寸法であるからであ
る。

【００３２】相互接続体チップ３６は通常、アクティブ
コンポーネントを全くもたない集積回路で、この集積回
路はチップ３６の周縁にあるパッド４２を一体に結合す
る相互接続体パターンだけを含む。相互接続体チップ３
６は任意の二つのパッド４２を接続するものであり、し
たがってそれらの間の接続を与えると共に究極的には基
板１６上の論理チップ３６を一体に接続することができ
るものである。相互接続体チップ３６は通常全くアクテ
ィブコンポーネントを含まず、抵抗及びインピーダンス
を低く維持するために相互接続体解像度はそれほど高く
はないので、相互接続体チップ３６の分止まりは１００
％近くであるべきである。さらに、主に大量生産のた
め、シリコン基板上に相互接続体パターンを生成する方
が同じ相互接続体パターンをセラミック基板１６上に生
成するよりも廉価である。さらに、相互接続体チップ３
６の支配的コストはそれらのパッケージ化コストであ
る。したがって相互接続体チップ３６を使用することに
よりコストが低減され、またマルチチップモジュールを
得る上で時間的に有利である。なぜならば標準ＴＡＢフ
レームを使用することができるからである。

【００３３】相互接続体チップ３６に設ける相互接続体
パターンは誘電体層４８により分離された二つの直交金
属層４４、４６を含む。ここで各金属層４４及び４６は
複数の平行な信号トレースからなる。ヴァイア５０は誘
電体４８を貫通して二つの層４４及び４６内の信号トレ
ースを接続するように製造される。図５及び図６の相互
接続体パターンは二つの金属マスクとカスタムヴァイア
マスクとを使って製造される。接地面は相互接続体パタ
ーンのインピーダンスを５０オームに保持すべく二つの
直交金属層４４、４６をサンドイッチ状に挟むことがで
きる。相互接続体パターンの上方及び下方に接地面を使
用するために、二つの追加金属マスクと二つないし四つ
の追加ヴァイアマスクを必要とする。

【００３４】図７は相互接続体チップ３６の第二例の上
面図を例示し、図８はその断面を示す。図５及び５４Ｂ
と同様、この相互接続体パターンは誘電体層４８により
分離された二つの直交金属層４４、４６を含み、ヴァイ
ア５０が誘電体層４８を通して金属層４４、４６を相互
接続する。図７及び図８の相互接続体パターンは、図
５、図６に示す「すべてをカスタム化する」方法よりも
コスト節約となるよう、二つの標準金属マスクとカスタ
ムヴァイアマスクを使って製造される。しかしこの方法
は相互接続体パターンの金属層４４、４６の間に全く相
互接続が行なわれない場合は多数のスタブ（stub）をも
つ相互接続体パターンを生じ、これは信号品質に問題と
なり、あるいはドライバへの過剰負荷を来たすかもしれ
ない。当業者はこれに代わる実施例として、これらのも
のに種々の変形を加えたものを使用できることを了解さ
れたい。例えば、カスタムマスクあるいは標準マスクを
使用して金属底部層と接地面として使用される金属頂部
層とを製造することができる。これはまた相互接続体パ
ターンを囲む誘電体層についても言える。

【００３５】組み合わせ論理／相互接続体チップ 相互接続体パターンの追加層として、論理チップ３６の
頂部に銅／ポリイミド相互接続体パターンを使うことが
でき、これにより論理チップと相互接続体チップを組み
合わせたもの（以下、組み合わせ論理／相互接続体チッ
プと言う）を作製することができる。この相互接続体パ
ターンの分止まりは非常に高いので、そのことに論理チ
ップ３６の全体的分止まりを頼るべきではない。さらに
論理チップ３６の頂部上に銅／ポリイミド相互接続体パ
ターンを置けば実質的にマルチチップモジュールの論理
密度を高めることができる。なぜならばほとんどすべて
のチップ３６を組み合わせ論理／相互接続体チップ３６
としうるからである。さらに、論理チップはパッド４２
のサイトを占めることなくチップ３６上の低レベル相互
接続体パターンに接続することができる。

【００３６】ＴＡＢフレーム 図９は、基板１６に論理チップ又は相互接続体チップ３
６を付着させるのに使用するＴＡＢフレーム３８を示
す。ここでＴＡＢフレーム３８の内部はチップ３６用の
相互接続体パターンを表す。ＴＡＢフレーム３８内のリ
ード線を短く保持し従ってリード線が信号品質に影響し
ないようにするため、フリップＴＡＢ（flip TAB）がチ
ップ３６を基板１６に付着させるための好ましい手段で
ある。

【００３７】ＴＡＢフレーム３８の使用によりマルチチ
ップモジュールにかかわる分止まり問題を解決すること
ができる。マルチチップモジュールが成功するために
は、ダイ３６の分止まりは非常に高くなければならな
い。しかしながら、半導体製造プロセスで得られる普通
のダイ３６は９０％程度である。１０％の故障率に対す
る主な理由は、通常、ダイ３６がパッケージ化前に適切
に試験されないことによる。マルチチップモジュール上
の単一ダイ３６に欠陥があったとして、マルチチップモ
ジュールを投げ捨てるには余りにも高価である。さらに
マルチチップモジュール／パッケージ化技術を使用する
マルチチップモジュールを修理する試みと同様、不良の
ダイ３６を特定することには大きな問題がある。したが
って、マルチチップモジュールを成功裏に使用するため
には、一貫して良品のダイ３６を使用することが重要で
ある。

【００３８】本発明のＴＡＢフレーム３８はダイ３６を
マルチチップモジュール上に接地する前のダイ３６の試
験を容易化することができる。ＴＡＢフレーム３８は、
マルチチップモジュールで使用する生産インライン（pr
oduction in-line）リード線からファンアウトするテス
トリード線を含むことができる。テスト終了後、ＴＡＢ
フレーム３８のテストリード線は削り取ることができ、
その結果生産インラインリード線のみがＴＡＢフレーム
３８上に残る。

【００３９】パーティション及び経路指定を行なうシス
テム 本発明の利点を利用するため、論理チップをパーティッ
ション化し、経路指定するためにはコンピューター付き
の論理チップパーティッショニングおよび経路指定シス
テム（partitioning and routing system）が必要であ
る。別個の論理チップ及び相互接続体チップ３６を使用
するときは、論理チップが適切に相互接続されるよう、
このようなシステムは基板の性質を理解していなければ
ならず、かつ基板１６上の必要な接続を行なわなければ
ならない。組み合わせ論理／相互接続体チップ３６を使
用したときは、そのようなシステムはチップ３６間の論
理チップをパーティション化し、基板１６の相互接続体
パターン及び／またはチップ３６の頂部上に配置した相
互接続体パターンを使ってチップ３６を一体に経路指定
することが必要である。パーティション及び経路指定を
行なうそのようなシステムは、（物理的に同一である
が）いわゆる論理的に別個の「論理チップ」及び「相互
接続体」チップ３６は同じ組のピンを使用する、と言う
事実を考慮に入れなければならない。

【００４０】

【発明の効果】以上に本発明の実施例を述べた。本発明
で得られるいくつかの利点は以下のとおりである。

【００４１】本発明の利点は多数ある。本発明は工業上
求められている、標準ＰＣボードにコスト上匹敵するマ
ルチチップモジュールとしての条件を満たす。さらに本
発明の生産コストは、反復的には必要でない技術コスト
を一旦償却したときは、さらに在来のものに匹敵でき
る。また、本発明で達成される性能の改善は、他のいか
なるコストをも埋め合わせて余りある。

【００４２】すなわち本発明は第一にマルチチップモジ
ュールを高密度すべく集積回路基板を積層することがで
きるので、モジュール全体の寸法が低下し、システムレ
ベルでのパッケージ化コストを低減させることができ
る。

【００４３】この場合、大型ダイ寸法を使用したときで
も大きな熱散逸が果たされ、本発明はモジュールの電力
レベルを増大させずにシステム速度と論理の複雑度とを
２ないし５倍増大できる。

【００４４】また本発明で使用する熱圧縮を利用した相
互接続では本来的に高い信頼性をもっているので、シス
テム修理費を低減させることができる。

【００４５】この場合、本発明は論理チップと同一寸法
の相互接続体チップ使用するので、同一の標準ＴＡＢフ
レーム及びパッケージ化ツーリングを使用することによ
りコスト節約ができ、マルチチップモジュールを得る上
で時間的に有利である。相互接続体チップは論理チップ
と同一のリード配置を使用するので、単一のＴＡＢフレ
ームを両方のチップに使用することができる。

【００４６】いろいろの形態のプログラム式論理チップ
を等しく本発明で使用できることも利点である。

【００４７】本発明はさらにコンピューター制御による
論理チップパーティッショニングおよび経路指定システ
ムを使用して論理チップをパーティッション化し、経路
指定することができる。

【図面の簡単な説明】

【図１】 本発明に基づく論理キューブを例示する図で
ある。

【図２】 図１の接続し１４の分解図で、背面への基板
結合する接続しのコンポーネントを例示する図である。

【図３】 マルチチップモジュールの標準的基板の上面
図である。

【図４】 図３の基板の断面図で、基板上にＴＡＢで装
着されるとともに相互接続体パターンに電気的に結合さ
れたダイを示す図である。

【図５】 相互接続体チップの第一例の上面図である。

【図６】 相互接続体チップの第一例の断面図である。

【図７】 相互接続体チップの第二例の上面図である。

【図８】 相互接続体チップの第二例の断面図である。

【図９】 ゲートアレイダイに接続されたＴＡＢフレー
ムを例示する図である。

【符号の説明】

１０ 論理キューブ １２ 台板 １４ 背面 １６ 基板 １８ 接続子 ２０ 雌クランプ ２２ 雄挿入部材 ２４ ねじ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 論理キューブであって、 （ａ）台板と （ｂ）該台板に機械的に装着された少なくとも二つの背
   面と、 （ｃ）該背面間に機械的に装着されると共に該背面に電
   気的に接続された複数の基板にして各基板が電圧ヴァイ
   ア と接地ヴァイアを有し、電源面及び接地面が誘電体
   でサンドイッチ状に挟まれ、かつ選択的に該ヴァイア
   に接続されている、基板と、 （ｄ）各該基板に装着された少なくとも一つの論理チッ
   プと、 （ｅ）各該基板に装着された少なくとも一つの相互接続
   体チップとを含み、 （ｆ）該各基板が該背面、該論理チップ及び該相互接続
   体チップを電気的に相互接続するためのチップ-トゥ-チ
   ップ相互接続体パターンを有することを特徴とする論理
   キューブ。
2. 【請求項２】 論理キューブであって （ａ）少なくとも二つの背面と、 （ｂ）該背面間に機械的に装着されると共に該背面に電
   気的に結合された複数のマルチチップモジュールとを含
   むことを特徴とする論理キューブ。