JPH07202122A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH07202122A
JPH07202122A JP102794A JP102794A JPH07202122A JP H07202122 A JPH07202122 A JP H07202122A JP 102794 A JP102794 A JP 102794A JP 102794 A JP102794 A JP 102794A JP H07202122 A JPH07202122 A JP H07202122A
Authority
JP
Japan
Prior art keywords
resistance value
trimming
adjusting
resistors
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP102794A
Other languages
Japanese (ja)
Inventor
Eiju Kuroda
栄寿 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP102794A priority Critical patent/JPH07202122A/en
Publication of JPH07202122A publication Critical patent/JPH07202122A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】パッケージングの際の樹脂注型により発生する
応力による特性変動を含めて、パッケージング後にトリ
ミングしようとすると、パッケージ外のトリミング端子
へ引き出す導線が多くなり、パッケージが大型化する問
題を解決する。 【構成】トリミングする抵抗を抵抗値の大きいものと小
さいものとに分け、パッケージング前に抵抗値の大きい
抵抗をトリミングして大まかな調整を行い、パッケージ
ング後にパッケージ外のトリミング端子により抵抗値の
小さい抵抗をトリミングして高精度の特性調整を行う。
(57) [Abstract] [Purpose] When trimming is attempted after packaging, including the characteristic variation due to the stress generated by resin casting during packaging, the number of lead wires drawn to the trimming terminals outside the package increases, and the package Solve the problem of large size. [Structure] The resistors to be trimmed are divided into those with a large resistance value and those with a small resistance value, and the resistors with a large resistance value are trimmed before packaging to make a rough adjustment. Trimming a small resistor to adjust the characteristics with high accuracy.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、製造過程中に電気的特
性をチップ上で調整するオンチップトリミングが行われ
る半導体集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit which undergoes on-chip trimming for adjusting electrical characteristics on a chip during a manufacturing process.

【0002】[0002]

【従来の技術】ICのオンチップトリミングの方法とし
ては、チップ内に形成された薄膜抵抗をレーザで部分的
にカットして抵抗値を連続的に調整する方法や、直列ま
たは並列に複数個接続された抵抗を必要に応じ配線を切
断し、離散的に抵抗調整をする方法がある。離散的な調
整方法としては、ツエナダイオードを電気的に短絡さ
せ、それにより抵抗値の調整を行うツエナザッピングと
呼ばれる方法もある。配線の切断や、ツエナダイオード
を短絡させる方法は、レーザのような高価な装置を使用
する必要がないため、ICのオンチップトリミングとし
てはよく使われる方法である。図2にツエナザッピング
部分の回路の一例を示す。抵抗ΔR1 、ΔR 2 、ΔR3
の両端にそれぞれ接続されたツエナダイオードZ1 、Z
2 、Z3 の各々にトリミング端子 (パッド) 21、2
2、23、24が設けられており、この電極に外部から
プローブを接触させ、ツエナダイオードにその降伏電圧
以上の電圧を印加することにより、ツエナダイオードを
破壊、短絡させ、抵抗値を調整する。
2. Description of the Related Art As a method for on-chip trimming of an IC
Laser is used to partially remove the thin film resistor formed in the chip.
To adjust the resistance value continuously by cutting the
Or connect multiple resistors in parallel and cut the wiring if necessary.
There is a method of cutting off and adjusting resistance discretely. Discrete key
The adjustment method is to electrically short the Zener diode.
And the zener zapping that adjusts the resistance value
There is also a method called. Wiring cut and Zener diode
To short circuit, use expensive equipment such as laser
Since there is no need to
Is a commonly used method. Fig. 2 Zena Zapping
An example of a partial circuit is shown. Resistance ΔR1, ΔR 2, ΔR3
Zener diode Z connected to both ends of1, Z
2, Z3Trimming terminals (pads) 21 and 2 for each
2, 23, 24 are provided, and this electrode is externally
Touch the probe and let the Zener diode have its breakdown voltage.
By applying the above voltage, the Zener diode
Adjust the resistance value by breaking or short-circuiting.

【0003】[0003]

【発明が解決しようとする課題】前述の方法により抵抗
調整を行ったICチップを、樹脂注型によりパッケージ
ングを行うと、樹脂によるICチップへの応力発生に基
づくピエゾ効果のために、抵抗値が変動する現象が知ら
れている。従って、IC内部の抵抗値を精密に調整して
も、パッケージ後の特性変動により期待される特性が得
られないという問題があり、要求される精度が厳しくな
るほど、この問題は顕著になる。これを解決するため
に、トリミング用電極をICのパッケージリードに接続
しておき、パッケージング後に電気的にトリミングする
方法もある。しかし、この方法にはトリミング用リード
の数が多い場合にパッケージの大型化という、大きな問
題がある。近年のICに要求される特性の高精度化、小
型化の面から、この問題の解決が望まれている。同様の
問題は、抵抗を直列に挿入して抵抗値を大きくすること
により特性を調整する場合にも存在する。
When the IC chip whose resistance is adjusted by the above-mentioned method is packaged by resin casting, the resistance value is increased due to the piezo effect due to the stress generated in the IC chip by the resin. It is known that there is a fluctuation. Therefore, even if the resistance value inside the IC is precisely adjusted, there is a problem that the expected characteristics cannot be obtained due to the characteristic variation after the package, and this problem becomes more remarkable as the required accuracy becomes stricter. In order to solve this, there is also a method in which a trimming electrode is connected to a package lead of an IC and electrically trimmed after packaging. However, this method has a big problem that the package becomes large when the number of trimming leads is large. It is desired to solve this problem from the viewpoint of high precision and miniaturization of characteristics required for ICs in recent years. A similar problem also exists when adjusting the characteristics by inserting a resistor in series and increasing the resistance value.

【0004】本発明の目的は、上述の問題を解決し、パ
ッケージング後のオンチップトリミングをパッケージの
大型化を抑制して可能にした半導体集積回路を提供する
ことにある。
An object of the present invention is to solve the above-mentioned problems and to provide a semiconductor integrated circuit which enables on-chip trimming after packaging while suppressing an increase in the size of the package.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、電気的特性調整用に離散あるいは挿入
可能の複数の調整抵抗を備えた半導体集積回路におい
て、調整抵抗が抵抗値の大きいものと小さいものとから
なり、抵抗値の小さい調整抵抗の両端が引き出し導線に
よってパッケージ外のトリミング端子に接続されたもの
とする。調整抵抗にそれぞれ並列にツエナダイオードが
接続され、そのツエナダイオードをトリミング端子を介
しての電圧印加によって短絡することにより、調整抵抗
が回路より離散可能であることが良い。調整抵抗にそれ
ぞれ並列にヒューズが接続され、そのヒューズをトリミ
ング端子を介しての通電によって溶断することにより、
調整抵抗を回路に挿入可能であることもよい。
In order to achieve the above object, the present invention provides a semiconductor integrated circuit having a plurality of discrete or insertable adjusting resistors for adjusting electrical characteristics, wherein the adjusting resistors have a resistance value. The adjustment resistor having a small resistance value is connected to the trimming terminal outside the package by lead wires. It is preferable that the Zener diode is connected in parallel to each of the adjustment resistors, and the adjustment resistors can be separated from the circuit by short-circuiting the Zener diodes by applying a voltage via the trimming terminal. Fuses are connected in parallel to the adjustment resistors, respectively, and the fuses are blown by energization through the trimming terminals.
It is also possible that the adjusting resistor can be inserted in the circuit.

【0006】[0006]

【作用】抵抗値の大きい調整抵抗についてはチップ上の
電極によりトリミングすることにより製造上発生する大
きな初期ばらつきに対する大まかな特性調整が行われ、
パッケージングの際に生ずる小さい特性変動を含めての
最終的な特性調整は、パッケージ外のトリミング端子に
よって抵抗値の小さい調整抵抗の離散あるいは挿入で行
う。これにより引き出し導線の数が減少し、パッケージ
の大型化は最小限に抑制される。
[Function] For the adjusting resistor having a large resistance value, the characteristics on the chip are roughly trimmed by the electrodes on the chip to roughly adjust the characteristic against a large initial variation generated in manufacturing.
The final characteristic adjustment, including small characteristic fluctuations that occur during packaging, is performed by discrete or inserting adjustment resistors with small resistance values by trimming terminals outside the package. As a result, the number of lead wires is reduced, and the size of the package is minimized.

【0007】[0007]

【実施例】図1は本発明の一実施例のICのツエナザッ
ピング部分の回路の一例を示す。この場合、直列接続さ
れた調整用抵抗は、抵抗値が、例えば数十KΩと大きい
ΔR11、ΔR12、ΔR13、ΔR14と、抵抗値が、例えば
数KΩと小さいΔR21、ΔR22とからなる。そして各調
整抵抗にそれぞれ並列にツエナダイオードZ1 、Z 2
3 、Z4 、Z5 、Z6 が接続され、調整抵抗の両端お
よび中間点にはトリミング端子1、2、3、4、5、
6、7が接続されている。このうち、トリミング端子
5、6、7のみがリード線8を用いてパッケージ9の外
に出るようにされる。従って、抵抗ΔR11、ΔR12、Δ
13あるいはΔR14の離散は、パッケージング前にトリ
ミング端子1、2、3、4あるいは5を用いての選択的
な電圧印加により、ツエナダイオードZ1 、Z2 、Z3
あるいはZ4 を短絡することによりでき、抵抗値が大き
いため、大まかな特性調整が行われる。パッケージング
後は、トリミング端子5、6、7を用い、抵抗値の小さ
いΔR21、ΔR22とを選択的に短絡することにより、パ
ッケージングの際の樹脂注型により発生する応力による
わずかな特性変動分も含めて精密な調整を行う。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram of an IC of an embodiment of the present invention.
An example of a circuit of a ping part is shown. In this case, they are connected in series.
The adjusted resistance has a large resistance value, for example, several tens of KΩ.
ΔR11, ΔR12, ΔR13, ΔR14And the resistance value is
A few KΩ and small ΔRtwenty one, ΔRtwenty twoConsists of. And each tone
Zener diode Z in parallel with each resistance1, Z 2,
Z3, ZFour, ZFive, Z6Is connected to both ends of the adjustment resistor.
And the intermediate points are trimming terminals 1, 2, 3, 4, 5,
6 and 7 are connected. Of these, the trimming terminal
Only 5, 6, and 7 are outside the package 9 using the lead wire 8.
Will be sent to. Therefore, the resistance ΔR11, ΔR12, Δ
R13Or ΔR14Discrete is a tri
Selective with Mming terminals 1, 2, 3, 4 or 5
Zener diode Z1, Z2, Z3
Or ZFourIt can be done by shorting the
Therefore, a rough characteristic adjustment is performed. Packaging
After that, use the trimming terminals 5, 6 and 7 to reduce the resistance.
I ΔRtwenty one, ΔRtwenty twoBy selectively shorting and
Due to the stress generated by resin casting during packaging
Make precise adjustments, including slight variations in characteristics.

【0008】本実施例は、ツエナザッピングを使用した
例であるが、他のトリミング方法を採用したICについ
ても同様に実施できる。例えば、図1のツエナダイオー
ドZ 1 ないしZ6 の位置にヒューズを挿入し、トリミン
グ端子1ないし7を用いての通電によりヒューズを選択
的に溶断し、抵抗値の大きい調整抵抗R11ないしR14
抵抗値の小さい調整抵抗R21、R22を選択的に回路に直
列に挿入して抵抗値を高めることによりICの諸特性を
調整することもできる。
In this embodiment, zena zapping is used.
As an example, for ICs that use other trimming methods,
However, it can be implemented in the same manner. For example, the Tuena Daio in Figure 1
De Z 1Through Z6Insert the fuse at the position of Trimin
Select fuse by energizing using terminals 1 to 7
Adjustment resistor R that has a large resistance value11Through R14,
Adjustment resistor R with small resistancetwenty one, Rtwenty twoDirectly to the circuit
By inserting it in a row and increasing the resistance, various characteristics of the IC
It can also be adjusted.

【0009】[0009]

【発明の効果】本発明によれば、所期の特性の半導体集
積回路を得るための調整抵抗を概略調整用の抵抗値の大
きいものと、高精度調整用の抵抗値の小さいものとにわ
け、高精度調整用抵抗に接続されるトリミング端子のみ
パッケージ外に引き出すことにより、特性の高精度化が
過度のパッケージ多ピン化、大型化によらず実現でき
る。また、製造上のばらつきに起因する良品率の低下も
防止できる。
According to the present invention, the adjustment resistors for obtaining the semiconductor integrated circuit having the desired characteristics are divided into those having a large resistance value for rough adjustment and those having a small resistance value for high precision adjustment. By pulling out only the trimming terminal connected to the high-accuracy adjustment resistor to the outside of the package, high-accuracy characteristics can be achieved without excessively increasing the package pin count or increasing the package size. In addition, it is possible to prevent a decrease in the non-defective rate due to manufacturing variations.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の半導体集積回路のツエナザ
ッピング部分の回路図
FIG. 1 is a circuit diagram of a zenerzapping portion of a semiconductor integrated circuit according to an embodiment of the present invention.

【図2】従来の半導体集積回路のツエナザッピング部分
の回路図
FIG. 2 is a circuit diagram of a zenerzapping portion of a conventional semiconductor integrated circuit.

【符号の説明】[Explanation of symbols]

1、2、3、4、5、6、7 トリミング端子 8 リード線 9 パッケージ ΔR11、ΔR12、ΔR13、ΔR14 高抵抗値調整抵抗 ΔR21、ΔR22 低抵抗値調整抵抗1, 2, 3, 4, 5, 6, 7 Trimming terminal 8 Lead wire 9 Package ΔR 11 , ΔR 12 , ΔR 13 , ΔR 14 High resistance adjustment resistance ΔR 21 , ΔR 22 Low resistance adjustment resistance

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】電気的特性調整用に離散あるいは挿入可能
の複数の調整抵抗を備えたものにおいて、調整抵抗が抵
抗値の大きいものと小さいものとからなり、抵抗値の小
さい調整抵抗の両端が引き出し導線によってパッケージ
外のトリミング端子に接続されたことを特徴とする半導
体集積回路。
1. An adjusting resistor having a plurality of adjusting resistors that are discrete or insertable for adjusting an electrical characteristic, wherein the adjusting resistor has a large resistance value and a small resistance value, and both ends of the adjusting resistance having a small resistance value are A semiconductor integrated circuit, which is connected to a trimming terminal outside a package by a lead wire.
【請求項2】調整抵抗にそれぞれ並列にツエナダイオー
ドが接続され、そのツエナダイオードをトリミング端子
を介しての電圧印加によって短絡することにより、調整
抵抗が回路より離散可能である請求項1記載の半導体集
積回路。
2. The semiconductor device according to claim 1, wherein a zener diode is connected in parallel to each of the adjusting resistors, and the adjusting resistors are discrete from the circuit by short-circuiting the zener diodes by applying a voltage via a trimming terminal. Integrated circuit.
【請求項3】調整抵抗にそれぞれ並列ヒューズが接続さ
れ、そのヒューズをトリミング端子を介しての通電によ
って溶断することにより、調整抵抗を回路に挿入可能で
ある請求項1記載の半導体集積回路。
3. The semiconductor integrated circuit according to claim 1, wherein parallel fuses are respectively connected to the adjusting resistors, and the adjusting resistors can be inserted into the circuit by blowing the fuses by energizing the trimming terminals.
JP102794A 1994-01-11 1994-01-11 Semiconductor integrated circuit Pending JPH07202122A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP102794A JPH07202122A (en) 1994-01-11 1994-01-11 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP102794A JPH07202122A (en) 1994-01-11 1994-01-11 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH07202122A true JPH07202122A (en) 1995-08-04

Family

ID=11490086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP102794A Pending JPH07202122A (en) 1994-01-11 1994-01-11 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH07202122A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128002A (en) * 2003-10-01 2005-05-19 Olympus Corp Encoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128002A (en) * 2003-10-01 2005-05-19 Olympus Corp Encoder

Similar Documents

Publication Publication Date Title
KR950013898B1 (en) Manufacturing Method of Semiconductor Device
US5682049A (en) Method and apparatus for trimming an electrical value of a component of an integrated circuit
US6218889B1 (en) Semiconductor integrated circuit device, and method of manufacturing the same
DE10031115A1 (en) Semiconductor component and method for measuring its temperature
CN101843170B (en) LED package and method for manufacturing such a LED package
EP0446724B1 (en) Current limiting method and apparatus
US4766366A (en) Trimmable current source
JPH04373148A (en) Fuse structure of semiconductor device
JPH07202122A (en) Semiconductor integrated circuit
US6586985B1 (en) Methods and apparatus for trimming packaged electrical devices
EP0595355A1 (en) Semiconductor device with a protection element and method for manufacturing the same
US20050282361A1 (en) Semiconductor wafer and manufacturing process thereof
US5710538A (en) Circuit having trim pads formed in scribe channel
US6452478B1 (en) Voltage trimmable resistor
US6590284B2 (en) Semiconductor device and method of manufacturing same
US6674316B2 (en) Methods and apparatus for trimming electrical devices
US4713599A (en) Programmable trimmable circuit having voltage limiting
KR100629541B1 (en) Integrated semiconductor circuit with filling structure
KR940007975B1 (en) Electric parameter control system
JPH10335594A (en) Resistance trimming circuit and trimming thereof
TW550785B (en) Manufacturing method of integrated circuit
JP2007227478A (en) Method of manufacturing semiconductor chip
US7052925B2 (en) Method for manufacturing self-compensating resistors within an integrated circuit
JPH0786521A (en) Method for trimming characteristics of semiconductor device
JP2765467B2 (en) Semiconductor integrated circuit device