JPH07203115A - ファクシミリ装置 - Google Patents
ファクシミリ装置Info
- Publication number
- JPH07203115A JPH07203115A JP6336606A JP33660694A JPH07203115A JP H07203115 A JPH07203115 A JP H07203115A JP 6336606 A JP6336606 A JP 6336606A JP 33660694 A JP33660694 A JP 33660694A JP H07203115 A JPH07203115 A JP H07203115A
- Authority
- JP
- Japan
- Prior art keywords
- character
- data
- line
- ram
- editing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【目的】 本発明はキャラクタラインの全処理時間を短
縮できるファクシミリ装置を提供することを目的とす
る。 【構成】 本発明の目的を達成するために、キャラクタ
コードに対応してビット毎のイメージパターンを蓄積す
るキャラクタジェネレータの出力に従ってイメージデー
タをライン毎に編集して送出するファクシミリ装置にお
いて、ジェネレータからの複数の縦及び横のビットで構
成される少なくとも１キャラクタライン分のイメージデ
ータを蓄積する、少くとも１キャラクタライン分の容量
を持つ記憶装置と、前記キャラクタジェネレータからの
前記キャラクタの縦方向の複数のビットで構成されるデ
ータを、中央処理装置に連結しているバスに対応したビ
ット単位で前記記憶装置に同時に転送することを順次行
なうことにより１キャラクタラインのデータを編集する
手段とを有する。
縮できるファクシミリ装置を提供することを目的とす
る。 【構成】 本発明の目的を達成するために、キャラクタ
コードに対応してビット毎のイメージパターンを蓄積す
るキャラクタジェネレータの出力に従ってイメージデー
タをライン毎に編集して送出するファクシミリ装置にお
いて、ジェネレータからの複数の縦及び横のビットで構
成される少なくとも１キャラクタライン分のイメージデ
ータを蓄積する、少くとも１キャラクタライン分の容量
を持つ記憶装置と、前記キャラクタジェネレータからの
前記キャラクタの縦方向の複数のビットで構成されるデ
ータを、中央処理装置に連結しているバスに対応したビ
ット単位で前記記憶装置に同時に転送することを順次行
なうことにより１キャラクタラインのデータを編集する
手段とを有する。
Description
【０００１】
【産業上の利用分野】本発明は文字編集方法に関し、例
えば、ファクシミリ送信装置において、文字のパターン
データをファクシミリ信号に変換して編集する技術に利
用することができる。ファクシミリ装置における文字の
パターンデータとしては、例えば、送信局の局名、送信
日付／時刻など相手からの文字コードデータがある。
えば、ファクシミリ送信装置において、文字のパターン
データをファクシミリ信号に変換して編集する技術に利
用することができる。ファクシミリ装置における文字の
パターンデータとしては、例えば、送信局の局名、送信
日付／時刻など相手からの文字コードデータがある。
【０００２】
【従来の技術】従来のファクシミリ装置におけるブロッ
ク図を図４に示す。CPU (1) はマイコン( 以下CPU とい
う )であり DMA C (2) はDMA コントローラ( 以下DMA
C という) 、ROM (3) はリードオンリーメモリ( 以下RO
M という )、RAM (6) は１BITデータのランダムアクセ
スメモリ( 以下RAM という )、RAM C (4) はCPU とRAM
との接続用コントロール回路( 以下RAM C という )、切
換え(5) はCPU とDMA Cから出ているＢ、アドレスバス
の切換え回路、ＡはCPU と各部のデータ転送用データバ
ス( 以下データバスという )である。
ク図を図４に示す。CPU (1) はマイコン( 以下CPU とい
う )であり DMA C (2) はDMA コントローラ( 以下DMA
C という) 、ROM (3) はリードオンリーメモリ( 以下RO
M という )、RAM (6) は１BITデータのランダムアクセ
スメモリ( 以下RAM という )、RAM C (4) はCPU とRAM
との接続用コントロール回路( 以下RAM C という )、切
換え(5) はCPU とDMA Cから出ているＢ、アドレスバス
の切換え回路、ＡはCPU と各部のデータ転送用データバ
ス( 以下データバスという )である。
【０００３】従来、ファクシミリ装置における画像用メ
モリ( 以下イメージラインメモリという )は図４に示す
RAM で構成されており、１イメージライン分のメモリを
有している。文字編集方法は１BIT 構成のRAM しか設け
ていないために、１イメージラインごとにRAM に編集
し、編集した１イメージラインデータを他の回路に転送
する。転送終了後、次の１イメージラインデータを編集
し転送を行ない、これを数回繰返し１キャラクタライン
のデータの編集及び転送を行なう。具体的に説明すると
キャラクタパターン（５×７）は図５のようにROM 上に
内蔵されており、プログラムに必要な数だけキャラクタ
パターンが用意されている。図５はアルファベット
「Ｔ」のキャラクタパターンで○印はパターンの有意点
である。図６は１BIT RAM の構成を示す。ROM 内のキャ
ラクターパターンをRAM 上にイメージデータとして編集
する。具体的に説明するとＭキャラクタパターン分を編
集し、転送する場合、イメージラインデータの作成は図
５のスイッチＳ１をＤ７にスイッチしておき、１文字目
のROM アドレス１〜５のＤ７の内容をRAM アドレス１〜
５に転送し、２文字目のROM アドレス１〜５のＤ７の内
容をRAM アドレス６〜10に転送する。Ｍ文字目のROM ア
ドレス１〜５のＤ７の内容をRAM アドレス（５×Ｍ−
４）〜５×Ｍに転送して、１イメージラインデータの編
集が完了する。そして１イメージラインデータを印字部
７へ転送し印字を行なう。
モリ( 以下イメージラインメモリという )は図４に示す
RAM で構成されており、１イメージライン分のメモリを
有している。文字編集方法は１BIT 構成のRAM しか設け
ていないために、１イメージラインごとにRAM に編集
し、編集した１イメージラインデータを他の回路に転送
する。転送終了後、次の１イメージラインデータを編集
し転送を行ない、これを数回繰返し１キャラクタライン
のデータの編集及び転送を行なう。具体的に説明すると
キャラクタパターン（５×７）は図５のようにROM 上に
内蔵されており、プログラムに必要な数だけキャラクタ
パターンが用意されている。図５はアルファベット
「Ｔ」のキャラクタパターンで○印はパターンの有意点
である。図６は１BIT RAM の構成を示す。ROM 内のキャ
ラクターパターンをRAM 上にイメージデータとして編集
する。具体的に説明するとＭキャラクタパターン分を編
集し、転送する場合、イメージラインデータの作成は図
５のスイッチＳ１をＤ７にスイッチしておき、１文字目
のROM アドレス１〜５のＤ７の内容をRAM アドレス１〜
５に転送し、２文字目のROM アドレス１〜５のＤ７の内
容をRAM アドレス６〜10に転送する。Ｍ文字目のROM ア
ドレス１〜５のＤ７の内容をRAM アドレス（５×Ｍ−
４）〜５×Ｍに転送して、１イメージラインデータの編
集が完了する。そして１イメージラインデータを印字部
７へ転送し印字を行なう。
【０００４】転送終了後スイッチＳ１をＤ７からＤ６に
切換えＤ７と同様ROM アドレス１〜５のＤ６の内容をRA
M アドレス１〜５に転送し、２文字目のROM アドレス１
〜５のＤ６の内容をRAM アドレス６〜10に転送する。Ｍ
文字目のROM アドレス１〜５のＤ６の内容をRAM アドレ
ス（５×Ｍ−４）〜５×Ｍに転送してＤ６における１イ
メージラインデータの編集が完了する。そして、１イメ
ージラインデータを印字部７に転送する。この動作をＤ
０まで数回繰返し１キャラクタラインのデータの編集及
び転送を行なう。
切換えＤ７と同様ROM アドレス１〜５のＤ６の内容をRA
M アドレス１〜５に転送し、２文字目のROM アドレス１
〜５のＤ６の内容をRAM アドレス６〜10に転送する。Ｍ
文字目のROM アドレス１〜５のＤ６の内容をRAM アドレ
ス（５×Ｍ−４）〜５×Ｍに転送してＤ６における１イ
メージラインデータの編集が完了する。そして、１イメ
ージラインデータを印字部７に転送する。この動作をＤ
０まで数回繰返し１キャラクタラインのデータの編集及
び転送を行なう。
【０００５】
【発明が解決しようとする課題】しかしながら上記方法
は、RAM が１イメージラインメモリの容量しか有してい
ないために１キャラクタラインの編集に数回の編集時間
が必要となり１キャラクタラインのデータ作成に時間が
かかる。数キャラクタライン又は数十キャラクタライン
分のデータ作成には多大な処理時間を必要とする欠点が
あった。
は、RAM が１イメージラインメモリの容量しか有してい
ないために１キャラクタラインの編集に数回の編集時間
が必要となり１キャラクタラインのデータ作成に時間が
かかる。数キャラクタライン又は数十キャラクタライン
分のデータ作成には多大な処理時間を必要とする欠点が
あった。
【０００６】従って、本発明は従来の技術の上記欠点を
改善し、Ｎ（Ｎは整数）キャラクタラインの全処理時間
（編集及び転送）を速くするファクシミリ装置を提供す
ることを目的とする。
改善し、Ｎ（Ｎは整数）キャラクタラインの全処理時間
（編集及び転送）を速くするファクシミリ装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】この発明の要点は、従来
の１〜２イメージラインメモリのかわりに、１キャラク
タライン分のイメージメモリを設け、１キャラクタライ
ン毎に編集を行なうことにより、編集処理時間の短縮と
ともに、１キャラクタライン分のイメージメモリから１
イメージライン毎にイメージデータの印字及び転送を可
能にしたことにある。
の１〜２イメージラインメモリのかわりに、１キャラク
タライン分のイメージメモリを設け、１キャラクタライ
ン毎に編集を行なうことにより、編集処理時間の短縮と
ともに、１キャラクタライン分のイメージメモリから１
イメージライン毎にイメージデータの印字及び転送を可
能にしたことにある。
【０００８】
【作用】大容量のRAM に、キャラクタの縦方向の複数の
ビットで構成されるデータを同時に転送することをキャ
ラクタ全体にわたって順次行なうことにより編集を行な
うので編集時間が短縮され、標記目的が達成される。
ビットで構成されるデータを同時に転送することをキャ
ラクタ全体にわたって順次行なうことにより編集を行な
うので編集時間が短縮され、標記目的が達成される。
【０００９】
【実施例】図１はこの発明の実施例を示すブロック図で
あり、CPU (1) はマイコン( 以下CPU という )であり、
DMA C (2) はDMA コントローラ( 以下DMA C という )、
ROM (3) はキャラクタパターンを送出するキャラクタパ
ターン用ジェネレータとしてのリードオンリーメモリ(
以下ROM という )、RAM (4) はランダアクセスメモリ(
以下RAM という )、印字部(7) はサーマルヘッドを有す
るイメージデータ印字回路、切換え(5) はCPU とDMA か
ら出でいるアドレスバスＢの切換え回路、ＡはCPU と各
部のデータ転送用データバス( 以下データバスという )
である。
あり、CPU (1) はマイコン( 以下CPU という )であり、
DMA C (2) はDMA コントローラ( 以下DMA C という )、
ROM (3) はキャラクタパターンを送出するキャラクタパ
ターン用ジェネレータとしてのリードオンリーメモリ(
以下ROM という )、RAM (4) はランダアクセスメモリ(
以下RAM という )、印字部(7) はサーマルヘッドを有す
るイメージデータ印字回路、切換え(5) はCPU とDMA か
ら出でいるアドレスバスＢの切換え回路、ＡはCPU と各
部のデータ転送用データバス( 以下データバスという )
である。
【００１０】CPU 動作のためのプログラムはROM に内蔵
されており、CPU はROM よりプログラムデータを読出し
て動作をする。
されており、CPU はROM よりプログラムデータを読出し
て動作をする。
【００１１】実施例で使用した文字フォントは５×７で
ありROM 上には必要とされる文字数のキャラクタパター
ンが内蔵されている。図２はアルファベット“Ｔ”の例
を示したものである。
ありROM 上には必要とされる文字数のキャラクタパター
ンが内蔵されている。図２はアルファベット“Ｔ”の例
を示したものである。
【００１２】ROM に内蔵されたキャラクタパターンを編
集プログラムにより編集し、１キャラクタライン分のイ
メージデータをRAM に編集する。アルファベット“Ｔ”
の場合を具体的に説明すると、図２のROM アドレスＴ１
のデータの内容を図３のRAMアドレス１に転送し、次にR
OM アドレスＴ２の内容をRAM アドレス２に転送する。
このように第１番目の文字すなわちアルファベット
“Ｔ”のキャラクタパターンの縦方向データＤ０〜Ｄ７
を順次ROM アドレスＴ１からROM アドレスＴ５まで繰返
し、ROM アドレスＴ５の内容をRAM アドレス５に転送し
終るとアルファベット“Ｔ”がRAM 上に編集されたこと
になる。
集プログラムにより編集し、１キャラクタライン分のイ
メージデータをRAM に編集する。アルファベット“Ｔ”
の場合を具体的に説明すると、図２のROM アドレスＴ１
のデータの内容を図３のRAMアドレス１に転送し、次にR
OM アドレスＴ２の内容をRAM アドレス２に転送する。
このように第１番目の文字すなわちアルファベット
“Ｔ”のキャラクタパターンの縦方向データＤ０〜Ｄ７
を順次ROM アドレスＴ１からROM アドレスＴ５まで繰返
し、ROM アドレスＴ５の内容をRAM アドレス５に転送し
終るとアルファベット“Ｔ”がRAM 上に編集されたこと
になる。
【００１３】“Ｔ”以外の文字についても“Ｔ”の場合
と同様に、ROM に内蔵した任意の文字のキャラクタパタ
ーンを選択して、順次転送処理することにより、Ｍ文字
分の１キャラクタラインデータ（実施例で１キャラクタ
ライン＝８イメージライン）をRAM 上に容易に編集する
ことができる。
と同様に、ROM に内蔵した任意の文字のキャラクタパタ
ーンを選択して、順次転送処理することにより、Ｍ文字
分の１キャラクタラインデータ（実施例で１キャラクタ
ライン＝８イメージライン）をRAM 上に容易に編集する
ことができる。
【００１４】RAM 上に編集された１キャラクタライン(
＝８イメージライン )を転送する方法として、DMA C を
使用しデータの転送を１イメージライン毎に行う。図６
を用いて具体的に説明する。まず印字部とRAM 上のイメ
ージラインデータＤ７をスイッチＳ２を介して接続し、
DMA の開始アドレスをRAM アドレス１にDMA 終了アドレ
スをRAM アドレスＮに設定し、データの転送を行い印字
部にて印字を行う。次に印字部とＤ６をスイッチＳ２に
て接続しデータの転送及び印字を行う。この処理をＤ０
まで行うことにより１キャラクタライン分のイメージデ
ータの転送及び印字を行うことができる。
＝８イメージライン )を転送する方法として、DMA C を
使用しデータの転送を１イメージライン毎に行う。図６
を用いて具体的に説明する。まず印字部とRAM 上のイメ
ージラインデータＤ７をスイッチＳ２を介して接続し、
DMA の開始アドレスをRAM アドレス１にDMA 終了アドレ
スをRAM アドレスＮに設定し、データの転送を行い印字
部にて印字を行う。次に印字部とＤ６をスイッチＳ２に
て接続しデータの転送及び印字を行う。この処理をＤ０
まで行うことにより１キャラクタライン分のイメージデ
ータの転送及び印字を行うことができる。
【００１５】
【発明の効果】この発明は以上説明したように１キャラ
クタライン分のメモリーを設け、且つキャラクタの縦方
向の複数のビットで構成されるデータを同時に転送する
ことを順次行なうことにより、１イメージライン毎の編
集を行う必要がないため、編集時間を著しく短縮するこ
とができる。また編集するキャラクタラインの数が多け
ればそれだけ、編集に要する処理時間を短縮することが
できる。更にCPU に連結しているバスに対応したビット
単位で、キャラクタジェネレータから記憶装置への転送
を行なうことにより、CPU のバスを効率良く使用し、高
速にデータ転送することができる。またCPU に連結して
いるバスのビット数が、キャラクタジェネレータに蓄積
されているイメージデータの縦方向のビット数より多い
場合は、前記バスの一部を空白領域転送用のバスとして
使用することにより、１キャラクタライン分のイメージ
データを蓄積する記憶装置にはイメージデータと共に空
白領域が転送されて文字コードデータが複数行に渡った
場合でも行間には自動的に空白が挿入される。
クタライン分のメモリーを設け、且つキャラクタの縦方
向の複数のビットで構成されるデータを同時に転送する
ことを順次行なうことにより、１イメージライン毎の編
集を行う必要がないため、編集時間を著しく短縮するこ
とができる。また編集するキャラクタラインの数が多け
ればそれだけ、編集に要する処理時間を短縮することが
できる。更にCPU に連結しているバスに対応したビット
単位で、キャラクタジェネレータから記憶装置への転送
を行なうことにより、CPU のバスを効率良く使用し、高
速にデータ転送することができる。またCPU に連結して
いるバスのビット数が、キャラクタジェネレータに蓄積
されているイメージデータの縦方向のビット数より多い
場合は、前記バスの一部を空白領域転送用のバスとして
使用することにより、１キャラクタライン分のイメージ
データを蓄積する記憶装置にはイメージデータと共に空
白領域が転送されて文字コードデータが複数行に渡った
場合でも行間には自動的に空白が挿入される。
【図１】本発明によるファクシミリ編集装置のブロック
図である。
図である。
【図２】図１の装置の動作説明図である。
【図３】図１の装置の動作説明図である。
【図４】従来のファクシミリ編集装置のブロック図であ
る。
る。
【図５】図４の装置の動作説明図である。
【図６】図４の装置の動作説明図である。
１ ＣＰＵ ２ ＤＭＡコントローラ ３ リードオンリーメモリ ４ ランダムアクセスメモリ ５ 切換え回路 ７ 印字部
Claims (1)
- 【請求項１】 キャラクタコードに対応してビット毎の
イメージパターンを蓄積するキャラクタジェネレータの
出力に従ってイメージデータをライン毎に編集して送出
するファクシミリ装置において、 前記ジェネレータからの複数の縦及び横のビットで構成
される少なくとも１キャラクタライン分のイメージデー
タを蓄積する、少くとも１キャラクタライン分の容量を
持つ記憶装置と、前記キャラクタジェネレータからの前
記キャラクタの縦方向の複数のビットで構成されるデー
タを、中央処理装置に連結しているバスに対応したビッ
ト単位で前記記憶装置に同時に転送することを順次行な
うことにより１キャラクタラインのデータを編集する手
段とを有することを特徴とするファクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6336606A JP2576434B2 (ja) | 1994-12-26 | 1994-12-26 | ファクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6336606A JP2576434B2 (ja) | 1994-12-26 | 1994-12-26 | ファクシミリ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196748A Division JPH0618410B2 (ja) | 1984-09-21 | 1984-09-21 | ファクシミリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07203115A true JPH07203115A (ja) | 1995-08-04 |
| JP2576434B2 JP2576434B2 (ja) | 1997-01-29 |
Family
ID=18300901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6336606A Expired - Lifetime JP2576434B2 (ja) | 1994-12-26 | 1994-12-26 | ファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576434B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49139937U (ja) * | 1973-04-02 | 1974-12-03 | ||
| JPS54142927A (en) * | 1978-04-28 | 1979-11-07 | Ricoh Co Ltd | Transmitter of telautogram information |
| JPS5534570A (en) * | 1978-09-04 | 1980-03-11 | Ricoh Co Ltd | Facsimile equipment |
| JPS5563430A (en) * | 1978-11-07 | 1980-05-13 | Oki Electric Ind Co Ltd | Display unit |
-
1994
- 1994-12-26 JP JP6336606A patent/JP2576434B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49139937U (ja) * | 1973-04-02 | 1974-12-03 | ||
| JPS54142927A (en) * | 1978-04-28 | 1979-11-07 | Ricoh Co Ltd | Transmitter of telautogram information |
| JPS5534570A (en) * | 1978-09-04 | 1980-03-11 | Ricoh Co Ltd | Facsimile equipment |
| JPS5563430A (en) * | 1978-11-07 | 1980-05-13 | Oki Electric Ind Co Ltd | Display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2576434B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63205257A (ja) | 印刷制御装置 | |
| JPS6073671A (ja) | パタ−ン処理装置 | |
| JP2576434B2 (ja) | ファクシミリ装置 | |
| JPH0618410B2 (ja) | ファクシミリ装置 | |
| JPH01136770A (ja) | プリンタ | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| JPH0246490A (ja) | メモリ回路 | |
| JPS6321158A (ja) | プリンタ出力装置 | |
| JPS6175663A (ja) | フアクシミリ装置 | |
| JPS6175662A (ja) | フアクシミリ装置 | |
| JP2838443B2 (ja) | 画像処理方法及び装置 | |
| JPS6175661A (ja) | 文字編集方法 | |
| JPH09305485A (ja) | 画像メモリ制御方式 | |
| JPS61158384A (ja) | 文字処理装置 | |
| JPH01271266A (ja) | 印刷装置 | |
| JP2666419B2 (ja) | 情報処理装置 | |
| JPS6217546B2 (ja) | ||
| JPS6259048A (ja) | ドットプリンタ | |
| JP2614251B2 (ja) | プリンタの印刷制御方式 | |
| JPS619081A (ja) | イメージパターン面回転印刷装置 | |
| JP3056163B2 (ja) | データ分散配置変換方法 | |
| JPH0349966A (ja) | 印刷装置 | |
| JPS63242561A (ja) | フオント縮小システム | |
| JPH0570856B2 (ja) | ||
| JPS58112124A (ja) | Ｄｍａ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |
|
| EXPY | Cancellation because of completion of term |