JPH0720373B2 - 3-phase static power converter - Google Patents

3-phase static power converter

Info

Publication number
JPH0720373B2
JPH0720373B2 JP59057720A JP5772084A JPH0720373B2 JP H0720373 B2 JPH0720373 B2 JP H0720373B2 JP 59057720 A JP59057720 A JP 59057720A JP 5772084 A JP5772084 A JP 5772084A JP H0720373 B2 JPH0720373 B2 JP H0720373B2
Authority
JP
Japan
Prior art keywords
voltage
phase
waveform
sine wave
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59057720A
Other languages
Japanese (ja)
Other versions
JPS60200772A (en
Inventor
勲 高橋
悟司 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP59057720A priority Critical patent/JPH0720373B2/en
Publication of JPS60200772A publication Critical patent/JPS60200772A/en
Publication of JPH0720373B2 publication Critical patent/JPH0720373B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、パルス幅変調(PWM)方式の3相ブリツジ型
インバータ等によつて近似正弦波を得ることが出来る3
相静止型電力変換器に関する。
TECHNICAL FIELD The present invention can obtain an approximate sine wave by using a pulse width modulation (PWM) type three-phase bridge type inverter or the like.
The present invention relates to a phase static power converter.

従来技術 パルス幅変調方式のインバータ又はサイクロコンバータ
で正弦波に近似の出力電圧を得る方式は既に知られてい
る。ところが、従来は、正弦波の目標相電圧が得られる
ように、スイツチング素子をオン・オフ制御したので、
必然的にスイツチング回数が多くなり、且つスイツチン
グ損失が大きくなつた。
2. Description of the Related Art A method of obtaining an output voltage approximate to a sine wave by a pulse width modulation type inverter or cycloconverter is already known. However, conventionally, since the switching element is controlled to be turned on and off so that the target phase voltage of the sine wave can be obtained,
Inevitably, the number of times of switching increases and the switching loss increases.

本発明の目的 そこで、本発明の目的は、近似正弦波を確保しつつスイ
ッチング損失を容易に低減させることができる3相静止
型電力変換器を提供することにある。
Therefore, an object of the present invention is to provide a three-phase static power converter that can easily reduce the switching loss while securing an approximate sine wave.

発明の構成 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、直流電源1の直流電圧を
3相交流電圧に変換するための交換用スイッチング素子
S1〜S6の3相ブリッジ回路と、前記3相ブリッジ回路か
ら3相の近似正弦波線間電圧を得るために第1、第2及
び第3の目標相電圧波形を形成し、前記第1、第2及び
第3の目標相電圧波形に対して平均値的に近似する3相
の相電圧波形が得られるように前記変換用スイッチング
素子S1〜S6を制御する制御回路とから成る3相静止型電
力変換器において、前記制御回路に含まれている前記第
1、第2及び第3の目標相電圧波形を形成するための目
標相電圧波形形成手段が、3相の正弦波電圧ea、eb、ec
を発生する3相正弦波電圧発生回路7と、前記3相の正
弦波電圧ea、eb、ecの正の3相半波整流電圧e3を得るた
めの3相半波整流電圧形成手段24と、前記直流電源1の
電圧Eの1/2の電圧E/2を発生する電圧発生手段1aと、前
記電圧Eの1/2の電圧E/2から前記3相半波整流電圧e3を
減算して前記3相半波整流電圧の反転波形電圧e4を形成
する減算手段25と、前記3相正弦波電圧発生回路7から
発生した第1の相の正弦波電圧eaに前記反転波形電圧e4
を加算してπ/6から5π/6の区間のみが平坦となる電圧
波形e0aを前記第1相の目標相電圧波形として出力する
第1の加算手段26aと、前記3相正弦波電圧発生回路7
から発生した第2の相の正弦波電圧ebに前記反転波形電
圧e4を加算して、前記第1の目標相電圧波形と同一の波
形を有して前記第1の目標相電圧波形に対して2π/3の
位相差を有する電圧波形e0bを前記第2の目標相電圧波
形として出力する第2の加算手段26bと、前記3相正弦
波電圧発生回路7から発生した第3の正弦波電圧ecに前
記反転波形電圧e4を加算して、前記第1の目標相電圧波
形と同一の波形を有して前記第1の目標相電圧波形に対
して4π/3の位相差を有する電圧波形e0cを前記第3の
目標相電圧波形として出力する第3の加算手段26cとか
ら成ることを特徴とする3相静止型電力変換器に係わる
ものである。
The present invention for achieving the above object will be described with reference to the reference numerals of the drawings showing an embodiment. A switching element for replacement for converting a DC voltage of a DC power supply 1 into a three-phase AC voltage.
S1 to S6 three-phase bridge circuit, forming first, second and third target phase voltage waveforms in order to obtain a three-phase approximate sinusoidal line voltage from the three-phase bridge circuit. Three-phase static power comprising a control circuit for controlling the conversion switching elements S1 to S6 so as to obtain a three-phase voltage waveform which is averagely approximated to the second and third target phase voltage waveforms. In the converter, target phase voltage waveform forming means for forming the first, second and third target phase voltage waveforms included in the control circuit has three-phase sine wave voltages ea, eb, ec.
And a three-phase half-wave rectified voltage forming means 24 for obtaining a positive three-phase half-wave rectified voltage e 3 of the three-phase sine wave voltages ea, eb, and ec. , A voltage generating means 1a for generating a voltage E / 2 that is 1/2 of the voltage E of the DC power supply 1, and subtracting the three-phase half-wave rectified voltage e 3 from the voltage E / 2 that is 1/2 of the voltage E Then, the subtracting means 25 for forming the inverted waveform voltage e 4 of the three-phase half-wave rectified voltage and the inverted waveform voltage e of the first phase sine wave voltage ea generated from the three-phase sine wave voltage generation circuit 7 Four
Is added to output a voltage waveform e 0 a that becomes flat only in the section of π / 6 to 5π / 6 as the target phase voltage waveform of the first phase, and the three-phase sine wave voltage Generation circuit 7
From the first target phase voltage waveform by adding the inverted waveform voltage e 4 to the second phase sine wave voltage eb generated from And a third sine generated from the three-phase sine wave voltage generation circuit 7 and a second adding means 26b for outputting a voltage waveform e 0 b having a phase difference of 2π / 3 as the second target phase voltage waveform. The inverted waveform voltage e 4 is added to the wave voltage ec, and the waveform has the same waveform as the first target phase voltage waveform and has a phase difference of 4π / 3 with respect to the first target phase voltage waveform. The present invention relates to a three-phase static power converter, which comprises a third adding means 26c which outputs a voltage waveform e 0 c as the third target phase voltage waveform.

なお、特許請求の範囲の第2項に記載のように目標電圧
波形を7π/6から11π6の区間に平坦部分を有するよう
に形成することができる。
Note that the target voltage waveform can be formed to have a flat portion in the interval of 7π / 6 to 11π6 as described in the second aspect of the claims.

なお、本発明における3相半波整流電圧形成手段は実施
例の整流回路24又は24aに対応し、E/2又は−E/2電圧発
生手段は実施例の電源1a又は1bに対応し、減算手段は減
算回路25又は25aに対応し、第1、第2及び第3の加算
手段は加算器26a、26b、26cに対応する。
The three-phase half-wave rectified voltage forming means in the present invention corresponds to the rectifying circuit 24 or 24a of the embodiment, the E / 2 or −E / 2 voltage generating means corresponds to the power supply 1a or 1b of the embodiment, and the subtraction is performed. The means corresponds to the subtracting circuit 25 or 25a, and the first, second and third adding means correspond to the adders 26a, 26b and 26c.

発明の作用効果 本発明は次の作用効果を有する。Effect of the Invention The present invention has the following effects.

(イ) 本願の第1番目の発明における目標相電圧波形
e0a、e0b、e0cは正の半波の区間内のみに4π/6即ち120
度の幅の平坦部分を有し、負の半波の区間には平坦部分
を有さない。第2番目の発明における目標相電圧波形は
負の半波の区間内のみに4π/6即ち120度幅の平坦部分
を有し、正の半波の区間には平坦部分を有さない。この
平坦部分はスイッチング素子S1〜S6をオン・オフするこ
とが不要な期間である。従来の方式では正の半波と負の
半波との両方に平坦部分を設けたので、2π区間中に平
坦部分から非平坦部分(正弦波部分)への切換が4回生
じる。これに対し、本発明では平坦部分が正又は負の半
波内にまとめて設けられたので平坦部分から非平坦部分
への切換が2回生じるのみであり、2π区間中のスイッ
チング素子S1〜S6のスイッチング回数を従来よりも減ら
すことができ、電力損失の低減が可能になる。なお、目
標相電圧波形の正の半波と負の半波とを異なる波形とし
ても、本発明で特定された波形とすれば近似正弦波の線
間電圧を得ることができる。
(A) Target phase voltage waveform in the first invention of the present application
e 0 a, e 0 b, e 0 c are 4π / 6 or 120 only within the positive half-wave interval.
It has a flat portion with a width of degrees and no flat portion in the negative half-wave section. The target phase voltage waveform in the second aspect of the invention has a flat portion of 4π / 6, that is, a width of 120 degrees only in the negative half-wave section, and does not have a flat portion in the positive half-wave section. This flat portion is a period in which it is unnecessary to turn on / off the switching elements S1 to S6. In the conventional method, since the flat portions are provided on both the positive half-wave and the negative half-wave, switching from the flat portion to the non-flat portion (sine wave portion) occurs four times during the 2π section. On the other hand, in the present invention, since the flat portions are collectively provided in the positive or negative half-wave, the switching from the flat portion to the non-flat portion occurs only twice, and the switching elements S1 to S6 in the 2π section are generated. It is possible to reduce the number of times of switching than in the conventional case, and it is possible to reduce power loss. Even if the positive half wave and the negative half wave of the target phase voltage waveform are different from each other, an approximate sine wave line voltage can be obtained with the waveform specified in the present invention.

(ロ) 本願の第1及び第2番目の発明に従って目標相
電圧波形を形成すると、正又は負の半波内のみに平坦部
分を有する波形を容易に得ることができる。
(B) When the target phase voltage waveform is formed according to the first and second inventions of the present application, a waveform having a flat portion only in the positive or negative half wave can be easily obtained.

実施例 第1図は本発明の第1の実施例に係わるパルス幅変調方
式の3相インバータを示す。この3相インバータは、直
流電源(1)と、6つのスイツチングトランジスタS1、
S2、S3、S4、S5、S6を3相ブリツジ接続した逆変換器
(2)と、各相の制御回路(3)、(4)、(5)とか
ら成り、直流電源(1)の電圧を、逆変換器(2)によ
つて平均値的に近似な正弦波に変換して3相交流モータ
等の負荷(6)に供給するように構成されている。
First Embodiment FIG. 1 shows a pulse width modulation type three-phase inverter according to a first embodiment of the present invention. This three-phase inverter consists of a DC power supply (1), six switching transistors S 1 ,
It is composed of an inverse converter (2) in which S 2 , S 3 , S 4 , S 5 , and S 6 are connected in a 3-phase bridge, and control circuits (3), (4), and (5) for each phase. The inverse converter (2) converts the voltage of (1) into a sine wave that is approximate to the average value and supplies the sine wave to a load (6) such as a three-phase AC motor.

パルス幅変調制御回路(3)(4)(5)は実質的に同
一構成であるので、第1相の制御回路(3)について説
明する。(7a)は目標正弦波電圧発生回路であり、逆変
換器(2)が目標とする出力線間電圧波形として例えば
第3図(a)に示す正弦波eaを発生するものである。
Since the pulse width modulation control circuits (3), (4) and (5) have substantially the same configuration, the first phase control circuit (3) will be described. (7a) is a target sine wave voltage generating circuit, which generates a sine wave ea shown in FIG. 3 (a) as a target output line voltage waveform by the inverse converter (2).

(9)は目標相電圧波形発生回路であり、第3図(a)
の目標正弦波eaに基づいて第3図(d)に示す目標相電
圧e0aを形成する回路である。この第3図(d)の波形e
0aは、第1相のスイツチングトランジスタS1、S2をPWM
制御するための目標信号であり、スイツチングトランジ
スタS1、S2は第3図(d)の波形が得られるようにオン
・オフ制御される。第3図(d)の波形の形成方法の詳
細は後述する。
(9) is a target phase voltage waveform generating circuit, which is shown in FIG.
3 is a circuit for forming the target phase voltage e 0 a shown in FIG. 3 (d) based on the target sine wave ea. The waveform e in FIG. 3 (d)
0 a is the PWM of the first-phase switching transistors S 1 and S 2 .
This is a target signal for controlling, and the switching transistors S 1 and S 2 are on / off controlled so as to obtain the waveform of FIG. 3 (d). Details of the method of forming the waveform of FIG. 3D will be described later.

(10)は三角波電圧発生回路であり、第7図(a)に示
す三角波電圧(10a)を発生する。(11)は比較回路で
あり、第7図(a)の目標相電圧波形e0aと三角波電圧
(10a)とを比較し、第7図(b)のパルス幅変調制御
信号を形成する電圧コンパレータから成る。比較回路
(11)から得られる第7図(b)のパルス幅変調制御信
号はライン(12)によつてトランジスタS1のベースに供
給され、また、NOT回路(13)で反転された制御信号は
ライン(14)によつてトランジスタS2のベースに供給さ
れる。第2及び第3相の制御回路(4)(5)において
も同様なパルス幅変調制御信号が形成され、ライン(1
5)(16)(17)(18)によつてトランジスタS3〜S6の
ベースにそれぞれ供給される。
(10) is a triangular wave voltage generating circuit, which generates the triangular wave voltage (10a) shown in FIG. 7 (a). (11) is a comparison circuit, which compares the target phase voltage waveform e 0 a of FIG. 7 (a) with the triangular wave voltage (10a) and forms the pulse width modulation control signal of FIG. 7 (b). It consists of a comparator. The pulse width modulation control signal of FIG. 7 (b) obtained from the comparison circuit (11) is supplied to the base of the transistor S 1 by the line (12) and is inverted by the NOT circuit (13). Is supplied by line (14) to the base of transistor S 2 . Similar pulse width modulation control signals are formed in the second and third phase control circuits (4) and (5), and the line (1
5) (16) (17) (18) is supplied to the base of the Yotsute transistor S 3 to S 6 in.

第3図(d)に示す第1、第2、第3相の目標相電圧波
形e0a、e0b、e0cが得られるようにパルス幅変調された
制御信号を、各制御回路(3)(4)(5)からスイツ
チングトランジスタS1〜S6に加えると、逆変換器(2)
の出力ライン(19)(20)(21)の各線間に平均値が正
弦波に近似する波形が得られる。例えば、第1相ライン
(19)と第2相ライン(20)との間には、第3図(a)
の波形eaを だけ位相を進め且つ にした波形に近似するパルス幅変調された出力電圧が得
られる。
The control signals pulse-width modulated so as to obtain the target phase voltage waveforms e 0 a, e 0 b, and e 0 c of the first, second, and third phases shown in FIG. If the switching transistors S 1 to S 6 are added from (3), (4) and (5), the inverse converter (2)
A waveform whose average value approximates to a sine wave is obtained between the output lines (19), (20) and (21) of. For example, between the first phase line (19) and the second phase line (20), as shown in FIG.
Waveform of ea Just advance the phase and A pulse-width-modulated output voltage approximating the waveform is obtained.

第2図は第3図の目標相電圧波形e0a、e0b、e0cを形成
するための回路を示す。(7a)、(7b)、(7c)は第
1、第2、及び第3相の目標正弦波電圧発生回路であ
り、 ea=Asinωt、 の3相の正弦波を発生する。なお、振幅Aは電圧制御に
基づいて種々の値をとる。
FIG. 2 shows a circuit for forming the target phase voltage waveforms e 0 a, e 0 b, e 0 c of FIG. (7a), (7b) and (7c) are target sine wave voltage generation circuits for the first, second and third phases, and ea = Asinωt, Generates a three-phase sine wave. The amplitude A takes various values based on voltage control.

(22a)、(22b)、(22c)はダイオードから成る各相
の半波整流回路であり、目標正弦波電圧発生回路(7a)
(7b)(7c)から得られる正弦波をそれぞれ半波整流す
る。(23)は加算回路であり、各相の半波整流回路(22
a)(22b)(22c)の出力を加算して第3図(b)の3
相半波整流波形e3を得るために整流回路(22a)(22b)
(22c)の出力ラインをワイヤでOR接続した部分であ
る。従つて、整流回路(22a)(22b)(22c)と加算回
路(23)とから成る点線で囲んで示す部分は、3相半波
整流回路(24)である。なおe3は3相半波整流出力であ
るので、正弦波eaの3倍の周波数成分を含む。
(22a), (22b), (22c) are half-wave rectification circuits for each phase consisting of diodes. Target sine wave voltage generation circuit (7a)
Half-wave rectification is performed on each of the sine waves obtained from (7b) and (7c). (23) is an adder circuit, which is a half-wave rectifier circuit (22
Add the outputs of (a), (22b) and (22c) to add 3 in Fig. 3 (b).
Rectifier circuit (22a) (22b) to obtain the half-wave rectified waveform e 3
This is the part where the output line of (22c) is OR-connected with a wire. Therefore, the portion surrounded by the dotted line, which is composed of the rectifier circuits (22a) (22b) (22c) and the adder circuit (23), is the three-phase half-wave rectifier circuit (24). Since e 3 is a three-phase half-wave rectified output, it contains three times the frequency component of the sine wave ea.

(25)は減算回路であり、第1図に示した直流電源
(1)の電圧 に対応する電源(1a)から供給される電圧 から3相半波整流電圧e3を減算して、第3図(c)に示
す電圧波形e4を得る回路である。なお、e4は、3相半波
整流波形e3に対応しているので、基本正弦波eaの3倍の
周波数成分を含む。
(25) is a subtraction circuit, which is the voltage of the DC power supply (1) shown in FIG. Voltage supplied from the power supply (1a) corresponding to Is a circuit that obtains the voltage waveform e 4 shown in FIG. 3C by subtracting the three-phase half-wave rectified voltage e 3 from. Incidentally, e 4, because then corresponds to the three-phase half-wave rectified waveform e 3, including three times the frequency components of the fundamental sine wave ea.

(26a)(26b)(26c)は、目標正弦波電圧ea、eb、ec
に、減算回路(25)から得られる波形e4を重畳し、第3
図(d)に示す目標相電圧波形e0a、e0b、e0cを形成す
る回路である。第3図(a)の正弦波ea、eb、ecに第3
図(c)の波形e4を重畳すれば、第3図(d)から明ら
かな如く、第1相の波形e0aにおいては、 が のレベルを有して平坦になる。波形e0b、e0cにおいて
も、 シフトした領域に平坦な部分を有する。この結果、波形
e0a、e0b、e0cに平均値的に近似する相電圧をパルス幅
変調で得る場合に、各相の波形の でスイツチング素子をオン・オフ動作させることが不要
になり、スイツチング損失が低減する。
(26a) (26b) (26c) is the target sine wave voltage ea, eb, ec
The waveform e 4 obtained from the subtraction circuit (25) is superimposed on
It is a circuit that forms the target phase voltage waveforms e 0 a, e 0 b, and e 0 c shown in FIG. The sine wave ea, eb, ec in Fig. 3 (a)
If the waveform e 4 of FIG. 3C is superposed, as is apparent from FIG. 3D, in the waveform e 0 a of the first phase, But Leveling and flattening. Also in the waveforms e 0 b and e 0 c, It has a flat portion in the shifted region. As a result, the waveform
When obtaining a phase voltage that approximates e 0 a, e 0 b, and e 0 c on average by pulse width modulation, the waveform of each phase Therefore, it becomes unnecessary to turn the switching element on and off, and the switching loss is reduced.

次に、第3図(a)に示す正弦波eaと第3図(d)の目
標相電圧波形e0aとの関係について説明する。第3図
(c)の波形e4は、次式で表わされる。
Next, the relationship between the sine wave ea shown in FIG. 3 (a) and the target phase voltage waveform e 0 a of FIG. 3 (d) will be described. The waveform e 4 in FIG. 3 (c) is expressed by the following equation.

但し、ωは2πf、fは正弦波ea、eb、ecの周波数、 は波形e4の直流分、nは整数、Anは各高調波成分の振幅
である。この式から明らかな如く、波形e4はf成分を含
まず、3倍の周波数成分(3f)のみにより構成されてい
る。
However, ω is 2πf, f is the frequency of sine waves ea, eb, ec, Is the DC component of the waveform e 4 , n is an integer, and An is the amplitude of each harmonic component. As is clear from this equation, the waveform e 4 does not include the f component and is composed of only the triple frequency component (3f).

正弦波eaと第3図(c)の波形e4とを合成した波形e0a
は次式で表わされる。
Waveform e 0 a obtained by combining sine wave ea and waveform e 4 in FIG. 3 (c)
Is expressed by the following equation.

この式に基づき、 の区間の電圧値は となる。つまり、波形の1周期(2π)中の1/3は平坦
部分が生じる。
Based on this formula, The voltage value in the section is Becomes That is, a flat portion occurs in 1/3 of one cycle (2π) of the waveform.

目標相電圧波形e0a、e0b、e0cが、第3図(d)に示す
如く歪み波であつても、3相交流の特徴により、各相の
電圧波形が、対称波であり、1/3周期 ずつ遅れて全く同一波形を持つている場合、線間電圧波
形には3の倍数系列の高調波は含まれない。同様に直流
分は各相等しい値となるため、やはり線間電圧には表わ
れない。つまり第3図(d)に示す目標相電圧波形e
0a、e0b、e0cが得られるように逆変換器(2)をパルス
幅変調制御しても、負荷に印加される線間電圧波形は、
第3図(a)の正弦波ea、eb、ecを したものを だけ位相シフトしたものと平均値的に等価なものとな
る。
Even if the target phase voltage waveforms e 0 a, e 0 b, and e 0 c are distorted waves as shown in FIG. 3 (d), the voltage waveform of each phase is a symmetrical wave due to the characteristics of the three-phase AC. Yes, 1/3 cycle When the waveforms have exactly the same waveform with a delay, the harmonics of the multiple of 3 series are not included in the line voltage waveform. Similarly, since the DC component has the same value for each phase, it cannot be represented in the line voltage. That is, the target phase voltage waveform e shown in FIG.
Even if the inverse converter (2) is subjected to pulse width modulation control so that 0 a, e 0 b, and e 0 c are obtained, the line voltage waveform applied to the load is
The sine waves ea, eb, and ec in Fig. 3 (a) are What you did It is equivalent to the phase-shifted one by the average value.

第3図は正弦波ea、eb、ecの振幅Aを を満足するように設定した場合であるが、振幅Aを異な
る値に設定しても全く同様な作用効果が得られる。第4
図は振幅Aを とした場合を示し、第5図は振幅Aを とした場合を示し、第6図は振幅Aを とした場合を示す。なお、第4図〜第6図の(d)に
は、第1相の目標相電圧波形e0aのみが示され、第2及
び第3相の波形は示されていないが、 シフトした位置に同様に表われる。
Fig. 3 shows the amplitude A of the sine waves ea, eb, ec However, even if the amplitude A is set to a different value, the same effect can be obtained. Fourth
The figure shows the amplitude A Fig. 5 shows the amplitude A And the amplitude A is shown in FIG. Is shown. Although only the target phase voltage waveform e 0 a of the first phase is shown and the waveforms of the second and third phases are not shown in (d) of FIGS. 4 to 6, It also appears in the shifted position.

第6図(a)から明らかな如く、本方式によれば、仮想
相電圧を示す正弦波ea、eb、ecの振幅Aを電源電圧 以上の にすることが出来る。仮想相電圧を電源電圧 の にすることが出来れば、線間電圧もこれに応じて高くな
る。即ち、従来の制御方式で正弦波出力を得る場合に
は、相電圧の振幅を第4図(a)に示す よりも大きくすることが不可能であつたが、本発明の方
式によれば、相電圧を第4図の場合に比較して にすることが出来、結局、最大出力電圧を約15%上げる
ことが出来る。
As is clear from FIG. 6 (a), according to this method, the amplitude A of the sine waves ea, eb, and ec indicating the virtual phase voltage is set to the power supply voltage. More than Can be Virtual phase voltage is power supply voltage of If this can be achieved, the line voltage will increase accordingly. That is, when a sine wave output is obtained by the conventional control method, the amplitude of the phase voltage is shown in Fig. 4 (a). However, according to the method of the present invention, the phase voltage is higher than that in the case of FIG. It is possible to increase the maximum output voltage by about 15%.

このように振幅Aを にしても、第6図(d)の波形e0aは、第3図(d)の
波形e0aと同一条件を満足しているので、高調波成分の
増大は生じない。また、平坦部分も に得られる。
Thus the amplitude A Even so, since the waveform e 0 a of FIG. 6 (d) satisfies the same conditions as the waveform e 0 a of FIG. 3 (d), the harmonic component does not increase. Also, the flat part Can be obtained.

次に本発明の第2の実施例を示す第8図について述べ
る。但し、第1図〜第7図の第1の実施例と共通する部
分には、同一の符号を付してその説明を省略する。第8
図の方式においても、目標正弦波電圧発生回路(7a)か
ら第3図(a)の波形eaを発生させ、目標相電圧波形発
生回路(9)から第3図(d)の波形e0aを発生させ
る。
Next, FIG. 8 showing the second embodiment of the present invention will be described. However, the same parts as those in the first embodiment shown in FIGS. 1 to 7 are designated by the same reference numerals, and the description thereof will be omitted. 8th
Also in the system shown in the figure, the target sine wave voltage generation circuit (7a) generates the waveform ea of FIG. 3 (a), and the target phase voltage waveform generation circuit (9) generates the waveform e 0 a of FIG. 3 (d). Generate.

一方、ライン(19)からパルス幅変調の相電圧eAを検出
し、これをフイルタ(30)に入力させる。フイルタ(3
0)は、平均値電圧発生回路を構成するものであり、ラ
イン(19)から第7図(b)と同様な状態で得られるパ
ルス幅変調出力電圧eAの平均値電圧A(第7図の波形
e0aにほぼ一致する波形)を得るものである。(31)は
電圧比較回路であり、フイルタ(30)から得られる平均
値電圧aと目標相電圧波形発生回路(9)から得られ
る第3図(d)に示す目標相電圧波形e0aとを比較し、
その差に対応した出力を得るものである。
On the other hand, the pulse width modulation phase voltage e A is detected from the line (19) and is input to the filter (30). Filter (3
0) constitutes an average value voltage generation circuit, and is an average value voltage A (FIG. 7) of the pulse width modulation output voltage e A obtained from the line (19) in the same state as in FIG. 7 (b). Waveform
waveform that almost matches e 0 a). Reference numeral (31) denotes a voltage comparison circuit, which has an average value voltage a obtained from the filter (30) and a target phase voltage waveform e 0 a shown in FIG. 3 (d) obtained from the target phase voltage waveform generation circuit (9). Compare
The output corresponding to the difference is obtained.

(31a)はシユミツトトリガ回路であり、上側トリガレ
ベルVT1と下側トリガレベルVT2とのヒステリシス特性を
有して出力電圧を得るものである。即ち、比較回路(3
1)から得られるA−e0aが上側トリガレベルVT1より
も大きくなつたときに低レベル出力を発生し、A−e0
aが下側トリガレベルVT2よりも小さくなつた時に高レベ
ル出力を発生する回路である。なお、比較回路(31とシ
ユミツトトリガ回路(31a)とは、一体構成のICとして
も差支えない。
Reference numeral (31a) is a short-circuit trigger circuit, which obtains an output voltage with a hysteresis characteristic of an upper trigger level V T1 and a lower trigger level V T2 . That is, the comparison circuit (3
The low level output occurs when A -e 0 a obtained from 1) has come larger than the upper trigger level V T1, A -e 0
This is a circuit that generates a high level output when a becomes smaller than the lower trigger level V T2 . The comparison circuit (31 and the shift trigger circuit (31a) may be integrated into an IC.

(32)はトランジスタベース駆動回路であつて、シユミ
ツトトリガ回路(31a)の高レベル出力に基づいてトラ
ンジスタS1とオフ制御し、逆にトランジスタS2をオン制
御し、またシユミツトトリガ回路(31a)の低レベル出
力に基づいてトランジスタS1をオン制御し、逆にトラン
ジスタS2をオフ制御するパルスを発生する回路である。
(32) is a transistor base drive circuit, which controls the transistor S 1 to turn off based on the high level output of the shift trigger circuit (31a), and reversely controls the transistor S 2 to turn on. It is a circuit that generates a pulse that controls the transistor S 1 to turn on based on the level output and conversely turns off the transistor S 2 .

第8図の回路で、逆変換器(2)の第1相出力ライン
(19)から第7図(b)に示すようなパルス幅変調出力
電圧eAが検出されたとすれば、これがフイルタ(30)で
平均値化され、波形e0aに近似する平均値電圧Aとな
る。比較回路(31)は、平均値電圧Aと目標相電圧波
形e0aとを比較し、その差に対応した電圧を発生する。
この差の電圧がシユミツトトリガ回路(31a)のヒステ
リシス値以上になると、出力状態が反転する。もし、検
出された平均値電圧Aが目標相電圧波形e0aよりも高
いと、出力振幅を下げるために、トランジスタS1がオフ
制御される。逆に平均値電圧Aが目標相電圧波形e0a
よりも低い場合には、出力振幅を高めるためにトランジ
スタS1がオン制御される。
If a pulse width modulation output voltage e A as shown in FIG. 7 (b) is detected from the first phase output line (19) of the inverse converter (2) in the circuit of FIG. 8, this is the filter ( In 30), the average value is obtained and the average value voltage A becomes close to the waveform e 0 a. The comparison circuit (31) compares the average value voltage A with the target phase voltage waveform e 0 a and generates a voltage corresponding to the difference.
When the voltage of this difference exceeds the hysteresis value of the shift trigger circuit (31a), the output state is inverted. If the detected average value voltage A is higher than the target phase voltage waveform e 0 a, the transistor S 1 is turned off to reduce the output amplitude. Conversely, the average value voltage A is the target phase voltage waveform e 0 a
If it is lower than that, the transistor S 1 is turned on to increase the output amplitude.

以上、第1相の制御回路(3)に基づく制御について述
べたが、第2相及び第3相制御回路(4)(5)でも同
様な制御がなされる。今、第2相の検出電圧をeB、その
平均値電圧B、その目標相電圧をe0b、第3相の検出
電圧をec、その平均値電圧をC、その目標相電圧をe0
cとすれば、次のような制御となる。B −e0b>VT1の条件で、トランジスタS3がオフ、S4が
オンとなり、B−e0b<VT2の条件で、トランジスタS3
がオン、S4がオフとなる。
The control based on the first-phase control circuit (3) has been described above, but the same control is performed in the second-phase and third-phase control circuits (4) and (5). Now, the detected voltage of the second phase is e B , the average value voltage thereof is B 0 , the target phase voltage thereof is e 0 b, the detected voltage of the third phase is ec, the average value voltage thereof is C 2 , and the target phase voltage thereof is e 0
With c, the control is as follows. Under the condition of B -e 0 b> V T1, the transistor S 3 is turned off, S 4 is turned on, the conditions of B -e 0 b <V T2, the transistor S 3
Is on and S 4 is off.

一方C−e0c>VT1の条件で、トランジスタS5がオフ、
S6がオンとなり、C−e0c<VT2の条件で、トランジス
タS5がオン、S6がオフとなる。
On the other hand, under the condition of C− e 0 c> V T1 , the transistor S 5 is turned off,
S 6 turns on, and under the condition of C− e 0 c <V T2 , the transistor S 5 turns on and S 6 turns off.

第1相も上記と同様な形式で示すと、A−e0a>VT1の
条件で、トランジスタS1がオフ、S2がオンとなり、A
−e0a<VT2の条件で、トランジスタS1がオン、S2がオフ
となる。
When also the first phase indicated with the same form, under the conditions of A -e 0 a> V T1, the transistor S 1 is turned off, S 2 is turned on, A
Under the condition of −e 0 a <V T2 , the transistor S 1 is turned on and S 2 is turned off.

第8図に示す回路によつて、逆変換器(2)の出力相電
圧が第3図(d)に示す目標相電圧波形e0aとなるよう
に制御しても、出力線間電圧を正弦波にすることが出来
る。また、波形e0a、e0b、e0cが平坦部分を有するの
で、スイツチング回数を減らすことが出来る。
With the circuit shown in FIG. 8, even if the output phase voltage of the inverse converter (2) is controlled so as to have the target phase voltage waveform e 0 a shown in FIG. It can be a sine wave. Moreover, since the waveforms e 0 a, e 0 b, and e 0 c have flat portions, the number of times of switching can be reduced.

第9図及び第10図は本発明の第3の実施例を示す。この
実施例の基本回路は第1図と同一であり、第3図〜第6
図に示した目標相電圧波形e0a、e0b、e0cの形成方法の
みが異なつている。第9図では負の3相半波整流回路
(24a)が設けられ、第3図(b)に示す負の3相半波
整流波形e5を得ている。しかる後、減算回路(25a)で
は、電源(1b)から得られる負の電圧 と第3図(b)の波形e5との減算 が行われ、第3図(c)の波形e6が形成される。即ち、
e4の場合と同様に次式に従う波形が形成される。
9 and 10 show a third embodiment of the present invention. The basic circuit of this embodiment is the same as that of FIG.
Only the method of forming the target phase voltage waveforms e 0 a, e 0 b, e 0 c shown in the figure is different. In FIG. 9, a negative three-phase half-wave rectification circuit (24a) is provided to obtain the negative three-phase half-wave rectification waveform e 5 shown in FIG. 3 (b). Then, in the subtraction circuit (25a), the negative voltage obtained from the power supply (1b) And the waveform e 5 in Fig. 3 (b) Is performed, and the waveform e 6 of FIG. 3 (c) is formed. That is,
Similar to the case of e 4, the waveform according to the following equation is formed.

そして、この波形e6が加算回路(26a)(26b)(26c)
で、各相の正弦波ea、eb、ecに加算される。この結果、
第10図に示す目標相電圧波形e0aが得られる。なお、こ
の波形e0aは第2図の場合と同様に次式で示される。
Then, this waveform e 6 is the addition circuit (26a) (26b) (26c)
Then, it is added to the sine waves ea, eb, and ec of each phase. As a result,
The target phase voltage waveform e 0 a shown in FIG. 10 is obtained. The waveform e 0 a is expressed by the following equation as in the case of FIG.

第10図の波形は、第3図(d)の波形の極性を反転した
波形であるので、全く同様な作用効果が得られる。な
お、正弦波ea、eb、ecの振幅Aが、第4図、第5図、第
6図のように変化した場合には、e5、e6が各図に示すよ
うに変化し、第4図〜第6図(d)の波形e0aの極性を
反対にした状態の目標相相電圧波形が得られる。また、
第9図の回路は第8図の目標相電圧発生回路(9)にも
適用可能である。
The waveform shown in FIG. 10 is a waveform obtained by inverting the polarity of the waveform shown in FIG. 3 (d), and therefore the same effect can be obtained. When the amplitudes A of the sine waves ea, eb, and ec change as shown in FIGS. 4, 5, and 6, e 5 and e 6 change as shown in each figure, and A target phase-phase voltage waveform in which the polarities of the waveform e 0 a in FIGS. 4 to 6D are reversed is obtained. Also,
The circuit of FIG. 9 is also applicable to the target phase voltage generating circuit (9) of FIG.

変形例 本発明は上述の実施例に限定されるものでなく、例え
ば、次の変形例が可能なものである。
Modifications The present invention is not limited to the above-described embodiments, and the following modifications are possible, for example.

(A) 第3図(d)等に示す目標相電圧波形e0a、e
0b、e0cをアナログ的に形成せずに、デジタル回路を利
用して形成してもよい。
(A) Target phase voltage waveforms e 0 a, e shown in FIG.
0 b, the e 0 c without analog form, may be formed by using a digital circuit.

(B) 第8図のフイルタ(30)を平均値を示すデジタ
ル信号を発生する回路とし、目標相電圧波形発生回路
(9)もデジタル信号が発生するように構成し、両者を
デジタル比較するようにしてもよい。
(B) The filter (30) shown in FIG. 8 is used as a circuit for generating a digital signal indicating an average value, and the target phase voltage waveform generation circuit (9) is also configured to generate a digital signal, so that both are digitally compared. You may

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例に係わる3相インバータ
を示す回路図、第2図は目標相電圧波形発生回路を示す
ブロツク図、第3図、第4図、第5図、第6図、及び第
7図は、第1図及び第2図の各部の状態を示す波形図で
ある。 第8図は本発明の第2の実施例に係わる3相インバータ
を示す回路図である。 第9図は本発明の第3の実施例に係わる目標相電圧波形
発生回路を示すブロツク図、第10図は第9図の回路で形
成した目標相電圧波形を示す波形図である。 (1)……直流電源、(2)……逆変換器、(3)
(4)(5)……制御回路、(7)……目標正弦波電圧
発生回路、(9)……目標相電圧波形発生回路。
FIG. 1 is a circuit diagram showing a three-phase inverter according to a first embodiment of the present invention, and FIG. 2 is a block diagram showing a target phase voltage waveform generating circuit, FIG. 3, FIG. 4, FIG. FIG. 6 and FIG. 7 are waveform charts showing the state of each part of FIG. 1 and FIG. FIG. 8 is a circuit diagram showing a three-phase inverter according to the second embodiment of the present invention. FIG. 9 is a block diagram showing a target phase voltage waveform generating circuit according to the third embodiment of the present invention, and FIG. 10 is a waveform diagram showing a target phase voltage waveform formed by the circuit of FIG. (1) …… DC power supply, (2) …… Inverse converter, (3)
(4) (5) ... Control circuit, (7) ... Target sine wave voltage generation circuit, (9) ... Target phase voltage waveform generation circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】直流電源(1)の直流電圧を3相交流電圧
に変換するための交換用スイッチング素子(S1〜S6)の
3相ブリッジ回路と、前記3相ブリッジ回路から3相の
近似正弦波線間電圧を得るために第1、第2及び第3の
目標相電圧波形を形成し、前記第1、第2及び第3の目
標相電圧波形に対して平均値的に近似する3相の相電圧
波形が得られるように前記変換用スイッチング素子(S1
〜S6)を制御する制御回路とから成る3相静止型電力変
換器において、 前記制御回路に含まれている前記第1、第2及び第3の
目標相電圧波形を形成するための目標相電圧波形形成手
段が、 3相の正弦波電圧(ea、eb、ec)を発生する3相正弦波
電圧発生回路(7)と、 前記3相の正弦波電圧(ea、eb、ec)の正の3相半波整
流電圧(e3)を得るための3相半波整流電圧形成手段
(24)と、 前記直流電源(1)の電圧Eの1/2の電圧E/2を発生する
電圧発生手段(1a)と、 前記電圧Eの1/2の電圧E/2から前記3相半波整流電圧
(e3)を減算して前記3相半波整流電圧の反転波形電圧
(e4)を形成する減算手段(25)と、 前記3相正弦波電圧発生回路(7)から発生した第1の
相の正弦波電圧(ea)に前記反転波形電圧(e4)を加算
してπ/6から5π/6の区間のみが平坦となる電圧波形
(e0a)を前記第1の目標相電圧波形として出力する第
1の加算手段(26a)と、 前記3相正弦波電圧発生回路(7)から発生した第2の
相の正弦波電圧(eb)に前記反転波形電圧(e4)を加算
して、前記第1の目標相電圧波形と同一の波形を有して
前記第1の目標相電圧波形に対して2π/3の位相差を有
する電圧波形(e0b)を前記第2の目標相電圧波形とし
て出力する第2の加算手段(26b)と、 前記3相正弦波電圧発生回路(7)から発生した第3の
相の正弦波電圧(ec)に前記反転波形電圧(e4)を加算
して、前記第1の目標相電圧波形と同一の波形を有して
前記第1の目標相電圧波形に対して4π/3の位相差を有
する電圧波形(e0c)を前記第3の目標相電圧波形とし
て出力する第3の加算手段(26c)と から成ることを特徴とする3相静止型電力変換器。
1. A three-phase bridge circuit of exchange switching elements (S1 to S6) for converting a DC voltage of a DC power supply (1) into a three-phase AC voltage, and an approximate sine of three phases from the three-phase bridge circuit. In order to obtain the voltage between the wavy lines, the first, second and third target phase voltage waveforms are formed, and the three phases of the three phases which are averagely approximated to the first, second and third target phase voltage waveforms are formed. In order to obtain a phase voltage waveform, the conversion switching element (S1
~ S6) control circuit for controlling the target phase voltage for forming the first, second and third target phase voltage waveforms included in the control circuit. The waveform forming means generates a three-phase sine wave voltage (ea, eb, ec) for generating a three-phase sine wave voltage (7), and a positive voltage of the three-phase sine wave voltage (ea, eb, ec). A three-phase half-wave rectified voltage forming means (24) for obtaining a three-phase half-wave rectified voltage (e 3 ), and a voltage generation for generating a voltage E / 2 that is half the voltage E of the DC power supply (1) and means (1a), the inverted waveform voltage of 1/2 of the voltage E / 2 from the three-phase half-wave rectified voltage (e 3) the subtraction to the 3-phase half-wave rectified voltage of the voltage E a (e 4) Π / 6 is obtained by adding the inverted waveform voltage (e 4 ) to the subtraction means (25) to be formed and the sine wave voltage (ea) of the first phase generated from the three-phase sine wave voltage generation circuit (7). From 5π / 6 A first addition means (26a) for outputting a voltage waveform (e 0 a) in which only a section is flat as the first target phase voltage waveform; and a third phase sine wave voltage generation circuit (7) The inverted waveform voltage (e 4 ) is added to the sine wave voltage (eb) of the second phase to have the same waveform as the first target phase voltage waveform with respect to the first target phase voltage waveform. From a second adding means (26b) for outputting a voltage waveform (e 0 b) having a phase difference of 2π / 3 as the second target phase voltage waveform, and the three-phase sine wave voltage generating circuit (7). The inverted waveform voltage (e 4 ) is added to the generated sine wave voltage (ec) of the third phase, and the first target phase voltage has the same waveform as the first target phase voltage waveform. or a third adding means for outputting a voltage waveform (e 0 c) as the third target phase voltage waveform (26c) having a phase difference of 4 [pi] / 3 with respect to the waveform 3-phase static power converter, characterized by comprising.
【請求項2】直流電源(1)の直流電圧を3相交流電圧
に変換するための交換用スイッチング素子(S1〜S6)の
3相ブリッジ回路と、前記3相ブリッジ回路から3相の
近似正弦波線間電圧を得るために第1、第2及び第3の
目標相電圧波形を形成し、前記第1、第2及び第3の目
標相電圧波形に対して平均値的に近似する3相の相電圧
波形が得られるように前記変換用スイッチング素子(S1
〜S6)を制御する制御回路とから成る3相静止型電力変
換器において、 前記制御回路に含まれている前記第1、第2及び第3の
目標相電圧波形を形成するための目標相電圧波形形成手
段が、 3相の正弦波電圧(ea、eb、ec)を発生する3相正弦波
電圧発生回路(7)と、 前記3相の正弦波電圧(ea、eb、ec)の負の3相半波整
流電圧(e5)を得るための3相半波整流電圧形成手段
(24a)と、 前記直流電源(1)の電圧Eの1/2の負電圧−E/2を発生
する電圧発生手段(1b)と、 前記電圧Eの1/2の負電圧−E/2から前記負の3相半波整
流電圧(e5)を減算して前記3相半波整流電圧の反転波
形電圧(e6)を形成する減算手段(25a)と、 前記3相正弦波電圧発生回路(7)から発生した第1の
相の正弦波電圧(ea)に前記反転波形電圧(e6)を加算
して7π/6から11π/6の区間のみが平坦となる電圧波形
(e0a)の前記第1の目標相電圧波形として出力する第
1の加算手段(26a)と、 前記3相正弦波電圧発生回路(7)から発生した第2の
相の正弦波電圧(eb)に前記反転波形電圧(e6)を加算
して、前記第1の目標相電圧波形と同一の波形を有して
前記第1の目標相電圧波形に対して2π/3の位相差を有
する電圧波形(e0b)を前記第2の目標相電圧波形とし
て出力する第2の加算手段(26b)と、 前記3相正弦波電圧発生回路(7)から発生した第3の
相の正弦波電圧(ec)に前記反転波形電圧(e6)を加算
して、前記第1の目標相電圧波形と同一の波形を有して
前記第1の目標相電圧波形に対して4π/3の位相差を有
する電圧波形(e0c)を前記第3の目標相電圧波形とし
て出力する第3の加算手段(26c)と から成ることを特徴とする3相静止型電力変換器。
2. A 3-phase bridge circuit of switching elements (S1 to S6) for exchange for converting a DC voltage of a DC power supply (1) into a 3-phase AC voltage, and a 3-phase approximate sine from the 3-phase bridge circuit. In order to obtain the voltage between the wavy lines, the first, second and third target phase voltage waveforms are formed, and the three phases of the three phases which are averagely approximated to the first, second and third target phase voltage waveforms are formed. In order to obtain a phase voltage waveform, the conversion switching element (S1
~ S6) control circuit for controlling the target phase voltage for forming the first, second and third target phase voltage waveforms included in the control circuit. The waveform forming means generates a three-phase sine wave voltage (ea, eb, ec) for generating three-phase sine wave voltage (ea, eb, ec), and a negative voltage of the three-phase sine wave voltage (ea, eb, ec). A three-phase half-wave rectified voltage forming means (24a) for obtaining a three-phase half-wave rectified voltage (e 5 ) and a negative voltage −E / 2 which is half the voltage E of the DC power supply (1). a voltage generating means (1b), the inverted waveform of the half of the negative voltage -E / 2 from the negative of the three-phase half-wave rectified voltage (e 5) the subtraction to the 3-phase half-wave rectified voltage of the voltage E The inversion waveform voltage (e 6 ) is applied to the subtracting means (25a) that forms the voltage (e 6 ) and the first-phase sine wave voltage (ea) generated from the three-phase sine wave voltage generating circuit (7). Add A first adding means (26a) for outputting as the first target phase voltage waveform having a voltage waveform (e 0 a) that is flat only in the section from 7π / 6 to 11π / 6; and the three-phase sine wave voltage generation The inverted waveform voltage (e 6 ) is added to the sine wave voltage (eb) of the second phase generated from the circuit (7) to have the same waveform as the first target phase voltage waveform. Second adding means (26b) for outputting a voltage waveform (e 0 b) having a phase difference of 2π / 3 with respect to the target phase voltage waveform of 1 as the second target phase voltage waveform; The inverted waveform voltage (e 6 ) is added to the sine wave voltage (ec) of the third phase generated from the wave voltage generation circuit (7) to have the same waveform as the first target phase voltage waveform. third adding of the output voltage waveform (e 0 c) having a phase difference of 4 [pi] / 3 with respect to the first target phase voltage waveform as the third target phase voltage waveform of Te 3-phase static power converter, characterized in that consists of the stages (26c).
JP59057720A 1984-03-26 1984-03-26 3-phase static power converter Expired - Fee Related JPH0720373B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59057720A JPH0720373B2 (en) 1984-03-26 1984-03-26 3-phase static power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59057720A JPH0720373B2 (en) 1984-03-26 1984-03-26 3-phase static power converter

Publications (2)

Publication Number Publication Date
JPS60200772A JPS60200772A (en) 1985-10-11
JPH0720373B2 true JPH0720373B2 (en) 1995-03-06

Family

ID=13063776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59057720A Expired - Fee Related JPH0720373B2 (en) 1984-03-26 1984-03-26 3-phase static power converter

Country Status (1)

Country Link
JP (1) JPH0720373B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815396B2 (en) * 1986-07-18 1996-02-14 株式会社安川電機 Controller for three-phase PWM inverter
JP2007135280A (en) * 2005-11-09 2007-05-31 Doshisha Control method of three-phase PWM inverter with LC filter, and inverter device operating according to the method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115183A (en) * 1980-02-14 1981-09-10 Toshiba Corp Controlling method for three-phase voltage type inverter
JPS579267A (en) * 1980-06-17 1982-01-18 Toshiba Corp Controlling system for voltage type inverter
JPS60113667A (en) * 1983-11-22 1985-06-20 Toshiba Corp Controlling method of voltage type inverter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
昭和59年電気学会全国大会講演論文集〔6〕(昭59−3−10)P.555

Also Published As

Publication number Publication date
JPS60200772A (en) 1985-10-11

Similar Documents

Publication Publication Date Title
JP2884880B2 (en) Control device for power converter
JPH02307373A (en) Inverter control device
JP3455788B2 (en) Power converter
JP4019263B2 (en) AC-AC direct conversion power converter
JP3409039B2 (en) Control device for power converter
JPH07177753A (en) Power converter control method and device
JP6754022B1 (en) Power converter
JP3371522B2 (en) PWM control voltage source inverter
JP2001314086A (en) Ac-dc converter
JPS60200772A (en) Controlling method of 3-phase stationary power converter
JPH05176553A (en) Inverter control method of non-interruption power supply apparatus and non-interruption power supply apparatus
JPH1189237A (en) Control of inverter and inverter equipment
JP2007116817A (en) Inverter control circuit
JP2003180079A (en) Neutral point clamp type power converter
JPS59139871A (en) Pulse width modulation system for bridge type 3-phase sinusoidal wave inverter
JPH09163755A (en) Power converter control device
JPH0824426B2 (en) Pulse width modulation type inverter device
JPH04172972A (en) Pwm power converting device
JP2531682B2 (en) Controller for current source PWM converter
JP3207582B2 (en) Neutral point clamp type power converter control method and control device
JPS6115670B2 (en)
JP2924589B2 (en) Power converter
JP2618086B2 (en) Inverter device
JP3381590B2 (en) Thyristor converter
JP2025128573A (en) Control device and control method for power conversion device, and three-level inverter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees