JPH0720497A - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JPH0720497A JPH0720497A JP19171293A JP19171293A JPH0720497A JP H0720497 A JPH0720497 A JP H0720497A JP 19171293 A JP19171293 A JP 19171293A JP 19171293 A JP19171293 A JP 19171293A JP H0720497 A JPH0720497 A JP H0720497A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- active matrix
- display device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス液晶表示装置の高精細
化及び微細化を可能とする液晶画素分離構造を提供す
る。 【構成】 アクティブマトリクス液晶表示装置は、所定
の間隙を介して互いに対面配置された一対の基板１，２
と、該間隙内に保持された液晶層３とからなるセル構造
を有する。一方の基板は薄膜トランジスタ及び配線４が
形成された領域と、その上に成膜された比較的平らな表
面を有する絶縁層５と、その上にマトリクス配列された
画素電極６とを備えている。他方の基板は対向電極８を
備えており、個々の画素電極６との間で液晶画素を構成
する。個々の画素電極６の周囲に沿って絶縁層５（平坦
化膜）の平らな表面に分離凹溝９が形成されており、互
いに隣り合う液晶画素を機能的に分離する。
化及び微細化を可能とする液晶画素分離構造を提供す
る。 【構成】 アクティブマトリクス液晶表示装置は、所定
の間隙を介して互いに対面配置された一対の基板１，２
と、該間隙内に保持された液晶層３とからなるセル構造
を有する。一方の基板は薄膜トランジスタ及び配線４が
形成された領域と、その上に成膜された比較的平らな表
面を有する絶縁層５と、その上にマトリクス配列された
画素電極６とを備えている。他方の基板は対向電極８を
備えており、個々の画素電極６との間で液晶画素を構成
する。個々の画素電極６の周囲に沿って絶縁層５（平坦
化膜）の平らな表面に分離凹溝９が形成されており、互
いに隣り合う液晶画素を機能的に分離する。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス液
晶表示装置に関する。より詳しくは、隣接する液晶画素
間の分離構造に関する。
晶表示装置に関する。より詳しくは、隣接する液晶画素
間の分離構造に関する。
【０００２】
【従来の技術】図１２を参照して、従来のアクティブマ
トリクス液晶表示装置の構成を簡潔に説明する。図示す
る様に、アクティブマトリクス液晶表示装置は所定の間
隙を介して互いに対面配置された一対の基板１０１，１
０２と、該間隙に保持された液晶層１０３とからなるセ
ル構造を有している。一方の基板１０１の上には薄膜ト
ランジスタ（図示せず）や配線１０４が形成されてい
る。さらに、層間絶縁膜１０５を介して画素電極１０６
が形成されている。他方の基板１０２は対向電極１０７
を備えており、個々の画素電極１０６との間で液晶画素
を構成する。
トリクス液晶表示装置の構成を簡潔に説明する。図示す
る様に、アクティブマトリクス液晶表示装置は所定の間
隙を介して互いに対面配置された一対の基板１０１，１
０２と、該間隙に保持された液晶層１０３とからなるセ
ル構造を有している。一方の基板１０１の上には薄膜ト
ランジスタ（図示せず）や配線１０４が形成されてい
る。さらに、層間絶縁膜１０５を介して画素電極１０６
が形成されている。他方の基板１０２は対向電極１０７
を備えており、個々の画素電極１０６との間で液晶画素
を構成する。
【０００３】かかる従来の構造では、画素電極１０６
は、行列状に配設された配線１０４等により周辺を囲ま
れた凹部に設けられている。従って液晶画素間の分離が
保たれている。しかしながら、液晶表示装置の高精細化
に伴ない、画素電極１０６の配列ピッチを微細化してい
くと、基板表面の凹凸により液晶１０３の配向不良が発
生する。例えば、基板１０１を矢印の方向にラビング処
理すると、画素電極１０６の上に限ると液晶分子１０８
は所定のプレティルト角を呈しており、順ティルト状態
にある。しかし、ラビング処理方向に対して影となる斜
面１０９の近傍領域において、液晶分子１０８は順ティ
ルト状態とは反対方向に立ち上がり逆ティルト状態にな
る。この為、両状態の境界でディスクリネーションが発
生し、表示品質が悪化する。
は、行列状に配設された配線１０４等により周辺を囲ま
れた凹部に設けられている。従って液晶画素間の分離が
保たれている。しかしながら、液晶表示装置の高精細化
に伴ない、画素電極１０６の配列ピッチを微細化してい
くと、基板表面の凹凸により液晶１０３の配向不良が発
生する。例えば、基板１０１を矢印の方向にラビング処
理すると、画素電極１０６の上に限ると液晶分子１０８
は所定のプレティルト角を呈しており、順ティルト状態
にある。しかし、ラビング処理方向に対して影となる斜
面１０９の近傍領域において、液晶分子１０８は順ティ
ルト状態とは反対方向に立ち上がり逆ティルト状態にな
る。この為、両状態の境界でディスクリネーションが発
生し、表示品質が悪化する。
【０００４】図１３は、図１２に示した従来構造を模式
的に表わしたものである。前述した様に、個々の画素電
極１０６は配線１０４によって囲まれた凹部１１０に形
成されているので、隣接する液晶画素間の分離が構造的
に確保されている。しかしながら、この様に凹凸の激し
い表面に対して均一なラビング処理を施す事は困難であ
る。特に、高精細化に伴ない画素電極の配列ピッチを微
細化すると相対的に基板表面の凹凸が顕著になり上述し
た配向不良が多発する。
的に表わしたものである。前述した様に、個々の画素電
極１０６は配線１０４によって囲まれた凹部１１０に形
成されているので、隣接する液晶画素間の分離が構造的
に確保されている。しかしながら、この様に凹凸の激し
い表面に対して均一なラビング処理を施す事は困難であ
る。特に、高精細化に伴ない画素電極の配列ピッチを微
細化すると相対的に基板表面の凹凸が顕著になり上述し
た配向不良が多発する。
【０００５】従来から逆ティルト状態の発生を防止する
為様々な手段が提案されている。例えば、特開平４−３
０５６２５号公報には、基板に溝を形成し薄膜トランジ
スタや配線を埋設して表面の凹凸を緩和する技術が開示
されている。又、特開平４−３２０２１２号公報には層
間絶縁膜に溝を形成して逆ティルト状態の拡大を防止す
る技術が開示されている。しかしながら、これらの対策
は完全に逆ティルト状態を防止するまでに至っていな
い。
為様々な手段が提案されている。例えば、特開平４−３
０５６２５号公報には、基板に溝を形成し薄膜トランジ
スタや配線を埋設して表面の凹凸を緩和する技術が開示
されている。又、特開平４−３２０２１２号公報には層
間絶縁膜に溝を形成して逆ティルト状態の拡大を防止す
る技術が開示されている。しかしながら、これらの対策
は完全に逆ティルト状態を防止するまでに至っていな
い。
【０００６】
【発明が解決しようとする課題】上述した配向不良を根
本的に除去する為、発明者は先の出願において基板の平
坦化技術を提案している。この平坦化構造を図１４に示
す。なお、理解を容易にする為図１２の従来構造と対応
する部分には対応する参照番号を付してある。下側の基
板１０１は、薄膜トランジスタ（図示せず）及び配線１
０４が形成された領域と、その上に成膜された平坦化層
１１１を備えている。この平坦化層１１１は略完全に平
らな表面を有しており、その上にマトリクス配列された
画素電極１０６が形成されている。従って、画素電極１
０６に対するラビング処理を均一に行なう事が可能であ
る。又、下地領域の凹凸の影響を受ける事なく画素電極
１０６をパタニングできるので、微細化が可能になる。
しかしながら、微細化を進めると、液晶層１０３の厚み
Ａよりも隣り合う画素電極１０６の間隔Ｂが小さくなる
場合が生じる。この時には、画素電極１０６と対向電極
１０７の間に作用する正規の縦方向電界に比べ、隣り合
う画素電極１０６間に発生する副次的な横方向電界が大
きくなり、正常な画像表示が損なわれるという課題があ
る。換言すると、平坦化技術の採用に伴ない、個々の液
晶画素間の分離が困難になり、アクティブマトリクス液
晶表示装置の高精細化の妨げになるという課題がある。
本的に除去する為、発明者は先の出願において基板の平
坦化技術を提案している。この平坦化構造を図１４に示
す。なお、理解を容易にする為図１２の従来構造と対応
する部分には対応する参照番号を付してある。下側の基
板１０１は、薄膜トランジスタ（図示せず）及び配線１
０４が形成された領域と、その上に成膜された平坦化層
１１１を備えている。この平坦化層１１１は略完全に平
らな表面を有しており、その上にマトリクス配列された
画素電極１０６が形成されている。従って、画素電極１
０６に対するラビング処理を均一に行なう事が可能であ
る。又、下地領域の凹凸の影響を受ける事なく画素電極
１０６をパタニングできるので、微細化が可能になる。
しかしながら、微細化を進めると、液晶層１０３の厚み
Ａよりも隣り合う画素電極１０６の間隔Ｂが小さくなる
場合が生じる。この時には、画素電極１０６と対向電極
１０７の間に作用する正規の縦方向電界に比べ、隣り合
う画素電極１０６間に発生する副次的な横方向電界が大
きくなり、正常な画像表示が損なわれるという課題があ
る。換言すると、平坦化技術の採用に伴ない、個々の液
晶画素間の分離が困難になり、アクティブマトリクス液
晶表示装置の高精細化の妨げになるという課題がある。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はアクティブマトリクス液晶表示装置
の高精細化並びに微細化を可能とする有効な液晶画素分
離構造を提供する事を目的とする。かかる目的を達成す
る為２つの手段を講じた。第１の手段によれば、アクテ
ィブマトリクス液晶表示装置は基本的な構成として、所
定の間隙を介し互いに対面配置された一対の基板と、該
間隙内に保持された液晶層とからなるセル構造を有し、
一方の基板は薄膜トランジスタ及び配線が形成された領
域と、その上に成膜された比較的平らな表面を有する絶
縁層と、その上にマトリクス配列された画素電極とを備
えておる。他方の基板は対向電極を備えており個々の画
素電極との間で液晶画素を構成する。かかる構成におい
て、個々の画素電極の周囲に沿って該絶縁層の平らな表
面に分離凹溝が形成されており、互いに隣り合う液晶画
素を機能的に分離する事を特徴とする。この絶縁層は、
例えば樹脂材料からなる平坦化膜である。あるいは、こ
の絶縁層は該配線と該画素電極を互いに電気的に分離す
る層間絶縁膜である。
題に鑑み、本発明はアクティブマトリクス液晶表示装置
の高精細化並びに微細化を可能とする有効な液晶画素分
離構造を提供する事を目的とする。かかる目的を達成す
る為２つの手段を講じた。第１の手段によれば、アクテ
ィブマトリクス液晶表示装置は基本的な構成として、所
定の間隙を介し互いに対面配置された一対の基板と、該
間隙内に保持された液晶層とからなるセル構造を有し、
一方の基板は薄膜トランジスタ及び配線が形成された領
域と、その上に成膜された比較的平らな表面を有する絶
縁層と、その上にマトリクス配列された画素電極とを備
えておる。他方の基板は対向電極を備えており個々の画
素電極との間で液晶画素を構成する。かかる構成におい
て、個々の画素電極の周囲に沿って該絶縁層の平らな表
面に分離凹溝が形成されており、互いに隣り合う液晶画
素を機能的に分離する事を特徴とする。この絶縁層は、
例えば樹脂材料からなる平坦化膜である。あるいは、こ
の絶縁層は該配線と該画素電極を互いに電気的に分離す
る層間絶縁膜である。
【０００８】第２の手段によれば、アクティブマトリク
ス液晶表示装置は基本的な構成として、所定の間隙を介
して互いに対面配置された一対の基板と、該間隙内に保
持された液晶層とからなるセル構造を有する。一方の基
板は薄膜トランジスタ及び配線が形成された領域と、そ
の上に成膜された絶縁層と、その上にマトリクス配列さ
れた画素電極とを備えている。他方の基板は対向電極を
備えており個々の画素電極との間で液晶画素を構成す
る。かかる構成において、隣り合う画素電極の間に沿っ
て分離凸条が形成されているとともに、各画素電極の端
部は該分離凸条の頂部にかかる様延設されており、互い
に隣り合う液晶画素を機能的に分離する事を特徴とす
る。前記絶縁層は、例えば樹脂材料からなる平坦化膜で
あり、その平らな表面をマトリクス状にエッチング除去
して残部を該分離凸条としている。あるいは、前記絶縁
層は該配線と該画素電極を互いに電気的に絶縁する層間
絶縁膜からなり、前記分離凸条は該配線の厚みに応じて
隆起した層間絶縁膜の一部からなる。
ス液晶表示装置は基本的な構成として、所定の間隙を介
して互いに対面配置された一対の基板と、該間隙内に保
持された液晶層とからなるセル構造を有する。一方の基
板は薄膜トランジスタ及び配線が形成された領域と、そ
の上に成膜された絶縁層と、その上にマトリクス配列さ
れた画素電極とを備えている。他方の基板は対向電極を
備えており個々の画素電極との間で液晶画素を構成す
る。かかる構成において、隣り合う画素電極の間に沿っ
て分離凸条が形成されているとともに、各画素電極の端
部は該分離凸条の頂部にかかる様延設されており、互い
に隣り合う液晶画素を機能的に分離する事を特徴とす
る。前記絶縁層は、例えば樹脂材料からなる平坦化膜で
あり、その平らな表面をマトリクス状にエッチング除去
して残部を該分離凸条としている。あるいは、前記絶縁
層は該配線と該画素電極を互いに電気的に絶縁する層間
絶縁膜からなり、前記分離凸条は該配線の厚みに応じて
隆起した層間絶縁膜の一部からなる。
【０００９】
【作用】上述した第１の手段によれば、個々の画素電極
は絶縁層の平坦化された表面に形成されている。個々の
画素電極の周囲に沿って平坦化された表面に分離凹溝を
形成し、強制的に液晶分子のプレティルト角を制御して
液晶画素分離を図っている。又、この様にして分離され
た画素電極は平坦化された表面の台部に位置する事にな
る為、配向処理を均一に行なう事が可能である。
は絶縁層の平坦化された表面に形成されている。個々の
画素電極の周囲に沿って平坦化された表面に分離凹溝を
形成し、強制的に液晶分子のプレティルト角を制御して
液晶画素分離を図っている。又、この様にして分離され
た画素電極は平坦化された表面の台部に位置する事にな
る為、配向処理を均一に行なう事が可能である。
【００１０】上述した第２の手段によれば、隣り合う画
素電極の間に沿って分離凸条が形成されており、各画素
電極の端部は該分離凸条の頂部にかかる様延設されてい
る。従って、画素電極の端部と対向電極との距離は、画
素電極の中央部と対向電極との距離に比べ縮小される。
この結果、画素電極の端部に印加される正規の縦方向電
界が局部的に強くなる為、副次的な横方向電界を相対的
に抑制でき、隣り合う液晶画素間の分離が実現できる。
素電極の間に沿って分離凸条が形成されており、各画素
電極の端部は該分離凸条の頂部にかかる様延設されてい
る。従って、画素電極の端部と対向電極との距離は、画
素電極の中央部と対向電極との距離に比べ縮小される。
この結果、画素電極の端部に印加される正規の縦方向電
界が局部的に強くなる為、副次的な横方向電界を相対的
に抑制でき、隣り合う液晶画素間の分離が実現できる。
【００１１】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は、本発明にかかるアクティブマ
トリクス液晶表示装置の第１実施例を示す模式的な断面
図である。図示する様に、アクティブマトリクス液晶表
示装置は、所定の間隙を介して互いに対面配置された一
対の基板１，２と、該間隙内に保持された液晶層３とか
らなるセル構造を有している。一方の基板１は、薄膜ト
ランジスタ（図示省略）及び配線４が形成された領域
と、その上に成膜された比較的平らな表面を有する絶縁
層５と、その上にマトリクス配列された画素電極６とを
備えている。本例では、絶縁層５は樹脂材料からなる平
坦化膜で構成されており、配線４等基板１表面の凹凸を
完全に平坦化している。なお、配線４と、平坦化膜から
なる絶縁層５との間には層間絶縁膜７が介在している。
これに対して、他方の基板２は対向電極８を備えてお
り、個々の画素電極６との間で液晶画素を構成する。本
発明の特徴事項として、個々の画素電極６の周囲に沿っ
て、該絶縁層５の平らな表面に分離凹溝９が形成されて
おり、互いに隣り合う液晶画素を機能的に分離してい
る。
詳細に説明する。図１は、本発明にかかるアクティブマ
トリクス液晶表示装置の第１実施例を示す模式的な断面
図である。図示する様に、アクティブマトリクス液晶表
示装置は、所定の間隙を介して互いに対面配置された一
対の基板１，２と、該間隙内に保持された液晶層３とか
らなるセル構造を有している。一方の基板１は、薄膜ト
ランジスタ（図示省略）及び配線４が形成された領域
と、その上に成膜された比較的平らな表面を有する絶縁
層５と、その上にマトリクス配列された画素電極６とを
備えている。本例では、絶縁層５は樹脂材料からなる平
坦化膜で構成されており、配線４等基板１表面の凹凸を
完全に平坦化している。なお、配線４と、平坦化膜から
なる絶縁層５との間には層間絶縁膜７が介在している。
これに対して、他方の基板２は対向電極８を備えてお
り、個々の画素電極６との間で液晶画素を構成する。本
発明の特徴事項として、個々の画素電極６の周囲に沿っ
て、該絶縁層５の平らな表面に分離凹溝９が形成されて
おり、互いに隣り合う液晶画素を機能的に分離してい
る。
【００１２】この分離凹溝９を設けた事によって、液晶
層３の液晶分子１０は、次の様な挙動を示す事になる。
なお、説明の都合上、基板１表面のラビング方向は図面
上右から左方向とする。図示する様に、所定のラビング
処理を施すと、分離凹溝９の一方の斜面９Ａに沿って、
液晶分子１０は順ティルト状態に配向する。他方の斜面
９Ｂに沿って、液晶分子１０は逆ティルト状態に配向す
る。しかしながら、この逆ティルト状態にある液晶分子
１０は、順ティルト状態にある液晶分子によって強い規
制が働く。この結果、分離凹溝９の斜面９Ｂに発生した
リバースティルトドメインは横方向に沿って拡大する事
がないので、実効的に隣り合う液晶画素間の分離を実現
できる。
層３の液晶分子１０は、次の様な挙動を示す事になる。
なお、説明の都合上、基板１表面のラビング方向は図面
上右から左方向とする。図示する様に、所定のラビング
処理を施すと、分離凹溝９の一方の斜面９Ａに沿って、
液晶分子１０は順ティルト状態に配向する。他方の斜面
９Ｂに沿って、液晶分子１０は逆ティルト状態に配向す
る。しかしながら、この逆ティルト状態にある液晶分子
１０は、順ティルト状態にある液晶分子によって強い規
制が働く。この結果、分離凹溝９の斜面９Ｂに発生した
リバースティルトドメインは横方向に沿って拡大する事
がないので、実効的に隣り合う液晶画素間の分離を実現
できる。
【００１３】図２は、基板１の表面形状を模式的に示し
た斜視図である。図示する様に、平坦化膜の表面には分
離凹溝９が行列状に設けられている為、個々の画素電極
６は台部１１の上に位置する事になる。即ち、各画素電
極６は基板表面から突起した構造となるので、配向処理
を均一に行なう事ができる。即ち、有効表示領域を形成
する画素電極６の表面に対して均一な厚みでポリイミド
等の配向膜を被覆する事ができ、且つラビング処理も均
一に行なえる。
た斜視図である。図示する様に、平坦化膜の表面には分
離凹溝９が行列状に設けられている為、個々の画素電極
６は台部１１の上に位置する事になる。即ち、各画素電
極６は基板表面から突起した構造となるので、配向処理
を均一に行なう事ができる。即ち、有効表示領域を形成
する画素電極６の表面に対して均一な厚みでポリイミド
等の配向膜を被覆する事ができ、且つラビング処理も均
一に行なえる。
【００１４】図３は、本発明にかかるアクティブマトリ
クス液晶表示装置の第２実施例を示す模式的な断面図で
ある。基本的に、図１に示した第１実施例と同一の構成
を有しており、対応する部分には対応する参照番号を付
してある。なお、図示を容易にする為他方の基板側は省
略されている。本実施例では、配線４や薄膜トランジス
タ（図示省略）を被覆する層間絶縁膜７を十分に厚く堆
積する事により、平坦化構造を得ている。即ち、層間絶
縁膜７の厚みは配線４の段差寸法等に比べて十分に大き
く基板１表面の凹凸を完全に埋めている。かかる構成に
おいて、個々の画素電極６の周囲に沿って層間絶縁膜７
の平らな表面に分離凹溝９が形成されており、互いに隣
り合う液晶画素を機能的に分離している。
クス液晶表示装置の第２実施例を示す模式的な断面図で
ある。基本的に、図１に示した第１実施例と同一の構成
を有しており、対応する部分には対応する参照番号を付
してある。なお、図示を容易にする為他方の基板側は省
略されている。本実施例では、配線４や薄膜トランジス
タ（図示省略）を被覆する層間絶縁膜７を十分に厚く堆
積する事により、平坦化構造を得ている。即ち、層間絶
縁膜７の厚みは配線４の段差寸法等に比べて十分に大き
く基板１表面の凹凸を完全に埋めている。かかる構成に
おいて、個々の画素電極６の周囲に沿って層間絶縁膜７
の平らな表面に分離凹溝９が形成されており、互いに隣
り合う液晶画素を機能的に分離している。
【００１５】図４は、図３に示した実施例の基板表面形
状を模式的に表わした斜視図である。第１実施例と同様
に、層間絶縁膜は分離凹溝９によって仕切られており、
個々の画素電極６は台部１１の上に突出している。従っ
て、配向処理を均一に行なう事ができる。
状を模式的に表わした斜視図である。第１実施例と同様
に、層間絶縁膜は分離凹溝９によって仕切られており、
個々の画素電極６は台部１１の上に突出している。従っ
て、配向処理を均一に行なう事ができる。
【００１６】図５は、本発明にかかるアクティブマトリ
クス液晶表示装置の第３実施例を示す模式的な断面図で
ある。基本的には、図１に示した実施例と同一の構造を
有しており、対応する部分には対応する参照番号を付し
てある。一方の基板１は、薄膜トランジスタ（図示省
略）及び配線４が形成された領域と、その上に成膜され
た絶縁層５と、その上にマトリクス配列された画素電極
６とを備えている。他方の基板２は対向電極８を備えて
おり個々の画素電極６との間で液晶画素を構成する。本
実施例の特徴事項として、隣り合う画素電極６の間に沿
って分離凸条１２が形成されている。各画素電極６の端
部は該分離凸条１２の頂部１３にかかる様延設されてお
り、互いに隣り合う液晶画素を機能的に分離している。
本例では、絶縁層５は樹脂材料からなる平坦化膜であ
り、その平らな表面をマトリクス状にエッチング除去し
て、残部を該分離凸条１２としている。かかる構成によ
れば、画素電極６の端部と対向電極８の間の距離Ａは、
隣り合う画素電極６の端部間距離Ｂに比べて小さくする
事ができる。従って、各液晶画素の境界領域において、
正規の縦方向電界が、副次的な横方向電界に比べて大き
くなり、実効的に液晶画素の分離が可能になる。
クス液晶表示装置の第３実施例を示す模式的な断面図で
ある。基本的には、図１に示した実施例と同一の構造を
有しており、対応する部分には対応する参照番号を付し
てある。一方の基板１は、薄膜トランジスタ（図示省
略）及び配線４が形成された領域と、その上に成膜され
た絶縁層５と、その上にマトリクス配列された画素電極
６とを備えている。他方の基板２は対向電極８を備えて
おり個々の画素電極６との間で液晶画素を構成する。本
実施例の特徴事項として、隣り合う画素電極６の間に沿
って分離凸条１２が形成されている。各画素電極６の端
部は該分離凸条１２の頂部１３にかかる様延設されてお
り、互いに隣り合う液晶画素を機能的に分離している。
本例では、絶縁層５は樹脂材料からなる平坦化膜であ
り、その平らな表面をマトリクス状にエッチング除去し
て、残部を該分離凸条１２としている。かかる構成によ
れば、画素電極６の端部と対向電極８の間の距離Ａは、
隣り合う画素電極６の端部間距離Ｂに比べて小さくする
事ができる。従って、各液晶画素の境界領域において、
正規の縦方向電界が、副次的な横方向電界に比べて大き
くなり、実効的に液晶画素の分離が可能になる。
【００１７】図６は、本発明にかかるアクティブマトリ
クス液晶表示装置の第４実施例を示す模式的な断面図で
ある。基本的には、図５に示した第３実施例と同一の構
造を有しており、対応する部分には対応する参照番号を
付して理解を容易にしている。異なる点は、配線４や薄
膜トランジスタ（図示せず）を被覆する層間絶縁膜７の
表面に、直接画素電極６がパタニング形成されている事
である。図示する様に、分離凸条１２は下地の配線４の
厚みに応じて隆起した層間絶縁膜７の一部から構成され
ている。画素電極６の端部１４は、この分離凸条１２の
頂部１３にかかる様延設されており、互いに隣り合う液
晶画素を機能的に分離している。
クス液晶表示装置の第４実施例を示す模式的な断面図で
ある。基本的には、図５に示した第３実施例と同一の構
造を有しており、対応する部分には対応する参照番号を
付して理解を容易にしている。異なる点は、配線４や薄
膜トランジスタ（図示せず）を被覆する層間絶縁膜７の
表面に、直接画素電極６がパタニング形成されている事
である。図示する様に、分離凸条１２は下地の配線４の
厚みに応じて隆起した層間絶縁膜７の一部から構成され
ている。画素電極６の端部１４は、この分離凸条１２の
頂部１３にかかる様延設されており、互いに隣り合う液
晶画素を機能的に分離している。
【００１８】次に、図７及び図８を参照して、図１に示
した第１実施例にかかるアクティブマトリクス液晶表示
装置の具体的な製造方法を詳細に説明する。先ず最初
に、図７の工程Ａにおいて、石英等からなる絶縁基板の
表面に多結晶シリコン薄膜（１Ｐｏｌｙ）をＬＰＣＶＤ
法により成膜する。次にＳｉイオン注入を行ない、一旦
微細化した後固相成長を行ない１Ｐｏｌｙの大粒径化を
図る。その後１Ｐｏｌｙをパタニングし素子領域を形成
する。さらにその表面を熱酸化しＳｉＯ2 としてゲート
酸化膜を得る。さらにボロンイオンを所定濃度で注入
し、予め閾値電圧の調整を行なう。次に工程Ｂにおい
て、ＬＰＣＶＤ法によりＳｉＮを成膜しゲート窒化膜と
する。このＳｉＮの表面を熱酸化しＳｉＯ2 に転換す
る。この様にしてＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 の３層構
造からなる耐圧性に優れたゲート絶縁膜が得られる。次
にＬＰＣＶＤ法により別の多結晶シリコン薄膜（２Ｐｏ
ｌｙ）を堆積する。２Ｐｏｌｙの低抵抗化を図った後、
所定の形状にパタニングしゲート電極Ｇを得る。次にゲ
ート電極ＧをマスクとしてセルフアライメントによりＡ
ｓイオンを注入し所謂ＬＤＤ構造とする。続いてＳｉＮ
を部分的にエッチングで除去した後、Ａｓイオンを高濃
度で注入し１Ｐｏｌｙにソース領域Ｓ及びドレイン領域
Ｄを設ける。この様にしてＮチャネル型の薄膜トランジ
スタ（ＴＦＴ）が形成される。続いて工程ＣにおいてＡ
ＰＣＶＤ法により第１層間絶縁膜（１ＰＳＧ）を堆積す
る。この１ＰＳＧに第１コンタクトホール（１ＣＯＮ）
をパタニング形成した後、スパッタリングによりアルミ
ニウム（Ａｌ）を全面的に成膜する。これを所定の形状
にパタニングしてＴＦＴのソース領域Ｓに電気接続する
金属配線に加工する。
した第１実施例にかかるアクティブマトリクス液晶表示
装置の具体的な製造方法を詳細に説明する。先ず最初
に、図７の工程Ａにおいて、石英等からなる絶縁基板の
表面に多結晶シリコン薄膜（１Ｐｏｌｙ）をＬＰＣＶＤ
法により成膜する。次にＳｉイオン注入を行ない、一旦
微細化した後固相成長を行ない１Ｐｏｌｙの大粒径化を
図る。その後１Ｐｏｌｙをパタニングし素子領域を形成
する。さらにその表面を熱酸化しＳｉＯ2 としてゲート
酸化膜を得る。さらにボロンイオンを所定濃度で注入
し、予め閾値電圧の調整を行なう。次に工程Ｂにおい
て、ＬＰＣＶＤ法によりＳｉＮを成膜しゲート窒化膜と
する。このＳｉＮの表面を熱酸化しＳｉＯ2 に転換す
る。この様にしてＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 の３層構
造からなる耐圧性に優れたゲート絶縁膜が得られる。次
にＬＰＣＶＤ法により別の多結晶シリコン薄膜（２Ｐｏ
ｌｙ）を堆積する。２Ｐｏｌｙの低抵抗化を図った後、
所定の形状にパタニングしゲート電極Ｇを得る。次にゲ
ート電極ＧをマスクとしてセルフアライメントによりＡ
ｓイオンを注入し所謂ＬＤＤ構造とする。続いてＳｉＮ
を部分的にエッチングで除去した後、Ａｓイオンを高濃
度で注入し１Ｐｏｌｙにソース領域Ｓ及びドレイン領域
Ｄを設ける。この様にしてＮチャネル型の薄膜トランジ
スタ（ＴＦＴ）が形成される。続いて工程ＣにおいてＡ
ＰＣＶＤ法により第１層間絶縁膜（１ＰＳＧ）を堆積す
る。この１ＰＳＧに第１コンタクトホール（１ＣＯＮ）
をパタニング形成した後、スパッタリングによりアルミ
ニウム（Ａｌ）を全面的に成膜する。これを所定の形状
にパタニングしてＴＦＴのソース領域Ｓに電気接続する
金属配線に加工する。
【００１９】図８の工程Ｄにおいて、ＡＰＣＶＤ法によ
り、１ＰＳＧに重ねて２ＰＳＧを堆積し、Ａｌからなる
金属配線を完全に被覆する。続いて、１ＰＳＧ及び２Ｐ
ＳＧを連続的にエッチングし、ＴＦＴのドレイン領域Ｄ
に連通する第２コンタクトホール（２ＣＯＮ）を形成す
る。続いて工程Ｅにおいて、２ＰＳＧ表面の凹凸を平坦
化膜で埋める。この為、本実施例では所定の粘性を有す
る液状のアクリル樹脂をスピンコーティングで塗布し
た。その後加熱処理を施しアクリル樹脂を硬化させて平
坦化膜とする。硬化した平坦化膜に対してフォトリソグ
ラフィー及びエッチングを施し第２コンタクトホール
（２ＣＯＮ）に整合する開口を形成する。この時同時
に、所定のパタンに沿って分離凹溝もエッチング形成し
ておく。次に工程Ｆにおいてスパッタリングにより透明
導電膜を成膜する。本実施例では透明導電膜材料として
ＩＴＯを用いる。ＩＴＯは２ＣＯＮの内部にも充填さ
れ、ＴＦＴのドレイン領域Ｄと電気的な導通がとられ
る。最後に工程ＧにおいてＩＴＯを所定の形状にパタニ
ングし画素電極とする。この結果、個々の画素電極は分
離凹溝に囲まれる事になる。以上の工程により平坦化さ
れたアクティブマトリクス液晶表示装置用駆動基板が得
られる。この後、対向基板を接合し液晶層を充填する事
により、アクティブマトリクス液晶表示装置が完成す
る。
り、１ＰＳＧに重ねて２ＰＳＧを堆積し、Ａｌからなる
金属配線を完全に被覆する。続いて、１ＰＳＧ及び２Ｐ
ＳＧを連続的にエッチングし、ＴＦＴのドレイン領域Ｄ
に連通する第２コンタクトホール（２ＣＯＮ）を形成す
る。続いて工程Ｅにおいて、２ＰＳＧ表面の凹凸を平坦
化膜で埋める。この為、本実施例では所定の粘性を有す
る液状のアクリル樹脂をスピンコーティングで塗布し
た。その後加熱処理を施しアクリル樹脂を硬化させて平
坦化膜とする。硬化した平坦化膜に対してフォトリソグ
ラフィー及びエッチングを施し第２コンタクトホール
（２ＣＯＮ）に整合する開口を形成する。この時同時
に、所定のパタンに沿って分離凹溝もエッチング形成し
ておく。次に工程Ｆにおいてスパッタリングにより透明
導電膜を成膜する。本実施例では透明導電膜材料として
ＩＴＯを用いる。ＩＴＯは２ＣＯＮの内部にも充填さ
れ、ＴＦＴのドレイン領域Ｄと電気的な導通がとられ
る。最後に工程ＧにおいてＩＴＯを所定の形状にパタニ
ングし画素電極とする。この結果、個々の画素電極は分
離凹溝に囲まれる事になる。以上の工程により平坦化さ
れたアクティブマトリクス液晶表示装置用駆動基板が得
られる。この後、対向基板を接合し液晶層を充填する事
により、アクティブマトリクス液晶表示装置が完成す
る。
【００２０】次に、図９及び図１０を参照して、図３に
示した第２実施例にかかるアクティブマトリクス液晶表
示装置の製造方法の具体例を詳細に説明する。図９の工
程Ａ、工程Ｂ、工程Ｃは金属配線パタニング加工までを
示しており、図７の工程Ａ、工程Ｂ、工程Ｃと対応して
いる。この後、図１０の工程Ｄに移り、ＡＰＣＶＤ法に
より、１ＰＳＧに重ねて２ＰＳＧを堆積し、Ａｌからな
る金属配線を完全に被覆する。この時、２ＰＳＧの厚み
を従来よりも大きく設定し、ＴＦＴや金属配線の段差を
略吸収する様にし、表面を略平坦化する。続いて、工程
Ｅにおいて、１ＰＳＧ及び２ＰＳＧに対しフォトリソグ
ラフィー及びエッチングを施し２ＣＯＮを形成する。こ
の２ＣＯＮの底部にはＴＦＴのドレイン領域Ｄが露出し
ている。この時同時に、分離凹溝もエッチング形成して
おく。最後に、工程ＦにおいてスパッタリングによりＩ
ＴＯを成膜する。ＩＴＯは２ＣＯＮの内部にも充填さ
れ、ＴＦＴのドレイン領域Ｄと電気的な導通がとられ
る。この後、ＩＴＯを所定の形状にパタニングし画素電
極とする。この結果、画素電極は分離凹溝により囲まれ
る事となり、液晶画素の効果的な分離が実現できる。
示した第２実施例にかかるアクティブマトリクス液晶表
示装置の製造方法の具体例を詳細に説明する。図９の工
程Ａ、工程Ｂ、工程Ｃは金属配線パタニング加工までを
示しており、図７の工程Ａ、工程Ｂ、工程Ｃと対応して
いる。この後、図１０の工程Ｄに移り、ＡＰＣＶＤ法に
より、１ＰＳＧに重ねて２ＰＳＧを堆積し、Ａｌからな
る金属配線を完全に被覆する。この時、２ＰＳＧの厚み
を従来よりも大きく設定し、ＴＦＴや金属配線の段差を
略吸収する様にし、表面を略平坦化する。続いて、工程
Ｅにおいて、１ＰＳＧ及び２ＰＳＧに対しフォトリソグ
ラフィー及びエッチングを施し２ＣＯＮを形成する。こ
の２ＣＯＮの底部にはＴＦＴのドレイン領域Ｄが露出し
ている。この時同時に、分離凹溝もエッチング形成して
おく。最後に、工程ＦにおいてスパッタリングによりＩ
ＴＯを成膜する。ＩＴＯは２ＣＯＮの内部にも充填さ
れ、ＴＦＴのドレイン領域Ｄと電気的な導通がとられ
る。この後、ＩＴＯを所定の形状にパタニングし画素電
極とする。この結果、画素電極は分離凹溝により囲まれ
る事となり、液晶画素の効果的な分離が実現できる。
【００２１】図１１は、図５に示した第３実施例にかか
るアクティブマトリクス液晶表示装置の具体的な製造方
法を表わす工程図である。工程Ａで、ＴＦＴのドレイン
領域Ｄに連通する２ＣＯＮが形成される。ここまでの工
程は、図８の工程Ｄまでと同様である。次に工程Ｂに進
み、２ＰＳＧ表面の凹凸を平坦化膜で埋める。この為、
本実施例では所定の粘性を有する液状のアクリル樹脂を
スピンコーティングで塗布した。その後加熱処理を施し
アクリル樹脂を硬化させて平坦化膜とする。硬化した平
坦化膜に対してフォトリソグラフィー及びエッチングを
施し、マトリクス状にサライを形成する。このサライ加
工により残された平坦化膜の残部を分離凸条とする。引
き続き、平坦化膜の局部的なエッチングを施し、２ＣＯ
Ｎに整合する開口を形成する。次に工程Ｃにおいてスパ
ッタリングによりＩＴＯを全面的に成膜する。ＩＴＯは
２ＣＯＮの内部にも充填され、ＴＦＴのドレイン領域Ｄ
と電気的な導通がとられる。最後に工程ＤにおいてＩＴ
Ｏを所定の形状にパタニングし画素電極とする。この時
各画素電極の端部は分離凸条の頂部にかかる様延設され
ており、互いに隣り合う液晶画素を機能的に分離可能と
する。
るアクティブマトリクス液晶表示装置の具体的な製造方
法を表わす工程図である。工程Ａで、ＴＦＴのドレイン
領域Ｄに連通する２ＣＯＮが形成される。ここまでの工
程は、図８の工程Ｄまでと同様である。次に工程Ｂに進
み、２ＰＳＧ表面の凹凸を平坦化膜で埋める。この為、
本実施例では所定の粘性を有する液状のアクリル樹脂を
スピンコーティングで塗布した。その後加熱処理を施し
アクリル樹脂を硬化させて平坦化膜とする。硬化した平
坦化膜に対してフォトリソグラフィー及びエッチングを
施し、マトリクス状にサライを形成する。このサライ加
工により残された平坦化膜の残部を分離凸条とする。引
き続き、平坦化膜の局部的なエッチングを施し、２ＣＯ
Ｎに整合する開口を形成する。次に工程Ｃにおいてスパ
ッタリングによりＩＴＯを全面的に成膜する。ＩＴＯは
２ＣＯＮの内部にも充填され、ＴＦＴのドレイン領域Ｄ
と電気的な導通がとられる。最後に工程ＤにおいてＩＴ
Ｏを所定の形状にパタニングし画素電極とする。この時
各画素電極の端部は分離凸条の頂部にかかる様延設され
ており、互いに隣り合う液晶画素を機能的に分離可能と
する。
【００２２】
【発明の効果】以上説明した様に、本発明によれば、個
々の画素電極の周囲に沿って絶縁層の平らな表面に分離
凹溝が形成されている。この分離凹溝により液晶分子の
プレティルト角を強制的に制御でき、互いに隣り合う液
晶画素の機能的な分離が可能になる。あるいは、隣り合
う画素電極の間に沿って分離凸条を形成するとともに、
各画素電極の端部を該分離凸条の頂部にかかる様延設す
る事により、縦方向電界強度を高め、隣り合う液晶画素
を機能的に分離している。この様な分離凹溝や分離凸条
を採用する事により、アクティブマトリクス液晶表示装
置の高精細化及び微細化を実現できるという効果が得ら
れる。特に、分離凹溝により各画素電極を区画した場合
には、その表面が基板から突起している為、配向処理が
均一に行なえるという効果が得られる。
々の画素電極の周囲に沿って絶縁層の平らな表面に分離
凹溝が形成されている。この分離凹溝により液晶分子の
プレティルト角を強制的に制御でき、互いに隣り合う液
晶画素の機能的な分離が可能になる。あるいは、隣り合
う画素電極の間に沿って分離凸条を形成するとともに、
各画素電極の端部を該分離凸条の頂部にかかる様延設す
る事により、縦方向電界強度を高め、隣り合う液晶画素
を機能的に分離している。この様な分離凹溝や分離凸条
を採用する事により、アクティブマトリクス液晶表示装
置の高精細化及び微細化を実現できるという効果が得ら
れる。特に、分離凹溝により各画素電極を区画した場合
には、その表面が基板から突起している為、配向処理が
均一に行なえるという効果が得られる。
【図１】本発明にかかるアクティブマトリクス液晶表示
装置の第１実施例を示す模式的な部分断面図である。
装置の第１実施例を示す模式的な部分断面図である。
【図２】同じく第１実施例の模式的な斜視図である。
【図３】本発明にかかるアクティブマトリクス液晶表示
装置の第２実施例を示す部分断面図である。
装置の第２実施例を示す部分断面図である。
【図４】第２実施例の模式的な部分斜視図である。
【図５】本発明にかかるアクティブマトリクス液晶表示
装置の第３実施例を示す模式的な断面図である。
装置の第３実施例を示す模式的な断面図である。
【図６】本発明にかかるアクティブマトリクス液晶表示
装置の第４実施例を示す部分断面図である。
装置の第４実施例を示す部分断面図である。
【図７】第１実施例の製造工程図である。
【図８】同じく第１実施例の製造工程図である。
【図９】第２実施例の製造工程図である。
【図１０】同じく第２実施例の製造工程図である。
【図１１】第３実施例の製造工程図である。
【図１２】従来のアクティブマトリクス液晶表示装置の
構成を示す模式的な断面図である。
構成を示す模式的な断面図である。
【図１３】同じく従来例の模式的な斜視図である。
【図１４】先願にかかるアクティブマトリクス液晶表示
装置を示す断面図である。
装置を示す断面図である。
１ 基板 ２ 基板 ３ 液晶層 ４ 配線 ５ 絶縁層（平坦化膜） ６ 画素電極 ７ 層間絶縁膜 ８ 対向電極 ９ 分離凹溝 １２ 分離凸条 １３ 頂部 １４ 端部
Claims (7)
- 【請求項１】 所定の間隙を介して互いに対面配置され
た一対の基板と、該間隙内に保持された液晶層とからな
るセル構造を有し、 一方の基板は薄膜トランジスタ及び配線が形成された領
域と、その上に成膜された比較的平らな表面を有する絶
縁層と、その上にマトリクス配列された画素電極とを備
えており、 他方の基板は対向電極を備えており個々の画素電極との
間で液晶画素を構成したアクティブマトリクス液晶表示
装置であって、 個々の画素電極の周囲に沿って該絶縁層の平らな表面に
分離凹溝が形成されており、互いに隣り合う液晶画素を
機能的に分離する事を特徴とするアクティブマトリクス
液晶表示装置。 - 【請求項２】 前記絶縁層は樹脂材料からなる平坦化膜
である事を特徴とする請求項１記載のアクティブマトリ
クス液晶表示装置。 - 【請求項３】 前記絶縁層は、該配線と該画素電極を互
いに電気的に分離する層間絶縁膜である事を特徴とする
請求項１記載のアクティブマトリクス液晶表示装置。 - 【請求項４】 所定の間隙を介して互いに対面配置され
た一対の基板と、該間隙内に保持された液晶層とからな
るセル構造を有し、 一方の基板は薄膜トランジスタ及び配線が形成された領
域と、その上に成膜された絶縁層と、その上にマトリク
ス配列された画素電極とを備えており、 他方の基板は対向電極を備えており個々の画素電極との
間で液晶画素を構成したアクティブマトリクス液晶表示
装置であって、 隣り合う画素電極の間に沿って分離凸条が形成されてお
り、各画素電極の端部は該分離凸条の頂部にかかる様延
設されており、互いに隣り合う液晶画素を機能的に分離
する事を特徴とするアクティブマトリクス液晶表示装
置。 - 【請求項５】 前記絶縁層は樹脂材料からなる平坦化膜
であり、その平らな表面をマトリクス状にエッチング除
去して残部を該分離凸条とする事を特徴とする請求項４
記載のアクティブマトリクス液晶表示装置。 - 【請求項６】 前記絶縁層は該配線と該画素電極を互い
に電気的に絶縁する層間絶縁膜からなり、前記分離凸条
は該配線の厚みに応じて隆起した層間絶縁膜の一部から
なる事を特徴とする請求項４記載のアクティブマトリク
ス液晶表示装置。 - 【請求項７】 薄膜トランジスタ及び配線を含む駆動回
路領域と、その上に成膜された比較的平らな表面を有す
る絶縁層と、その上にマトリクス配列された画素電極
と、個々の画素電極の周囲に沿って該絶縁層の平らな表
面に形成された分離凹溝とを備えたアクティブマトリク
ス液晶表示装置用駆動基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19171293A JPH0720497A (ja) | 1993-07-05 | 1993-07-05 | アクティブマトリクス液晶表示装置 |
| DE69332142T DE69332142T2 (de) | 1992-12-25 | 1993-12-22 | Substrat mit aktiver Matrix |
| EP93120727A EP0603866B1 (en) | 1992-12-25 | 1993-12-22 | Active matrix substrate |
| US08/172,644 US5585951A (en) | 1992-12-25 | 1993-12-23 | Active-matrix substrate |
| KR1019930029432A KR100248617B1 (ko) | 1992-12-25 | 1993-12-24 | 액티브매트릭스기판과 그 제조방법 및 액티브매트릭스형 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19171293A JPH0720497A (ja) | 1993-07-05 | 1993-07-05 | アクティブマトリクス液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720497A true JPH0720497A (ja) | 1995-01-24 |
Family
ID=16279228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19171293A Pending JPH0720497A (ja) | 1992-12-25 | 1993-07-05 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720497A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091470A (en) * | 1996-10-04 | 2000-07-18 | Sharp Kabushiki Kaisha | Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment |
| JP2002107745A (ja) * | 2000-09-27 | 2002-04-10 | Seiko Epson Corp | 電気光学装置 |
| US6683592B1 (en) | 1999-08-20 | 2004-01-27 | Seiko Epson Corporation | Electro-optical device |
| KR100451893B1 (ko) * | 1999-12-20 | 2004-10-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 능동매트릭스 액정디스플레이 |
| JP2005181828A (ja) * | 2003-12-22 | 2005-07-07 | Seiko Epson Corp | 液晶表示装置および電子機器 |
| KR100677806B1 (ko) * | 2003-11-07 | 2007-02-02 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| JP2008070902A (ja) * | 2000-11-02 | 2008-03-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
| US7446840B2 (en) | 2000-11-02 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| US7609332B2 (en) | 2000-09-08 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2009282102A (ja) * | 2008-05-20 | 2009-12-03 | Mitsubishi Electric Corp | 液晶表示装置 |
| US7636136B2 (en) | 1996-04-12 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for fabricating thereof |
| US8098353B2 (en) | 2007-08-07 | 2012-01-17 | Samsung Electronics Co., Ltd. | Liquid crystal display with improved response speed and aperture ratio |
-
1993
- 1993-07-05 JP JP19171293A patent/JPH0720497A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7636136B2 (en) | 1996-04-12 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for fabricating thereof |
| US6091470A (en) * | 1996-10-04 | 2000-07-18 | Sharp Kabushiki Kaisha | Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment |
| US7064735B2 (en) | 1999-08-20 | 2006-06-20 | Seiko Epson Corporation | Electro-optical device |
| US6683592B1 (en) | 1999-08-20 | 2004-01-27 | Seiko Epson Corporation | Electro-optical device |
| KR100451893B1 (ko) * | 1999-12-20 | 2004-10-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 능동매트릭스 액정디스플레이 |
| US7609332B2 (en) | 2000-09-08 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8102480B2 (en) | 2000-09-08 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2018092196A (ja) * | 2000-09-08 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9798204B2 (en) | 2000-09-08 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2016186666A (ja) * | 2000-09-08 | 2016-10-27 | 株式会社半導体エネルギー研究所 | 表示装置、電気光学装置、及び電子機器 |
| JP2015146021A (ja) * | 2000-09-08 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8587741B2 (en) | 2000-09-08 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2013190802A (ja) * | 2000-09-08 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2002107745A (ja) * | 2000-09-27 | 2002-04-10 | Seiko Epson Corp | 電気光学装置 |
| US8059246B2 (en) | 2000-11-02 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular pixel electrodes configuration |
| JP2011002862A (ja) * | 2000-11-02 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US7554642B2 (en) | 2000-11-02 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| US7446840B2 (en) | 2000-11-02 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| JP2008070902A (ja) * | 2000-11-02 | 2008-03-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
| KR100677806B1 (ko) * | 2003-11-07 | 2007-02-02 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| JP2005181828A (ja) * | 2003-12-22 | 2005-07-07 | Seiko Epson Corp | 液晶表示装置および電子機器 |
| US8098353B2 (en) | 2007-08-07 | 2012-01-17 | Samsung Electronics Co., Ltd. | Liquid crystal display with improved response speed and aperture ratio |
| JP2009282102A (ja) * | 2008-05-20 | 2009-12-03 | Mitsubishi Electric Corp | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100317893B1 (ko) | 액정표시장치및그제조방법 | |
| JP3383047B2 (ja) | アクティブマトリクス基板 | |
| KR100290238B1 (ko) | 액티브어드레싱기판의 제조방법 및 그 기판을 구비한 액정표시장치 | |
| KR100248617B1 (ko) | 액티브매트릭스기판과 그 제조방법 및 액티브매트릭스형 액정표시장치 | |
| KR100477130B1 (ko) | 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 | |
| US6211928B1 (en) | Liquid crystal display and method for manufacturing the same | |
| US20090185124A1 (en) | Vertical alignment active matrix liquid crystal display device | |
| JPH0720497A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH095764A (ja) | 液晶表示基板 | |
| JPH10111518A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH03159174A (ja) | 液晶表示装置 | |
| JP3881124B2 (ja) | 液晶表示装置 | |
| JPH0720496A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH07333648A (ja) | 液晶表示装置およびその製法 | |
| JPH06334185A (ja) | 薄膜半導体装置 | |
| JP3221240B2 (ja) | 表示用基板の製造方法 | |
| KR100455537B1 (ko) | 액정 표시 장치 및 투사형 액정 표시 장치 | |
| JPH07120784A (ja) | 液晶表示装置およびその製法 | |
| JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| JPH0922024A (ja) | 液晶表示装置 | |
| JPH0815730A (ja) | 表示用基板の製造方法 | |
| JP4120348B2 (ja) | 液晶表示装置の製造方法 | |
| JPH08236777A (ja) | 半導体装置 | |
| JPH06281958A (ja) | 液晶表示装置 | |
| JP3263894B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 |