JPH07210272A - 電源リセット回路 - Google Patents
電源リセット回路Info
- Publication number
- JPH07210272A JPH07210272A JP6001100A JP110094A JPH07210272A JP H07210272 A JPH07210272 A JP H07210272A JP 6001100 A JP6001100 A JP 6001100A JP 110094 A JP110094 A JP 110094A JP H07210272 A JPH07210272 A JP H07210272A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- reset circuit
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】データ伝送装置において、電源投入時あるいは
電源電圧瞬降復帰時に本来正しく出力されるべき受信出
力が、電源電圧の上昇、降下に追従して誤った受信出力
を出力してしまう不具合を解決することを目的とする。 【構成】コンデンサＣ1、抵抗Ｒ1、トランジスタＱ1か
らなる電源オン時リセット回路に強制放電回路３を付加
した電源リセット回路４である。 【効果】電源電圧瞬降復帰といった電源投入時と相反す
る回路定数設定下においてもリセット回路を正常に動作
させ、本来あってはならない受信出力の誤出力がなくな
る。
電源電圧瞬降復帰時に本来正しく出力されるべき受信出
力が、電源電圧の上昇、降下に追従して誤った受信出力
を出力してしまう不具合を解決することを目的とする。 【構成】コンデンサＣ1、抵抗Ｒ1、トランジスタＱ1か
らなる電源オン時リセット回路に強制放電回路３を付加
した電源リセット回路４である。 【効果】電源電圧瞬降復帰といった電源投入時と相反す
る回路定数設定下においてもリセット回路を正常に動作
させ、本来あってはならない受信出力の誤出力がなくな
る。
Description
【０００１】
【産業上の利用分野】本発明は、光伝送における光伝送
モジュール受信回路に用いる電源電圧瞬降復帰対応の電
源リセット回路に関する。
モジュール受信回路に用いる電源電圧瞬降復帰対応の電
源リセット回路に関する。
【０００２】
【従来の技術】従来、電源オン時リセット回路に関して
は、特公平５−７８９３号公報に記載される回路形式、
あるいは日経エレクトロニクス １９８３，７，１８
項１３９ ＡＴＣ回路例Ｉにある電源オン時リセット回
路がある。
は、特公平５−７８９３号公報に記載される回路形式、
あるいは日経エレクトロニクス １９８３，７，１８
項１３９ ＡＴＣ回路例Ｉにある電源オン時リセット回
路がある。
【０００３】これらの回路は例えば図１に示すように、
無信号入力時にＬレベルであるべき出力電圧ＶOが、電
源投入のとき電源立上りに追従してＨレベルに固定され
ないよう、コンデンサＣ1、抵抗Ｒ1、トランジスタＱ1
からなる電源オン時リセット回路を付加していた。この
ことで電源投入時の過渡状態だけリセット回路を動作さ
せ、レファレンス電圧ＶRを強制的にＬレベルに設定す
ることで出力電圧ＶOがＬレベルとなる。
無信号入力時にＬレベルであるべき出力電圧ＶOが、電
源投入のとき電源立上りに追従してＨレベルに固定され
ないよう、コンデンサＣ1、抵抗Ｒ1、トランジスタＱ1
からなる電源オン時リセット回路を付加していた。この
ことで電源投入時の過渡状態だけリセット回路を動作さ
せ、レファレンス電圧ＶRを強制的にＬレベルに設定す
ることで出力電圧ＶOがＬレベルとなる。
【０００４】また、電源投入時のベース電圧ＶBは電源
の立上り時間が早く、さらにＣ1からなるコンデンサの
容量およびＲ1からなる抵抗値の大きいほど上昇し、Ｑ1
からなるトランジスタをオンにさせ、初期レファレンス
電圧を作る。このため電圧投入時を考慮した従来回路で
は電源立上り時間に対して安定に動作させるため、Ｃ1
からなるコンデンサの容量とＲ1からなる抵抗値を大き
く設定していた。
の立上り時間が早く、さらにＣ1からなるコンデンサの
容量およびＲ1からなる抵抗値の大きいほど上昇し、Ｑ1
からなるトランジスタをオンにさせ、初期レファレンス
電圧を作る。このため電圧投入時を考慮した従来回路で
は電源立上り時間に対して安定に動作させるため、Ｃ1
からなるコンデンサの容量とＲ1からなる抵抗値を大き
く設定していた。
【０００５】
【発明が解決しようとする課題】上記に示した従来回路
の場合、Ｃ1からなるコンデンサの容量およびＲ1からな
る抵抗値を大きくしているため、電源投入時には安定し
た動作により初期レファレンス電圧を作ることができ
る。
の場合、Ｃ1からなるコンデンサの容量およびＲ1からな
る抵抗値を大きくしているため、電源投入時には安定し
た動作により初期レファレンス電圧を作ることができ
る。
【０００６】しかし一方で、電源条件の悪いＦＡ分野等
において電源が瞬降下し、さらに短時間で再復帰すると
いった電源電圧瞬降復帰が生じた場合、Ｃ1からなるコ
ンデンサの容量およびＲ1からなる抵抗値が大きいた
め、Ｃ1に溜った電荷が放電しきれずＱ1からなるトラン
ジスタがカットオフとなる電圧まで復旧しないため、出
力電圧ＶOが誤出力してしまう。Ｃ1からなるコンデンサ
の容量およびＲ1からなる抵抗値を小さくしたいところ
だが、述べたように電源投入時と電源切断時のＣ1、Ｒ1
の定数条件は相反することから、電源電圧瞬降復帰のよ
うな電源環境下での定数設定が困難であった。
において電源が瞬降下し、さらに短時間で再復帰すると
いった電源電圧瞬降復帰が生じた場合、Ｃ1からなるコ
ンデンサの容量およびＲ1からなる抵抗値が大きいた
め、Ｃ1に溜った電荷が放電しきれずＱ1からなるトラン
ジスタがカットオフとなる電圧まで復旧しないため、出
力電圧ＶOが誤出力してしまう。Ｃ1からなるコンデンサ
の容量およびＲ1からなる抵抗値を小さくしたいところ
だが、述べたように電源投入時と電源切断時のＣ1、Ｒ1
の定数条件は相反することから、電源電圧瞬降復帰のよ
うな電源環境下での定数設定が困難であった。
【０００７】
【課題を解決するための手段】本発明は、上記問題点を
解決した電源リセット回路を提供するものであり、その
電源リセット回路とは、電源オン時リセット回路にコン
デンサ強制放電回路を付加することでコンデンサに溜っ
た電荷を放電させ、トランジスタのベース電圧復旧を早
めることを要旨とするものである。
解決した電源リセット回路を提供するものであり、その
電源リセット回路とは、電源オン時リセット回路にコン
デンサ強制放電回路を付加することでコンデンサに溜っ
た電荷を放電させ、トランジスタのベース電圧復旧を早
めることを要旨とするものである。
【０００８】
【作用】かかる回路によれば、まず電源投入時にはコン
デンサ容量および抵抗値を大きく設定し、電源立上り時
間に対してトランジスタを安定に動作させ、初期レファ
レンス電圧を作る。
デンサ容量および抵抗値を大きく設定し、電源立上り時
間に対してトランジスタを安定に動作させ、初期レファ
レンス電圧を作る。
【０００９】一方、電源電圧瞬降復帰する場合もコンデ
ンサの容量は大きいが強制放電回路によりトランジスタ
のベース電圧を早期に復旧させるため、出力電圧ＶOの
誤出力がない。従って電源投入時だけでなく電源切断再
投入といったリセット回路内コンデンサ容量と抵抗値の
相反する定数設定条件下においても、双方の電源環境を
網羅することができる。
ンサの容量は大きいが強制放電回路によりトランジスタ
のベース電圧を早期に復旧させるため、出力電圧ＶOの
誤出力がない。従って電源投入時だけでなく電源切断再
投入といったリセット回路内コンデンサ容量と抵抗値の
相反する定数設定条件下においても、双方の電源環境を
網羅することができる。
【００１０】
【実施例】本発明の実施例について図２，図３に基づき
説明する。図２はこの発明によるところの回路を示した
ものであり、図３はその具体例を示したものである。こ
の受信回路は、Ｃ1コンデンサ、Ｒ1抵抗、Ｑ1トランジ
スタ、放電回路３、からなる電源リセット回路および比
較器を含むＡＴＣ回路で構成された受信回路である。
説明する。図２はこの発明によるところの回路を示した
ものであり、図３はその具体例を示したものである。こ
の受信回路は、Ｃ1コンデンサ、Ｒ1抵抗、Ｑ1トランジ
スタ、放電回路３、からなる電源リセット回路および比
較器を含むＡＴＣ回路で構成された受信回路である。
【００１１】電源投入時のトランジスタベース電圧ＶB
は、電源の立上り時間が早く、さらにＣ1からなるコン
デンサの容量、およびＲ1からなる抵抗値の大きいほど
上昇し、Ｑ1からなるトランジスタをオンさせ初期レフ
ァレンス電圧を作る。このため電源投入時を考慮し電源
立上り時間に対して安定に動作させるためＣ1からなる
コンデンサの容量、およびＲ1からなる抵抗値を大きく
設定する。
は、電源の立上り時間が早く、さらにＣ1からなるコン
デンサの容量、およびＲ1からなる抵抗値の大きいほど
上昇し、Ｑ1からなるトランジスタをオンさせ初期レフ
ァレンス電圧を作る。このため電源投入時を考慮し電源
立上り時間に対して安定に動作させるためＣ1からなる
コンデンサの容量、およびＲ1からなる抵抗値を大きく
設定する。
【００１２】一方、電源が切断などで瞬降下し、さらに
短時間で再復帰するといった電源電圧瞬降復帰が生じた
場合は、Ｃ1からなるコンデンサの容量が大きいながら
も強制放電回路によりＱ1からなるトランジスタのベー
ス電圧ＶBを早期に復旧させることで電源電圧ＶCCに追
従して出力電圧ＶOが誤出力してしまうことがない。こ
の時、強制放電回路には例えばＤ1ダイオードを用いて
もよい。
短時間で再復帰するといった電源電圧瞬降復帰が生じた
場合は、Ｃ1からなるコンデンサの容量が大きいながら
も強制放電回路によりＱ1からなるトランジスタのベー
ス電圧ＶBを早期に復旧させることで電源電圧ＶCCに追
従して出力電圧ＶOが誤出力してしまうことがない。こ
の時、強制放電回路には例えばＤ1ダイオードを用いて
もよい。
【００１３】
【発明の効果】従来の電源オン時リセット回路に強制放
電回路を付加することで電源電圧瞬降復帰といった電源
投入時と相反する回路定数設定下においてもリセット回
路を正常に動作させ、本来あるべきでない受信出力電圧
の誤出力がなくなる。特に、ＦＡ分野のような電源条件
の悪い環境下での受信回路において効果がある。
電回路を付加することで電源電圧瞬降復帰といった電源
投入時と相反する回路定数設定下においてもリセット回
路を正常に動作させ、本来あるべきでない受信出力電圧
の誤出力がなくなる。特に、ＦＡ分野のような電源条件
の悪い環境下での受信回路において効果がある。
【図１】従来の電源オン時リセット回路を含む受信回路
図である。
図である。
【図２】本発明の電源リセット回路を含む受信回路図で
ある。
ある。
【図３】本発明の具体的な回路例として電源リセット回
路を含む受信回路図である。
路を含む受信回路図である。
【図４】図１に示す従来回路と図２、図３に示す本発明
による回路での、各点における波形を示した図である。
による回路での、各点における波形を示した図である。
【符号の説明】 １…電源オン時リセット回路、 ２…ＡＴＣ回路、 ３…コンデンサ強制放電回路、 ４…電源リセット回路、 ５…比較器、 ＶA…入力電圧、 ＶB…トランジスタベース電圧、 ＶR…レファレンス電圧、 ＶO…出力電圧、 ＶCC…電源電圧。
Claims (2)
- 【請求項１】電源オン時リセット回路に、コンデンサ強
制放電回路を付加し、電源電圧の瞬降復帰に対応できる
ことを特徴とする電源リセット回路。 - 【請求項２】光伝送モジュールにおいて、請求項１の電
源リセット回路を備えたことを特徴とする光伝送モジュ
ール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001100A JPH07210272A (ja) | 1994-01-11 | 1994-01-11 | 電源リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001100A JPH07210272A (ja) | 1994-01-11 | 1994-01-11 | 電源リセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07210272A true JPH07210272A (ja) | 1995-08-11 |
Family
ID=11492072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6001100A Pending JPH07210272A (ja) | 1994-01-11 | 1994-01-11 | 電源リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07210272A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167654B2 (en) | 2002-04-18 | 2007-01-23 | Opnext Japan, Inc. | Optoelectronic transceiver with power voltage supply detection |
| JP2009165101A (ja) * | 2007-12-11 | 2009-07-23 | Nec Electronics Corp | 受光アンプおよびそれを用いたフォトカプラ |
-
1994
- 1994-01-11 JP JP6001100A patent/JPH07210272A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167654B2 (en) | 2002-04-18 | 2007-01-23 | Opnext Japan, Inc. | Optoelectronic transceiver with power voltage supply detection |
| JP2009165101A (ja) * | 2007-12-11 | 2009-07-23 | Nec Electronics Corp | 受光アンプおよびそれを用いたフォトカプラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0851583A1 (en) | Data processing system having an auto-ranging low voltage detection circuit | |
| WO1990001189A1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| US5357395A (en) | Undervoltage protection circuit, system and method of operating same | |
| US8058912B2 (en) | Electronic device and signal generator thereof | |
| US4845467A (en) | Keyboard having microcomputerized encoder | |
| US6182230B1 (en) | Active accelerated discharge of a capacitive system | |
| JPH07210272A (ja) | 電源リセット回路 | |
| US20050218939A1 (en) | Under-voltage detection circuit | |
| JPH0311745Y2 (ja) | ||
| US8283809B2 (en) | Detecting device for detecting an operating mode of a system and detecting method thereof | |
| JP2842734B2 (ja) | パワーオンリセット回路 | |
| CN216848688U (zh) | 复位信号电路和固态硬盘 | |
| JPH0726748Y2 (ja) | リセット回路 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JP2775088B2 (ja) | 異常検出装置 | |
| JPH0720759Y2 (ja) | 停電補償誤動作防止機能を有する電源回路 | |
| JPH0727698Y2 (ja) | 押ボタン反転回路 | |
| JP2846200B2 (ja) | コンデンサの放電回路およびこれを用いたタイミング発生回路 | |
| JP2710349B2 (ja) | パワーオンリセット回路 | |
| JP3049953B2 (ja) | 電源投入制御装置 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| KR20010036207A (ko) | 전자장치의 리셋 회로 | |
| KR900008241Y1 (ko) | 스태틱 램의 메모리 데이터 백업회로 | |
| JPH09246934A (ja) | パワーオンリセット回路 | |
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |