JPH0721060A - 中央処理装置の異常検出システム - Google Patents
中央処理装置の異常検出システムInfo
- Publication number
- JPH0721060A JPH0721060A JP5164822A JP16482293A JPH0721060A JP H0721060 A JPH0721060 A JP H0721060A JP 5164822 A JP5164822 A JP 5164822A JP 16482293 A JP16482293 A JP 16482293A JP H0721060 A JPH0721060 A JP H0721060A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- central processing
- processing unit
- wdt
- abnormality detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ウオッチ・ドグ・タイマ回路による異常検出
時の障害解析を容易にするための情報を得られるように
する。 【構成】 異常割り込み信号に基づいて、異常割り込み
が中央処理装置１でのどの処理中に起こったかを判定す
る割り込み発生箇所解析部６を設け、該割り込み発生箇
所解析部６による解析結果に基づいて、割り込み発生箇
所についての情報を割り込み発生箇所情報表示部７に表
示させる。
時の障害解析を容易にするための情報を得られるように
する。 【構成】 異常割り込み信号に基づいて、異常割り込み
が中央処理装置１でのどの処理中に起こったかを判定す
る割り込み発生箇所解析部６を設け、該割り込み発生箇
所解析部６による解析結果に基づいて、割り込み発生箇
所についての情報を割り込み発生箇所情報表示部７に表
示させる。
Description
【０００１】
【産業上の利用分野】この発明は、ウオッチ・ドグ・タ
イマ回路を利用して中央処理装置のプログラム動作の異
常を検出する中央処理装置の異常検出システムに関する
ものである。
イマ回路を利用して中央処理装置のプログラム動作の異
常を検出する中央処理装置の異常検出システムに関する
ものである。
【０００２】
【従来の技術】図３は従来の中央処理装置の異常検出シ
ステムを示すブロック図であり、図において、１は中央
処理装置（以下、ＣＰＵという）、２は図示しないバス
・伝送等を介してＣＰＵ１に結合しているその他の処理
装置、３はＣＰＵ１などの各装置に電力を供給する電源
部、４はウオッチ・ドグ・タイマ（以下、ＷＤＴとい
う）回路、５はＷＤＴ回路４がタイムアップしたことを
表示する発光ダイオード，ランプ等のＷＤＴ発生表示部
である。
ステムを示すブロック図であり、図において、１は中央
処理装置（以下、ＣＰＵという）、２は図示しないバス
・伝送等を介してＣＰＵ１に結合しているその他の処理
装置、３はＣＰＵ１などの各装置に電力を供給する電源
部、４はウオッチ・ドグ・タイマ（以下、ＷＤＴとい
う）回路、５はＷＤＴ回路４がタイムアップしたことを
表示する発光ダイオード，ランプ等のＷＤＴ発生表示部
である。
【０００３】次に動作について説明する。ＷＤＴ回路４
はＣＰＵ１の動作、つまりはプログラムの動作状態を監
視し、一定時間を経過してもＣＰＵ１からのＷＤＴ回路
４のリセットが行われず、タイムアップした場合に異常
とみなして上記ＣＰＵ１に異常割り込み（通常は割り込
みマスクできない割り込み）信号を出力する。一方、Ｃ
ＰＵ１はその異常割り込み信号を受け、異常停止等を行
う割り込み処理を実行し、通常処理を停止させる。ま
た、ＷＤＴ回路４からの信号は、ＷＤＴ発生表示部５に
も出力され、ＷＤＴ回路４がタイムアップしたことを表
示する。
はＣＰＵ１の動作、つまりはプログラムの動作状態を監
視し、一定時間を経過してもＣＰＵ１からのＷＤＴ回路
４のリセットが行われず、タイムアップした場合に異常
とみなして上記ＣＰＵ１に異常割り込み（通常は割り込
みマスクできない割り込み）信号を出力する。一方、Ｃ
ＰＵ１はその異常割り込み信号を受け、異常停止等を行
う割り込み処理を実行し、通常処理を停止させる。ま
た、ＷＤＴ回路４からの信号は、ＷＤＴ発生表示部５に
も出力され、ＷＤＴ回路４がタイムアップしたことを表
示する。
【０００４】
【発明が解決しようとする課題】従来の中央処理装置の
異常検出システムは以上のように構成されているので、
ＣＰＵ１はＷＤＴ回路４のタイムアップによる異常割り
込み（以下、ＷＤＴ割り込みという）が発生した場合、
割り込みの発生自体は知ることができるものの、割り込
みがどの処理を行っている時に発生したかを認識するこ
とが不可能で、そのためどの処理が異常を引き起こす要
因であるかの解析の手がかりが容易に得られないなどの
問題点があった。なお、かかる従来の中央処理装置の異
常検出システムに類似する技術が特開昭６３−５９６３
７号公報、特開平４−１９５４３７号公報に示されてい
る。
異常検出システムは以上のように構成されているので、
ＣＰＵ１はＷＤＴ回路４のタイムアップによる異常割り
込み（以下、ＷＤＴ割り込みという）が発生した場合、
割り込みの発生自体は知ることができるものの、割り込
みがどの処理を行っている時に発生したかを認識するこ
とが不可能で、そのためどの処理が異常を引き起こす要
因であるかの解析の手がかりが容易に得られないなどの
問題点があった。なお、かかる従来の中央処理装置の異
常検出システムに類似する技術が特開昭６３−５９６３
７号公報、特開平４−１９５４３７号公報に示されてい
る。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ＷＤＴ割り込みの発生箇所を表
示できるようにすることによって、中央処理装置を含む
システムの異常やプログラムの不具合等の解析を容易に
行うことができる中央処理装置の異常検出システムを得
ることを目的とする。
ためになされたもので、ＷＤＴ割り込みの発生箇所を表
示できるようにすることによって、中央処理装置を含む
システムの異常やプログラムの不具合等の解析を容易に
行うことができる中央処理装置の異常検出システムを得
ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る中央処理
装置の異常検出システムは、異常割り込み信号に基づい
て、異常割り込みが上記中央処理装置でのどの処理中に
起こったかを判定する割り込み発生箇所解析部を設け、
該割り込み発生箇所解析部による解析結果に基づいて、
割り込み発生箇所についての情報を割り込み発生箇所情
報表示部に表示させるようにしたものである。
装置の異常検出システムは、異常割り込み信号に基づい
て、異常割り込みが上記中央処理装置でのどの処理中に
起こったかを判定する割り込み発生箇所解析部を設け、
該割り込み発生箇所解析部による解析結果に基づいて、
割り込み発生箇所についての情報を割り込み発生箇所情
報表示部に表示させるようにしたものである。
【０００７】
【作用】この発明における中央処理装置の異常検出シス
テムは、割り込み発生箇所解析部により割り込み発生時
における割り込み発生箇所を判定し、この判定結果を割
り込み発生箇所情報表示部に表示させるようにする。
テムは、割り込み発生箇所解析部により割り込み発生時
における割り込み発生箇所を判定し、この判定結果を割
り込み発生箇所情報表示部に表示させるようにする。
【０００８】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、１はＣＰＵ、２は図示しないバス
・伝送等を介してＣＰＵ１に結合しているその他の処理
装置、３はＣＰＵ１等に電力を供給する電源部である。
また、４はＷＤＴ回路（ウオッチ・ドグ・タイマ回
路）、５はＷＤＴ回路４がタイムアップしたことを表示
するためのＬＥＤ発光ダイオード，ランプ等のＷＤＴ発
生表示部、６はＷＤＴ割り込み発生時に割り込み発生箇
所を判定する割り込み発生箇所解析部としてのＷＤＴ発
生箇所解析部である。さらに、７はＷＤＴ発生箇所解析
部６による割り込み発生箇所の判定結果により、ＣＰＵ
１が出力する信号に応じたＷＤＴ割り込み発生箇所の情
報を表示する割り込み発生箇所情報表示部としてのＷＤ
Ｔ発生箇所情報表示部である。
する。図１において、１はＣＰＵ、２は図示しないバス
・伝送等を介してＣＰＵ１に結合しているその他の処理
装置、３はＣＰＵ１等に電力を供給する電源部である。
また、４はＷＤＴ回路（ウオッチ・ドグ・タイマ回
路）、５はＷＤＴ回路４がタイムアップしたことを表示
するためのＬＥＤ発光ダイオード，ランプ等のＷＤＴ発
生表示部、６はＷＤＴ割り込み発生時に割り込み発生箇
所を判定する割り込み発生箇所解析部としてのＷＤＴ発
生箇所解析部である。さらに、７はＷＤＴ発生箇所解析
部６による割り込み発生箇所の判定結果により、ＣＰＵ
１が出力する信号に応じたＷＤＴ割り込み発生箇所の情
報を表示する割り込み発生箇所情報表示部としてのＷＤ
Ｔ発生箇所情報表示部である。
【０００９】次に動作について説明する。図２のフロー
チャートにおいて、まずＣＰＵ１から一定時間、ＷＤＴ
回路４へのリセットが行われなかった場合、ＷＤＴ回路
４はＣＰＵ１に対し割り込み信号を出力する。ＣＰＵ１
はその信号を受け付け、割り込み処理を実行する。ま
た、ＣＰＵ１はその割り込み処理中に、通常の異常処理
に加え、図２にフローチャートに示すような手順の処理
を行い、ＷＤＴの発生箇所に応じた表示を行う。すなわ
ち、まずＣＰＵ１はＷＤＴ発生箇所解析部６に、割り込
み発生箇所を特定するための情報を渡し、ＷＤＴ発生箇
所解析部６の動作を起動する（ステップＳＴ１）。
チャートにおいて、まずＣＰＵ１から一定時間、ＷＤＴ
回路４へのリセットが行われなかった場合、ＷＤＴ回路
４はＣＰＵ１に対し割り込み信号を出力する。ＣＰＵ１
はその信号を受け付け、割り込み処理を実行する。ま
た、ＣＰＵ１はその割り込み処理中に、通常の異常処理
に加え、図２にフローチャートに示すような手順の処理
を行い、ＷＤＴの発生箇所に応じた表示を行う。すなわ
ち、まずＣＰＵ１はＷＤＴ発生箇所解析部６に、割り込
み発生箇所を特定するための情報を渡し、ＷＤＴ発生箇
所解析部６の動作を起動する（ステップＳＴ１）。
【００１０】次に、ＷＤＴ発生箇所解析部６での判定結
果を読み込む。すなわち、ＷＤＴ発生箇所解析部６は与
えられた情報と、予め登録されている各々の処理毎の情
報とに基づいて、割り込み発生箇所、つまり異常割り込
みがＣＰＵ１のどの処理中に起こったのかを判定し、そ
の結果をプログラムによって読み込める形で出力する
（ステップＳＴ２）。続いて、ＷＤＴ発生箇所解析部６
より読み込んだ解析結果の情報に対応した表示のための
情報を、ＷＤＴ発生箇所情報表示部７へ出力し、ここで
ＷＤＴ割り込み発生箇所についての情報を表示する。
果を読み込む。すなわち、ＷＤＴ発生箇所解析部６は与
えられた情報と、予め登録されている各々の処理毎の情
報とに基づいて、割り込み発生箇所、つまり異常割り込
みがＣＰＵ１のどの処理中に起こったのかを判定し、そ
の結果をプログラムによって読み込める形で出力する
（ステップＳＴ２）。続いて、ＷＤＴ発生箇所解析部６
より読み込んだ解析結果の情報に対応した表示のための
情報を、ＷＤＴ発生箇所情報表示部７へ出力し、ここで
ＷＤＴ割り込み発生箇所についての情報を表示する。
【００１１】ところで、ＷＤＴ発生箇所解析部６は、Ｃ
ＰＵ１内のプログラム処理にて実現され、ＷＤＴ割り込
み発生時にＣＰＵ１で自動的に設定されるＷＤＴ割り込
みの戻りアドレスを割り込み発生箇所判定用の入力とし
て使用する。そして、プログラム中には、各々の処理毎
の開始／終了アドレス情報がテーブルとして予め登録さ
れており、戻りアドレスがどの処理の開始〜終了アドレ
スの範囲にあるかをチェックすることにより、割り込み
発生箇所がどの処理中かを判定し、その判定結果を対応
処理がテーブル中の何番目に登録されているかという処
理Ｎｏ．の形式で出力する。
ＰＵ１内のプログラム処理にて実現され、ＷＤＴ割り込
み発生時にＣＰＵ１で自動的に設定されるＷＤＴ割り込
みの戻りアドレスを割り込み発生箇所判定用の入力とし
て使用する。そして、プログラム中には、各々の処理毎
の開始／終了アドレス情報がテーブルとして予め登録さ
れており、戻りアドレスがどの処理の開始〜終了アドレ
スの範囲にあるかをチェックすることにより、割り込み
発生箇所がどの処理中かを判定し、その判定結果を対応
処理がテーブル中の何番目に登録されているかという処
理Ｎｏ．の形式で出力する。
【００１２】また、ＷＤＴ発生箇所情報表示部７は、例
えば７セグメント発光ダイオードを使用し、これによっ
てＣＰＵ１からの出力により判定結果の処理Ｎｏ．を表
示する。なお、ＷＤＴ発生箇所解析部６はＣＰＵ１のシ
ステム中の処理プログラムとして構築が可能なため、処
理方式等システムに応じた最適なものを使用可能であ
り、上記例以外のものを使用可能である。また、ＷＤＴ
発生箇所情報表示部７に関しても、システムに応じた表
示装置が使用可能で、その表示形式もシステムに最適な
ものを任意に選択すればよい。
えば７セグメント発光ダイオードを使用し、これによっ
てＣＰＵ１からの出力により判定結果の処理Ｎｏ．を表
示する。なお、ＷＤＴ発生箇所解析部６はＣＰＵ１のシ
ステム中の処理プログラムとして構築が可能なため、処
理方式等システムに応じた最適なものを使用可能であ
り、上記例以外のものを使用可能である。また、ＷＤＴ
発生箇所情報表示部７に関しても、システムに応じた表
示装置が使用可能で、その表示形式もシステムに最適な
ものを任意に選択すればよい。
【００１３】
【発明の効果】以上のようにこの発明によれば、異常割
り込み信号に基づいて、異常割り込みが上記中央処理装
置でのどの処理中に起こったかを判定する割り込み発生
箇所解析部を設け、該割り込み発生箇所解析部による解
析結果に基づいて、割り込み発生箇所についての情報を
割り込み発生箇所情報表示部に表示させるように構成し
たので、ウオッチ・ドグ・タイマでの異常検出が発生し
た時点で、どの処理を実行中であったかを容易に得るこ
とができるので、その情報からシステムの故障やプログ
ラムの不具合等の障害解析を容易に行うことができ、特
に多重割り込み等、複雑な構造のプログラムを実行する
システムでの異常解析を行う場合に好適となるものが得
られる効果がある。
り込み信号に基づいて、異常割り込みが上記中央処理装
置でのどの処理中に起こったかを判定する割り込み発生
箇所解析部を設け、該割り込み発生箇所解析部による解
析結果に基づいて、割り込み発生箇所についての情報を
割り込み発生箇所情報表示部に表示させるように構成し
たので、ウオッチ・ドグ・タイマでの異常検出が発生し
た時点で、どの処理を実行中であったかを容易に得るこ
とができるので、その情報からシステムの故障やプログ
ラムの不具合等の障害解析を容易に行うことができ、特
に多重割り込み等、複雑な構造のプログラムを実行する
システムでの異常解析を行う場合に好適となるものが得
られる効果がある。
【図１】この発明の一実施例による中央処理装置の異常
検出システムを示すブロック図である。
検出システムを示すブロック図である。
【図２】この発明における中央処理装置の異常検知の手
順を示すフローチャートである。
順を示すフローチャートである。
【図３】従来の中央処理装置の異常検出システムを示す
ブロック図である。
ブロック図である。
１ ＣＰＵ（中央処理装置） ４ ＷＤＴ回路（ウオッチ・ドグ・タイマ回路） ６ ＷＤＴ発生箇所解析部（割り込み発生箇所解析部） ７ ＷＤＴ発生箇所情報表示部（割り込み発生箇所情報
表示部）
表示部）
Claims (1)
- 【請求項１】 異常割り込み信号を受けて割り込み処理
を実行し、通常処理を停止する中央処理装置と、該中央
処理装置の動作を監視し一定時間経過しても該中央処理
装置によるリセットが行われずタイムアップした場合
に、上記異常割り込み信号を出力するウオッチ・ドグ・
タイマ回路とを備えた中央処理装置の異常検出システム
において、上記異常割り込み信号に基づいて異常割り込
みが上記中央処理装置でのどの処理中に起こったかを判
定する割り込み発生箇所解析部と、該割り込み発生箇所
解析部による解析結果に基づいて割り込み発生箇所につ
いての情報を表示する割り込み発生箇所情報表示部とを
設けたことを特徴とする中央処理装置の異常検出システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164822A JPH0721060A (ja) | 1993-07-02 | 1993-07-02 | 中央処理装置の異常検出システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164822A JPH0721060A (ja) | 1993-07-02 | 1993-07-02 | 中央処理装置の異常検出システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721060A true JPH0721060A (ja) | 1995-01-24 |
Family
ID=15800581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164822A Pending JPH0721060A (ja) | 1993-07-02 | 1993-07-02 | 中央処理装置の異常検出システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721060A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031644A1 (en) * | 2003-09-29 | 2005-04-07 | Vixs Systems Inc. | Method and system for scaling images |
| US7466775B2 (en) | 2002-03-21 | 2008-12-16 | Vixs Systems, Inc | Method and apparatus for accurately detecting validity of a received signal |
| JP2011177390A (ja) * | 2010-03-02 | 2011-09-15 | Sophia Co Ltd | 遊技機 |
-
1993
- 1993-07-02 JP JP5164822A patent/JPH0721060A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466775B2 (en) | 2002-03-21 | 2008-12-16 | Vixs Systems, Inc | Method and apparatus for accurately detecting validity of a received signal |
| WO2005031644A1 (en) * | 2003-09-29 | 2005-04-07 | Vixs Systems Inc. | Method and system for scaling images |
| JP2011177390A (ja) * | 2010-03-02 | 2011-09-15 | Sophia Co Ltd | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107797050A (zh) | 一种定位服务器主板上电时序状态异常的方法 | |
| CN114024834B (zh) | 故障定位方法、装置、电子设备及可读存储介质 | |
| CN100517262C (zh) | 主板侦错系统及方法 | |
| JPH08297598A (ja) | 計算機システム解析装置 | |
| CN103970628A (zh) | 自动化检测系统及其自动化检测方法 | |
| CN103914361B (zh) | 检测治具及计算机装置的检测方法 | |
| CN113110378A (zh) | 一种终端控制机及智能检测诊断方法 | |
| JPH0721060A (ja) | 中央処理装置の異常検出システム | |
| CN114168396B (zh) | 一种故障定位方法及相关组件 | |
| CN101331438A (zh) | 维护指导显示装置、维护指导显示方法和维护指导显示程序 | |
| TWI675293B (zh) | 主機開機檢測方法及其系統 | |
| JP3115488B2 (ja) | 故障監視装置 | |
| JP3187781B2 (ja) | 情報処理装置の障害通知装置 | |
| JPH0582614B2 (ja) | ||
| CN111324495B (zh) | 主机开机检测方法及其系统 | |
| CN117668710A (zh) | 消安防设备状态识别方法、装置、电子设备及存储介质 | |
| JPS61115149A (ja) | プログラマブルコントロ−ラの故障検出方法 | |
| JPH0329857A (ja) | 自動分析ネットワークシステム | |
| CN114814634A (zh) | 一种视觉光源的状态监控方法与装置 | |
| CN120353668A (zh) | 一种故障监测方法和装置 | |
| JPS61224048A (ja) | エラ−表示制御方式 | |
| JPH05233372A (ja) | 計装システムの監視装置 | |
| CN118566812A (zh) | 设备自检方法、系统、设备、介质、产品 | |
| JPH0736159B2 (ja) | デ−タ処理二重化方式 | |
| JPS60204044A (ja) | 障害探索回路 |