JPH07210663A

JPH07210663A - 並列画像処理装置

Info

Publication number: JPH07210663A
Application number: JP158494A
Authority: JP
Inventors: Kiyoshi Hoshino; 潔星野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-01-12
Filing date: 1994-01-12
Publication date: 1995-08-11

Abstract

(57)【要約】【目的】ＳＩＭＤ型並列処理装置で映像信号をブロック
化して画像圧縮処理を行なう場合、水平解像度が異なる
色度信号と輝度信号に対して、正常に信号処理を行なう
ようにする。【構成】減算器１０２、１２０、ＤＣＴ演算器１０３、
１１９、量子化演算器１０４、１１８、逆量子化演算器
１０５、１１７、逆ＤＣＴ演算器１０６、１１６、加算
器１０７、１１５、フレームメモリ１０８、１１４、動
き補償演算器１０９、１１３、動きベクトル演算器１１
０、符号長演算器１１１、１２２で輝度信号と色度信号
の画像圧縮処理を行うに際して、輝度信号側の動きベク
トルや量子化係数制御情報を１／２水平時間圧縮演算器
１２３、１２５に通して色度信号処理側で用い、色度信
号側の符号化信号を２倍水平時間伸長演算器１２４を通
して輝度信号側に供給するようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は並列画像処理装置に関
し、デジタル信号処理を行なう汎用プロセッサを複数個
用いて構成されるもので、テレビジョン信号処理、特に
画像圧縮処理を目的としたマルチプロセッサ方式の信号
処理に係わるものである。

【０００２】

【従来の技術】近年、様々な高能率符号化技術を組み合
わせた映像システムの研究開発が通信・記録・放送の各
分野で本格化しており、国際標準化も進みつつある（文
献（１）マルチメディア符号化の国際標準、安田浩
著、丸善株式会社）。これらの標準化方式にいずれにも
共通して採用されているのは、フレーム間予測符号化と
ＤＣＴ（離散コサイン変換）符号化の組み合わせであ
り、画像の水平８画素、垂直８画素（以下単に８×８画
素という）の６４画素を単位とした演算が基本となって
いる。

【０００３】［前提となる技術］汎用プロセッサ（以下
単にＤＳＰと呼ぶ）を用いた画像圧縮処理について、文
献（２）「特願平５−６１７１１」に記された内容を説
明する。この文献（２）は、複数のＤＳＰを用いた並列
処理により効率よく圧縮処理を行なう手法を示したもの
である。

【０００４】並列処理装置の構成を図５に示す。画像の
二次元構造を利用して、各水平位置に１つのプロセッサ
を割り当てる方法であり、詳細は文献（３）：“ＴＨＥ
ＰＲＩＮＣＥＴＯＮＥＮＧＩＮＥ：ＡＲＥＡＬ−
ＴＩＭＥＶＩＤＥＯＳＹＳＴＥＭＳＩＭＵＬＡＴ
ＯＲ”，ＩＥＥＥＴｒａｎｓ．ＣＥ，Ｖｏｌ．３４，
Ｎｏ．２，ＭＡＹ１９８８、文献（４）：“ＳＶＰ：
ＳＥＲＩＡＬＶＩＤＥＯＰＲＯＣＥＳＳＯＲ”，Ｃ
ＩＯＣ' ９０Ｓｅｓｓｉｏｎ１７．３に記されてい
る。例えば、ＮＴＳＣ信号をＣＣＩＲ勧告６０１にて規
定された１３．５ＭＨｚで標本化した場合、１走査線の
有効画素数は７２０個であるから、７２０個のプロセッ
サを１列に並べて１走査線上の画素に割り当てる。以下
特にことわらなければ映像信号は有効画素部分を示す。

【０００５】以下、図５（Ａ）の装置の動作について説
明する。入力端子２１から入力された映像信号は、７２
０段の入力シフトレジスタ２２によって１水平走査期間
分の画素がシリアルパラレル変換された後、一斉に各水
平位置を担当する７２０個の各プロセッサ２３に供給さ
れる。それぞれのプロセッサはすべて同一のプログラム
によって制御され、同時刻に同じ動作を行なう。１走査
線分の画素に対する演算を並列処理することで高速化を
図るためである。処理後の信号は、７２０段の出力シフ
トレジスタ２４によってパラレルシリアル変換されて出
力される。入力シフトレジスタは３本（必ずしも３とは
限らない）あり、ＤＳＰ２３は、セレクタ２５の選択動
作により３本のシフトレジスタ２２−ａ，２２−ｂ，２
２−ｃのうちのいずれかの出力を入力として導入でき
る。出力シフトレジスタも同様に３本あり、デマルチプ
レクサ２６によりＤＳＰがいずれのシフトレジスタに書
き込むかを指定できる。

【０００６】図５（Ｂ）にＤＳＰの処理を概念的に現し
たフローチャートを示す。まず読み出しする入力シフト
レジスタを選択し、シフトレジスタに入力されたデータ
を読み出し、そのデータに信号処理を施し、出力するシ
フトレジスタを選択後、選択したシフトレジスタに出力
する。次に１Ｈ（１水平）期間が終了するまで待機し再
び入力シフトレジスタを選択してそのデータを読み出
す。つまり、１Ｈ毎に入力データの読み出し・信号処理
・出力データの書き込みを繰り返し、この繰り返し周期
が１Ｈ以内であれば実時間処理が可能である。繰り返し
周期が１Ｈ以内であるという条件の範囲内で、入出力の
シフトレジスタ選択およびそれに対する読み出し／書き
込み処理は、３本のシフトレジスタを自由にアクセスで
きるようになっている（ルート２７，２８）。

【０００７】図５では、説明のため最も基本的な構成で
説明したが、実際には、各プロセッサは演算データ保持
用のローカルメモリを持ち、また、プロセッサ間通信の
ためのバスを備えている。この方式は、７２０個それぞ
れのプロセッサがすべて同一のプログラムによって制御
されるためＳＩＭＤ（ＳｉｎｇｌｅＩｎｓｔｒｕｃｔ
ｉｏｎＭｕｌｔｉｐｌｅＤａｔａ）方式と呼ばれ、
プロセッサ毎に処理プログラムを分担させるＭＩＭＤ
（ＭｕｌｔｉｐｌｅＩｎｓｔｒｕｃｔｉｏｎＭｕｌｔ
ｉｐｌｅＤａｔａ）方式と比較してプログラム作成が
容易であり、しかも全ての画素に同様な処理を施すこと
が多い映像信号処理においては有効な並列処理方式であ
る。

【０００８】さて、文献（２）では、以上説明したＳＩ
ＭＤ方式並列処理装置の入力シフトレジスタの入力前段
で画素の並び換え処理（前処理）を行ない、演算後の出
力シフトレジスタからの出力を前処理と逆変換（後処
理）する構成とすることで、圧縮符号化処理の基本デー
タ構成である８×８画素を１つのＤＳＰに割り当てて処
理するようになっている。

【０００９】図６に前処理回路の構成を示す。この回路
では、メモリ２０２，２０３を１ライン毎にトグルにし
て使用し、それぞれ交互にリード・ライトを行ない、入
力映像信号の走査順序を変換することができる。メモリ
２０２，２０３には入力端子２０１より映像信号が供給
される。メモリ２０２，２０３のリード（Ｒ），ライト
（Ｗ）の動作を切り替えるためのリード・ライト切り替
え信号（Ｒ／Ｗ）が端子２１０から入力される。メモリ
２０２にはＲ／Ｗが直接入力され、メモリ２０３にはイ
ンバータ２０９を介して入力される。２０４はライトカ
ウンタであり、その出力であるライトアドレスは、セレ
クタ２０７を介してメモリ２０２に供給され、セレクタ
２０８を介してメモリ２０３に供給される。２０５はリ
ードカウンタであり、その出力であるリードアドレス
は、ＲＯＭ２０６で変換された後、セレクタ２０７を介
してメモリ２０２に供給され、セレクタ２０８を介して
メモリ２０３に供給される。セレクタ２０７には端子２
１０からＲ／Ｗが供給され、セレクタ２０８にはインバ
ータ２０９を介して供給されている。Ｒ／Ｗ信号は１ラ
イン周期で切り替わり、２つのメモリ２０２，２０３
は、それぞれ交互にリード・ライトの状態が切り替えら
れる。例えば、Ｒ／Ｗ信号によってメモリ２０２がライ
ト状態にあるとすれば、ライン単位にリセットのかかる
ライトカウンタ２０４のライトアドレスがセレクタ２０
７で選択され、入力端子２０１から入力されるライン走
査された映像信号は、このライトアドレスの示す位置に
書き込まれる。次に、メモリ２０２がリード状態に切り
替わると、セレクタ２０７ではＲＯＭ２０６の出力信号
が選択される。このＲＯＭ２０６により、リードカウン
タ２０５の出力がブロック毎の走査に変換するためのリ
ードアドレスに変換され、メモリ２０２に与えられる。
このリードアドレスをもとにメモリ２０２に蓄えられて
いた映像信号は、ブロック毎にアドレスを飛ばして読み
出され、その結果、ブロック毎に走査された信号が端子
２１１に得られる。逆にこの時、メモリ２０３はライト
状態に切り替わっており、セレクタ２０８を介して同様
に２０４の出力がライトアドレスとして与えられ、映像
信号が書き込まれる。

【００１０】図７（Ａ），（Ｂ）は、この動作を説明す
る図であり、相互のメモリのリードとライトを交互に繰
り返すことにより、ライン単位に走査されている信号
（Ａ）を、ブロックを構成する８×８画素（１ブロック
分）が垂直方向に６４画素並ぶ形（Ｂ）に変換してい
る。同図は、ＮＴＳＣ信号を１３．５ＭＨｚでサンプリ
ングしたときの有効画素（丸印）の変換を示している。
記載されている数字Ｎ−ｎは、第Ｎライン、第ｎ画素目
を意味している。また、メモリ２０２，２０３はそれぞ
れ１ライン、合計２ライン分の容量が必要となる。

【００１１】次に、前処理により走査順序を変換された
映像信号をＳＩＭＤ型の並列処理装置に入力して、圧縮
演算を行なう動作について説明する。前処理回路では、
図７（Ｂ）に示したように６４画素が垂直方向に並ぶよ
うに変換した。即ち、垂直方向に６４画素、水平方向に
７２０／８＝９０画素が並んでおり、入出力のシフトレ
ジスタを９０段構成とし、６４回のシリアルパラレル変
換を行なうことで、各ＤＳＰに圧縮符号化処理の基本デ
ータ構成である８×８画素を割り当てて演算できる。

【００１２】図８にＳＩＭＤ型並列処理装置を示す。図
５（Ａ）の装置と比較して、入出力シフトレジスタ長と
ＤＳＰ数が１／８の構成となっている。この装置には、
前処理によって図７（Ｂ）に示す並びに変換されたデー
タが入力されるからであり、７２０／８＝９０画素毎に
ＤＳＰに取り込まれる。即ち、図８におけるＤＳＰ２３
０−８９のみに着目すれば、まず画素１−１が取り込ま
れ、１−２，１−３，…，８−８と続き、８×８ブロッ
クを構成する６４画素が１つのＤＳＰに順番に取り込ま
れることにほかならない。同様にして他のＤＳＰにもそ
れぞれ所定の８×８ブロックを構成する６４画素が取り
込まれることになる。ＤＳＰ２３０−８９のみに着目し
た場合の入出力ラインとＤＳＰ処理の動作を図１０に示
す。

【００１３】図１０において、「入力」はＤＳＰ２３０
−８９に入力されるデータ列を示している。また「ｓｙ
ｎｃ」はブロック同期を示している。ＤＳＰ２３０−８
９は、９０画素転送周期で入力するデータを取り込み演
算し、処理後のデータを出力する。それぞれのＤＳＰに
も１／８Ｈ毎に１画素のレートで入力され同様のレート
で出力される。言い換えれば８Ｈ毎に各ＤＳＰでは６４
画素（８×８画素）が入出力されており、実時間処理が
可能となっている。図５（Ｂ）で説明した一般的な従来
のＳＩＭＤ並列型処理装置（文献（３），（４））で
は、１Ｈ（水平走査時間）に１度づつ入力・演算・出力
を繰り返すフローであったが、圧縮符号化を行なう場合
には、８Ｈ毎に６４画素入力・演算・６４画素出力を繰
り返すフローとなる。その様子が図１０の「ＤＳＰ処
理」として示されている。初めに画素（１−１〜８−
８）を順番に読み出し６４画素そろった時点で演算を行
ない、その結果の６４画素（１′−１〜８′−８）を順
番に出力する。順番に出力しながら、同時に次の６４画
素（９−１〜１６−８）を読み出している。６４画素の
区切り情報を得るためにｓｙｎｃ信号を入力している。

【００１４】図９は上記システムのフローチャートを示
している。まずｓｙｎｃ入力が１になるまで待機し（ス
テップＳ１，Ｓ２）、カウンタｉを１に初期化する（ス
テップＳ３）。その後、例えば入力シフトレジスタ２２
０−ａから１画素読むごとにカウンタを評価し、６４画
素目であれば信号処理を行なう（ステップＳ４〜Ｓ
６）。次に１ブロック（６４画素）前の演算結果を例え
ば出力シフトレジスタ２４０−ａに出力し（ステップＳ
７）、６４画素目であればカウンタを初期化（ステップ
Ｓ８，Ｓ９）、そうでなければインクリメントする（ス
テップＳ１０）。次に１／８Ｈ期間終了まで待機した後
に、一連の処理を繰り返す（ステップＳ１１）。こうし
てＳＩＭＤ装置で処理された信号は、後処理回路に入力
される。後処理は前処理の逆変換なので、図６に示した
構成と同様にしてリードアドレス発生用のＲＯＭ内容を
変更するのみでよい。

【００１５】以上説明した文献（２）に示されている構
成により、ＳＩＭＤ型並列処理装置を用いて効率よく圧
縮符号化処理を行なうことが可能である。ところが、こ
のような方法では色度信号の処理に関して、以下のよう
な問題が生じる。

【００１６】文献（１）に示されているように圧縮符号
化処理は、輝度信号に対して色度信号の解像度（画素
数）を低く設定するのが一般的である。Ｈ．２６１に規
定されている共通中間フォーマット（ＣＩＦ）では、色
度信号の解像度を、水平垂直とも輝度信号の半分として
いる。

【００１７】図１１（Ａ）に輝度信号（Ｙ）と色度信号
（Ｐｂ、Ｐｒ）の解像度の違いによるＮＴＳＣ１フィー
ルドの構成を示す。３０〜３２が対応するブロックであ
る。説明を判りやすくするため、このうち水平方向の解
像度の違いに絞って以下説明する。図１１（Ａ）に示し
た解像度の違いは、水平方向のみに限れば図１１（Ｂ）
に示すような構成となる。４０〜４２が対応するブロッ
ク、４０−ａ〜４２−ａが対応するブロックである。

【００１８】図８に示したＳＩＭＤ型並列処理装置にお
いて、輝度・色度とも処理を行なう場合には、輝度信号
Ｙ、色度信号Ｐｂ，Ｐｒの核コンポーネントは、図７
（Ｂ）のように図６に示した回路で前処理した後、それ
ぞれ入力シフトレジスタ２２０−ａ，２２０−ｂ，２２
０−ｃに入力する。前処理以前の水平解像度が異なるた
め、前処理後の水平解像度も、Ｙが７２０／８＝９０画
素、Ｐｂ，Ｐｒが３６０／８＝４５画素と異なったもの
になる（図１１）。既に図８〜図１０で説明したよう
に、圧縮符号化を行なう場合のＤＳＰの動作は６４画素
入力・演算・６４画素出力を繰り返すフローであり、こ
の時の６４画素入力は、前処理により６４画素が垂直方
向に並んだデータ（図１２の画素列５０，５１，５２）
である。

【００１９】ここで、色信号Ｐｂ，Ｐｒは、水平画素数
が少ないため、それぞれ色信号用として用いられる入力
シフトレジスタ２２０−ｂ，２２０−ｃ（図８）に対し
て右側詰め（８９側詰め）となった形で入力される。

【００２０】このときの画像データとＤＳＰの関係を図
１３に示す。画像データは以下の説明を判りやすくする
ため図１１（Ｂ）に示した前処理以前のフォーマットで
表し、付した番号も図１１（Ｂ）に一致している。ま
た、ＤＳＰは図８に示した番号と一致している。ＤＳＰ
２３０−８９は、Ｙ信号としてブロック４０の画素、Ｐ
ｂ，Ｐｒ信号としてそれぞれブロック４１，４２の画素
の演算を担当することになる。ブロック４０，４１，４
２はいずれも８×８画素で構成されているが、画像の絵
柄という意味で考えると、ブロック４１，４２はどちら
も４０の半分の大きさである。すなわち、図１３中の斜
線部分が画像の絵柄として同一の大きさとなる。このよ
うに、画素数としては輝度・色度とも同様に８×８画素
だが、画像の絵柄としては色度信号が輝度信号に対して
水平方向が半分となっていることが問題となる。

【００２１】即ち、単純なＤＣＴ演算のように特に絵柄
に関係しない演算のみでは問題ないが、この演算と関連
して動き補償を行うように絵柄に応じた演算の場合、問
題となる。動き補償演算とは、現フレームと１フレーム
前の画像とで絵柄がどのように動いたかという動きベク
トルを算出し、そのベクトル分現フレーム画像を移動し
て、１フレーム前の画像とできるだけ相関の高い画像を
得るものである。一般に動きベクトル算出は、８×８画
素単位か、あるいは８×８画素を幾つかまとめた領域を
単位として行う（文献（１））。図１１、図１２に示し
た画素数の関係にある輝度・色度の場合には、輝度信号
（１６（Ｈ）×８（Ｖ）画素つまり８×８画素の水平方
向の２つ分で動きベクトルを算出し、その結果得られた
ベクトルにより、ベクトル算出演算と同一領域の補償を
行う。すなわち、ブロック４０と４０−ａからなる１６
×８画素からベクトルを算出し、その結果のベクトルに
より、斜線部（ブロック４０，４１−ａ，４１，４２）
に対して動き補償を行うことになる。

【００２２】ここで、ＤＳＰ単位でみると、ブロック４
０と４０−ａの１６×８画素から算出した動きベクトル
は、文献（２）からも明らかなようにＤＳＰ２３０−８
９，２３０−８８が保持していることになる。輝度信号
４０，４０−ａに対する動き補償は、動きベクトルと補
償対象の領域画素とを同一のＤＳＰが把握保持している
ため特に問題はない。しかし、色度信号４１，４２の場
合は、動きベクトルと補償対象の領域画像とがＤＳＰ２
３０−８９以外は一致しなくなるために、正しい動き補
償ができないという問題がある。

【００２３】

【発明が解決しようとする課題】色度信号Ｐｂ，Ｐｒの
水平方向の解像度が、輝度信号Ｙに対して半分であるた
め、各ＤＳＰが演算を担当する画像データは、画素数と
しては輝度・色度とも同様に８×８画素であるが、画像
の絵柄としては色度信号が輝度信号に対して水平方向が
半分となっている。従って、動き補償のように絵柄に応
じた演算の場合、ブロック単位での動きベクトルと補償
対象の領域画像とがＤＳＰ２３０−８９以外は一致して
いないため、正しく動き補償できないという問題があ
る。

【００２４】そこでこの発明は、ＳＩＭＤ方式並列処理
装置の入力シフトレジスタへの入力前段で画素の並び換
え処理（前処理）を行ない、演算後の出力シフトレジス
タからの出力を前処理と逆変換（後処理）する構成とし
て、圧縮符号化処理の基本データ構成である８×８画素
を１つのＤＳＰに割り当てて効率よく処理するという演
算方法において、輝度・色度信号の水平解像度が異なる
画像の処理も正常に行なえるようにする。

【００２５】

【課題を解決するための手段】この発明は、動きベクト
ルのように輝度信号側で演算した結果を色度信号側で使
用する信号は、算出したデータに対して水平方向時間圧
縮を行なった後に色度信号側で使用する。逆に、符号長
のように色度信号側で演算した結果を輝度信号側で使用
する信号は、算出したデータに対して水平方向時間伸長
を行なった後に輝度信号側で使用する。この時の水平時
間圧縮・伸長比は、輝度・色度信号の水平解像度の比と
する。

【００２６】

【作用】上記の手段により、輝度信号から算出した動き
ベクトル信号を、輝度信号に対する動き補償にはそのま
ま使用し、色度信号に対しては水平１／２時間圧縮した
後に使用することで、輝度・色度信号ともに、動きベク
トルとそのベクトルによる動き補償対象の領域画像とが
正しく一致し、動き補償演算を正しく行うことが可能と
なる。

【００２７】

【実施例】以下、図を用いて本発明の一実施例を説明す
る。図１は、この発明の一実施例であり、ＤＳＰ内部で
実行される圧縮符号化処理機能のブロックを示してい
る。図２はこの発明の一実施例における要部のフローチ
ャートである。

【００２８】まず、図１に示している水平時間圧縮・伸
長を組み込んだ圧縮符号化処理機能のブロックを説明す
る。輝度信号Ｙは、入力端子１０１より入力され、減算
器１０２によって１フレーム前の画像データとの差分を
とられる。その後、差分データは、ＤＣＴ演算器１０
３、量子化演算器１０４、逆量子化演算器１０５、逆Ｄ
ＣＴ演算器１０６で処理され、この後、さらに加算器１
０７によって１フレーム前の画像データが加算される。
これにより、差分データが通常のデータに戻され、フレ
ームメモリ１０８に入力され１フレーム分遅延される。
フレームメモリ１０８の出力は、動きベクトル算出演算
器１１０、動き補償演算器１０９に入力される。

【００２９】動きベクトル算出演算器１１０では、動き
ベクトルを求めると共に、動き補償演算器１０９にも入
力されて動き補償処理を行う。動き補償演算器１０９で
は、動きベクトル算出演算器１１０より出力される動き
ベクトル１２６により、フレームメモリ１０８の出力で
ある１フレーム前の画像データの補償を行う。

【００３０】また、量子化演算器１０４の出力である量
子化されたＤＣＴ係数は符号長算出演算器１１１に入力
されて、符号長の算出を行い、量子化係数演算器１２８
において量子化係数を決定し、その量子化係数を量子化
器１０４および逆量子化器１０５に供給する。符号長算
出演算器１１１では、可変長符号化が行われている。こ
の符号化出力は、加算器１１２で後で説明する色信号の
情報と加算され、量子化係数演算器１２８に入力され
る。量子化係数演算器１２８は、伝送ラインに対して伝
送データを送出するための出力バッファメモリを有し、
ここで伝送レートが一定となるように、量子化係数を制
御している。

【００３１】一方、色度信号の１つであるＰｂ信号は、
入力端子１２１より入力され、輝度信号と同様に処理さ
れる。即ち、加算器１２０、ＤＣＴ演算器１１９、量子
化演算器１１８、逆量子化演算器１１７、逆ＤＣＴ演算
器１１６、フレーム間の加算器１２０，減算器１１５、
フレーム遅延器１１４、動き補償器１１３による処理が
行われる。動き補償演算器１１３では、輝度信号側の動
きベクトル算出演算器１１０より出力される動きベクト
ル１２６を、１／２水平時間圧縮演算器１２３によっ
て、水平方向に１／２に時間圧縮した動きベクトル１２
７を用いて、フレームメモリ１１４の出力である１フレ
ーム前の画像データの補償を行う。

【００３２】ここで、１／２水平時間圧縮演算器１２３
について詳しく説明する。図面では、１／２水平時間圧
縮演算器１２３には、１つの圧縮処理部の動きベクトル
が供給されるように示しているが、実際には、９０個の
圧縮処理部で得られた動きベクトルが並列に一斉に供給
されることになる。また、図では、１／２水平時間圧縮
演算器１２３から出力される変換後の動きベクトルは、
色信号側の１つの圧縮処理部に供給されるように示して
いるが、実際には、並列演算を行う他の圧縮処理部（４
４個）にもそれぞれに対応した動きベクトルが供給され
る。

【００３３】図２は、１／２水平時間圧縮演算器１２３
の動作を示すフローチャート、図３はその動作を説明す
る図である。図２のステップＳ１〜Ｓ４は初期化を行う
部分であり、４つの変数Ｌ，Ｍ，ＴＭＰ，Ｎにそれぞれ
自位置，自位置×２，入力データ，０を代入する。Ｌの
初期値である自位置とは各ＤＳＰの位置を示す情報であ
り、端のＤＳＰから順番に０，１，２，…，８９となっ
ている（図３参照）。ＴＭＰは入力データの初期値であ
り、この入力データは、この場合、１／２水平時間圧縮
演算器１２３へ入力する動きベクトル１２６である。こ
の初期値としての動きベクトルは、図３中にａ０〜ａ４
４で示している。Ｎは、ループカウンタの計数値であ
り、この計数値Ｎは、ステップＳ５〜Ｓ１０の処理ルー
プを、ＤＳＰ個数すなわち９０回ループさせるために使
用される。ステップＳ４までの処理により、各ＤＳＰで
は、図３のＴＭＰの行にａ０、ａ０、ａ１、ａ１、ａ
２、ａ２、…ａ４４、ａ４４で示すように動きベクトル
が計算されている。この動きベクトルを色信号のブロッ
クに対応するように圧縮処理を行う必要があり、この処
理は次のステップＳ５で行われる。

【００３４】次にステップＳ５以降の処理について説明
する。まず、Ｍ（自位置×２）＝Ｌ（自位置）かどうか
を評価し（ステップＳ５）、成立していれば出力データ
として出力端子にＴＭＰの内容を代入する（ステップＳ
６）。ここで注意することは、ステップＳ６において出
力端子に何らかのデータを代入した時点で、その内容が
すぐにこの１／２水平時間圧縮演算の結果となるわけで
はなく、この１／２水平時間圧縮演算のループ処理が終
了した時点（ステップＳ１１）での出力端子の内容が、
処理結果であるという点である。１Ｈ分を並列処理して
いるためこのような動作となる。その後、変数ＴＭＰと
Ｌを更新する（ステップＳ８，Ｓ９）。ここまでがＮ＝
０の時の処理であり図３にＰ０として示した。図中×は
不定を示す。以下同様にしてＮ＝２，３の場合をＰ１，
Ｐ２として示した。このようにＮ＝ｎの時に自位置ｎの
ＤＳＰまでの出力データが出力端子に揃い、ＤＳＰ個数
分だけＳ５〜Ｓ１０をくり返し処理することで全ＤＳＰ
の出力データ、すなわち１Ｈ分の出力データが揃うこと
になる。こうして揃った出力データは入力データに対し
て１／２時間圧縮されたデータとなっている。

【００３５】以上、１／２水平時間圧縮演算器１２３の
動作を説明したが、後述する２倍水平時間伸長演算器１
２４に関しても、図４に示すように１／２水平時間圧縮
演算器１２３と同様の要領で実現できる。図４が図２の
フローチャートと異なる点は、伸長処理であることから
ステップＳ１とＳ３の間にステップＳ２０が設けられ、
自位置の１／２のデータが設定されることである。ま
た、ステップＳ６とステップＳ９の間にステップＳ７０
とＳ８０とが設けられ、動きベクトル情報のシフト方向
が図２と異なり、また対象となるＤＳＰのサーチ方向が
異なることである。

【００３６】図１に戻って、Ｐｄ信号の符号長算出演算
器１２２から出力される符号化信号は、２倍水平時間伸
長演算１２４によって水平方向に２倍に時間伸長した
後、加算器１１２によって符号長算出演算器１１１出力
である輝度信号の符号化信号と加算され、量子化係数演
算器１２８に入力される。さらに、この量子化係数演算
器１２８から出力される量子化制御信号は、輝度信号側
ではそのまま使用されるもので、量子化器１０４、逆量
子化器１０５に与えられる。一方、Ｐｂ側では、１／２
水平時間圧縮演算器１２５によって、水平方向に１／２
に時間圧縮した後に、逆量子化演算器１１７、量子化器
１１８で使用される。なお、Ｐｒ信号に関する演算は、
Ｐｂ信号と全く同様であるので、説明は省略した。

【００３７】以上説明したように、動きベクトルのよう
に輝度信号側で演算した結果を色度信号側で使用する信
号は、算出したデータに対して水平方向時間圧縮を行な
った後に色度信号側で使用し、逆に符号長のように色度
信号側で演算した結果を輝度信号側で使用する信号は、
算出したデータに対して水平方向時間伸長を行なった後
に輝度信号側で使用する。そして、この時の水平時間圧
縮・伸長比は、輝度・色度信号の水平解像度の比とする
ことで、輝度・色度で水平画素数の異なる画像データの
圧縮符号化処理を正常に行なうことが可能となる。な
お、本実施例は水平画素数に絞って説明したが、もちろ
ん垂直画素数に関してもまったく同様に行うことができ
る。

【００３８】

【発明の効果】上記したようにこの発明によると、プロ
グラム作成が容易であり、しかも全ての画素に同様な処
理を施すことが多い映像信号処理においては有効である
ＳＩＭＤ型並列処理装置を用いて、圧縮処理に特徴的で
ある８×８単位を１ＤＳＰに割り当てて効率よく画像圧
縮処理を行なう演算手法において、色度信号の水平解像
度が輝度信号と異なる場合にも、正常に信号処理を行な
うことが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例である水平時間圧縮・伸長を
組み込んだ圧縮符号化処理のブロック図。

【図２】本発明の一実施例である水平時間圧縮処理のフ
ローチャートを示す図。

【図３】本発明の一実施例における水平時間圧縮処理の
動作を説明するための図。

【図４】本発明の一実施例である水平時間伸長処理のフ
ローチャートを示す図。

【図５】１Ｈ並列型ＳＩＭＤ型処理装置の構成及びその
動作を示す図。

【図６】前処理回路を示す図。

【図７】前処理回路の動作を説明するために示した図。

【図８】圧縮符号化演算を行なう１Ｈ並列型ＳＩＭＤ型
処理装置の構成図。

【図９】圧縮符号化演算を行なう１Ｈ並列型ＳＩＭＤ型
処理装置の動作説明図。

【図１０】圧縮符号化演算を行なう１Ｈ並列型ＳＩＭＤ
型処理装置の動作説明図。

【図１１】色度信号が水平方向のみ輝度信号の半分の時
の、前処理後のＮＴＳＣ／１フィールドの構成図。

【図１２】色度信号が水平方向のみ輝度信号の半分の時
の、前処理後のＮＴＳＣ／１フィールドの構成図。

【図１３】色度信号が水平方向のみ輝度信号の半分の時
の、画像データとＤＳＰの関係を説明する図。

【符号の説明】

１０２、１２０…減算器、１０３、１１９…ＤＣＴ演算
器、１０４、１１８…量子化演算器、１０５、１１７…
逆量子化演算器、１０６、１１６…逆ＤＣＴ演算器、１
０７、１１５…加算器、１０８、１１４…フレームメモ
リ、１０９、１１３…動き補償演算器、１１０…動きベ
クトル演算器、１１１、１２２…符号長演算器、１１２
…加算器、１２３、１２５…１／２水平時間圧縮演算
器、１２４…２倍水平時間伸長演算器。

Claims

【特許請求の範囲】

【請求項１】水平・垂直方向がＸ×Ｙ画素で構成される
第１構成の入力信号が入力される第１の入力端と、前記第１構成の入力信号に比較して、少なくとも水平・
垂直のどちらかの解像度が異なる画素で構成される第２
構成の入力信号が入力される第２の入力端と、前記第１と第２構成の入力信号を受取りシリアルパラレ
ル変換を行なう少なくとも１つのＸ段の第１のシフトレ
ジスタと、前記第１のシフトレジスタのパラレル出力をそれぞれ取
り込み演算処理する同一プログラムで動作する複数プロ
セッサと、前記複数プロセッサの出力をパラレルに取り込みシリア
ルに変換して出力する少なくとも１つのＸ段の第２のシ
フトレジスタと、前記第１構成の入力信号を処理した処理データを前記異
なる画素の比に応じて時間軸変換する時間軸変換手段を
備え、前記複数プロセッサは前記時間軸変換手段の出力も用い
て第２構成の入力信号を演算処理することを特徴とする
並列画像処理装置。
【請求項２】前記第１構成の入力信号は輝度信号であ
り、第２構成の入力信号は色度信号であることを特徴と
する請求項１記載の並列画像処理装置。
【請求項３】前記時間軸変換されるデータは、動きベク
トル情報であり、１／２に時間軸変換されることを特徴
とする請求項２記載の並列画像処理装置。
【請求項４】前記時間軸変換されるデータは、量子化係
数制御信号であり、１／２に時間軸変換されることを特
徴とする請求項２記載の並列画像処理装置。
【請求項５】前記第１構成の入力信号は色度信号であ
り、第２構成の入力信号は輝度信号であることを特徴と
する請求項１記載の並列画像処理装置。
【請求項６】前記時間軸変換されるデータは、可変長符
号化された色度信号であり、２倍に時間軸変換されるこ
とを特徴とする請求項５記載の並列画像処理装置。
【請求項７】前記Ｘ段の第１及び第２のシフトレジスタ
の段数は、９０段であることを特徴とする請求項１記載
の並列画像処理装置。