JPH07211692A - ＩｎＰ系化合物半導体の加工方法 - Google Patents

ＩｎＰ系化合物半導体の加工方法

Info

Publication number
JPH07211692A
JPH07211692A JP1483194A JP1483194A JPH07211692A JP H07211692 A JPH07211692 A JP H07211692A JP 1483194 A JP1483194 A JP 1483194A JP 1483194 A JP1483194 A JP 1483194A JP H07211692 A JPH07211692 A JP H07211692A
Authority
JP
Japan
Prior art keywords
compound semiconductor
etching
protective film
inp
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1483194A
Other languages
English (en)
Inventor
Takashi Iwasaki
孝 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1483194A priority Critical patent/JPH07211692A/ja
Priority to EP95300040A priority patent/EP0665581B1/en
Priority to DE69508451T priority patent/DE69508451D1/de
Priority to CA002139709A priority patent/CA2139709C/en
Publication of JPH07211692A publication Critical patent/JPH07211692A/ja
Priority to US08/603,089 priority patent/US5723360A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H10P50/646—Chemical etching of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H10P50/646—Chemical etching of Group III-V materials
    • H10P50/648—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ＩｎＰ系の発光素子、受光素子の微細加工に
おいて結晶を損なわないようにメサエッチング、埋め込
み再成長させる方法を提供すること。 【構成】 ＩｎＰ及びＩｎとＡｓを含むIII −Ｖ族化合
物半導体薄膜の表面状に部分的に保護膜を設け、三塩化
砒素を熱分解したガスにより保護膜のない部分をエッチ
ング除去し、除去された部分に化合物半導体結晶を再成
長する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩｎＰ系の発光素子、
受光素子の微細加工方法に関する。特に、受光素子、発
光素子の加工において、結晶性を損なうことなく、メサ
エッチング、埋め込み再成長をすることのできる方法に
関する。受光素子というのはホトダイオ−ド、アバラン
シェホトダイオ−ドなどである。発光素子というのは半
導体レ−ザや発光ダイオ−ドを意味する。
【０００２】
【従来の技術】光通信用の発光素子、受光素子には、Ｉ
ｎＰ系の素子が用いられる。これは化合物半導体のＩｎ
Ｐ結晶基板の上に、ＩｎＰ系の薄膜を何層にもエピタキ
シャル成長させて多層膜とし、多層膜を微細加工し、所
望の機能を結晶中に作り、電極を形成しチッピング（ウ
エハを切断して素子毎に分離する）し、光ファイバと結
合するようにして、パッケ−ジに組み込んだものであ
る。
【０００３】例えば、光通信用の半導体レ−ザは、Ｉｎ
Ｐ、ＩｎＧａＡｓＰなどからなるダブルヘテロ接合を持
つ活性層をＩｎＰ基板の上にエピタキシャル成長させ
る。この活性層を帯状（ストライプ状）にメサ加工す
る。除去した部分には再度結晶成長させて、埋め込み加
工する。埋め込み型レ−ザである（Buried Hetero typ
e）。メサというのは、大地を意味する言葉であるが、
活性層の両側をエッチング除去し、一部が台形の形状を
なして残るのでメサという。除去した部分をエピタキシ
ャル成長で埋めるので、埋め込み型という。このような
受光素子、発光素子の加工、形状については、例えば、
【０００４】 光通信ハンドブック（光通信ハンドブ
ック：1988.5.20 発行，朝倉書店）ｐ１５０〜 S.E.H.Turley ＆ P.D.Greene，”LPE Growth on
Structured｛100 ｝InPSubstrate and Their Fabricati
on by Preferential Etching ", J.Crystal Growth 58
p409-416(1982) S.Adachi ＆ H.Kawaguchi,”Chemical Etching Cha
racteristics of (001) InP", J.Electrochem. Soc.:So
lid-State Science and Tech.,vol.28,NO.6,p1342(198
1) 等に説明がある。
【０００５】
【発明が解決しようとする課題】ＩｎＰのエピタキシャ
ル層をメサ形状にエッチング加工するには、臭素（Ｂｒ
2 ）とメタノ−ル（ＣＨ3 ＯＨ）との混合液を用いる。
メサになるべき帯状の部分を保護膜でマスクしてから、
ウエハを混合液に漬けて、活性層の両端面が露出するよ
うに加工する。マスクで保護された部分がストライプと
なってメサ状に残る。ストライプの両側は活性層までエ
ッチング除去された状態になる。この後、エッチングの
際の保護膜をマスクとして利用し、液層エピタキシャル
成長法により、ストライプ両側の活性層の上面の部分に
ＩｎＰの結晶を形成する。これが埋め込み層である。ｐ
ｎ接合を逆方向に形成する。埋め込み層は、ｐｎ接合が
逆バイアスされるのでここには、電流が流れない。電流
阻止層となる。面と直角の方向に電圧を印加する。両側
の埋め込み層には電流が流れないので、中央の狭いスト
ライプの部分に電流を制限することができる。
【０００６】メサは臭素とメタノ−ルの混合液（ブロメ
タと略称することがある）でエッチングして形成するの
であるが、これは順メサと、逆メサがある。順メサは下
方が広く上方が狭い台形である。逆メサは反対に上方が
下方より広い。前述の先行文献にあるように、通常は
逆メサが使われる。その理由は次のとおりである。活性
層の幅が狭いほうが注入電流密度を高くすることができ
る。活性層の幅を１μｍ程度に狭くするのが望ましい。
マスク幅の寸法精度のばらつきがあるので、１μｍ以下
に狭くするのは難しい。このように狭い幅にメサエッチ
ングするためには、逆メサが好都合である。マスクより
も狭い活性層を形成できるからである。
【０００７】しかし逆メサには難しい点がある。これに
ついて説明する。逆メサ方向にエッチングしたときに露
出する面方位は、（１１１）Ａ面である。III −Ｖ化合
物半導体において、（１１１）面というのは、III 族元
素ばかり、あるいはＶ族元素ばかりが並ぶ面である。Ｖ
族の並ぶ面はＡを付け、III 族の並ぶ面はＢを付けて区
別する。さて（１１１）Ａ面は、Ｖ族（Ｐ、Ａｓ等）が
表面に露出している。Ｖ族元素は、III 族に比べて、容
易に蒸発する。ために（１１１）Ａ面は熱損傷を受けや
すい。
【０００８】もしも逆メサを形成してストライプ構造を
作るとすれば、（１１１）Ａ面が露出し、エピタキシャ
ル成長においてこれが熱損傷を受ける。ために埋め込む
べき部分の結晶が破壊されることがある。そうなると逆
メサ部分の結晶が元の形状を保持することができず、不
安定な形状となる。ために希望した電流阻止層の形状を
得ることができない。埋め込み層の形状が不適当である
から注入電流制御ができない。結果としてできたもの
は、半導体レ−ザとしての性能制御が困難なものにな
る。
【０００９】図１により塩化物法による逆メサ埋め込み
工程を説明する。ＩｎＰ基板の上にｎ型、ｐ型のクラッ
ド層、キャップ層、ノンド−プの活性層などがエピタキ
シャル成長によって形成されている。これにＳｉＮ膜を
ストライプ状に付ける。これが保護膜（マスク）とな
る。はじめにブロメタ（Ｂｒ2 ＋ＣＨ3 ＯＨ）エッチン
グする。太い線で示すように、ストライプ（マスク）の
両方が深く除去される。ストライプの下も大きく抉られ
る。抉られた下向きの面が（１１１）Ａ面である。この
面が熱損傷を受けやすいのである。図１で、の工程
までは従来から行なわれている。、の工程は実際に
は未だ行なわれていない。
【００１０】後に説明するが、もしものように、Ａｓ
Ｃｌ3 によってエッチングすると、逆メサであるために
ストライプ（状のマスク）の直下が削り取られてしま
い、逆メサが消失してしまう。この後埋め込み成長して
素子をつくるが、ストライプの直下のエピタキシャル層
が殆ど消えてしまっているので、電流が十分に流れな
い。素子として完全に機能しない。本発明は、結晶が熱
損傷を受けず、しかも所望の形状のメサを形成でき、更
に埋め込み層成長を行なうことのできる方法を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】本発明のＩｎＰ化合物半
導体の加工方法は、ＩｎＰ及びＩｎとＡｓを含むIII−
Ｖ族化合物半導体薄膜の表面上に、部分的に保護膜（マ
スク）を設け、保護膜で覆われない部分をエッチング除
去し、除去部分に電流阻止層のための化合物半導体結晶
層を再成長させる方法に於いて、三塩化砒素（ＡｓＣｌ
3 ）を熱分解したガスをエッチングに用いることを特徴
とする。さらに詳しく言えば、ＩｎＰ及びＩｎとＡｓを
含むIII −Ｖ族化合物半導体薄膜を始めに臭素とメタノ
−ルの混合液でエッチングし（１１１）Ａ面を露出さ
せ、三塩化砒素を熱分解したガスでさらにこの面をエッ
チングする。この後塩化物気相成長法により電流阻止層
である化合物半導体の埋め込み層を形成する。
【００１２】より詳しく述べると、（１００）面を主面
とするＩｎＰ及びＩｎとＡｓを含むIII −Ｖ族化合物半
導体薄膜を、部分的に保護膜を設け、臭素とメチルアル
コ−ルの混合液でエッチングし、（１１１）Ａ面を露出
させ、三塩化砒素を熱分解したガスによってエッチング
することを特徴とする。あるいは、ＩｎＰ及びＩｎとＡ
ｓを含むIII −Ｖ族化合物半導体薄膜からなり、ダブル
ヘテロ接合により形成された薄い発光領域を持つ半導体
基板を用い、上面に帯状の保護膜を設け、臭素とメチル
アルコ−ルの混合液でエッチングし、（１１１）Ａ面を
露出させ、さらに三塩化砒素を熱分解したガスでエッチ
ングした後、エッチング除去された部分に、化合物半導
体の薄膜を再び成長させる。
【００１３】または、ＩｎＰ及びＩｎとＡｓを含むIII
−Ｖ族化合物半導体薄膜からなり、ダブルヘテロ接合に
より形成された薄い発光領域を持つ半導体基板を用い、
上面に帯状の保護膜を設け、臭素とメチルアルコ−ルの
混合液でエッチングし、（１１１）Ａ面を露出させ、さ
らに三塩化砒素を熱分解したガスでエッチングした後、
エッチング除去された部分に、化合物半導体の薄膜を塩
化物気相法により再び成長させる。ここにおいてエッチ
ングと次の気相成長を連続して行うことが望ましい。エ
ッチングの後一旦真空装置から出して他の装置で気相成
長すると、薄膜の表面が汚染される可能性がある。同一
の装置の内部で連続して、エッチングと成長を行なえ
ば、ガスや水分などに汚染されることがないので高品質
のエピタキシャル膜を形成できる。
【００１４】
【作用】以上が本発明の内容であるが、次にその意味を
説明する。次の二つの事実が本発明の基礎となる。 本発明者は、既に塩化物を用いる気相成長法で化合
物半導体薄膜が（１１１）Ｂ面に成長すると、塩素が成
長結晶中に取り込まれて、ｎ型の不純物として活性化
し、キャリア密度が自動的に決定されるということを見
い出している。特願平５−４５９６３号「化合物半導体
への不純物ド−ピングの方法」である。 さらに本発明者は（１１１）Ａ面上に薄膜を成長さ
せようとすると、成長を始めるまでの昇温中に、この面
が熱損傷を受けやすいということを知っている。埋め込
み層の形成のための工程でこの面が損傷を受けるのであ
る。（１１１）Ｂ面にはこのような弱点がなく、のよ
うな利点がある。
【００１５】（１１１）Ａ面と（１１１）Ｂ面のこのよ
うな特異性に着目して、本発明者は次のようなことを考
えた。つまり、始めに既知のエッチングである臭素とメ
タノ−ルの混合液（以下ブロメタと略す）でＩｎＰ薄膜
の（１１１）Ａ面を露出させ（順メサ）、次にその部分
を更にエッチングすれば、選択的に（１１１）Ａ面がエ
ッチングされて、他の損傷を受けにくい結晶面を露出さ
せることができるはずである。これが（１１１）Ｂ面で
あれば、埋め込み層の形成にとっても好都合である。そ
こで（１１１）Ａ面をエッチングして、（１１１）Ｂ面
を露呈するエッチング方法を見い出せば良い。
【００１６】どうすれば良いのか？本発明者は次のよう
に考えた。（１１１）Ａ面は熱に弱いのであるから高温
雰囲気でエッチングすると除去できよう。しかも塩化物
ガスを用いてエッチングすれば熱に強い面が露出するよ
うにできるのではないか。そのようなものとして三塩化
砒素（ＡｓＣｌ3 ）を見い出した。これは他の面に比較
して、（１１１）Ａ面を急速にエッチングできる。これ
によれば、はじめブロメタで露出した（１１１）Ａ面を
除去し、熱損傷を受けにくい面を露呈することが分かっ
た。三塩化砒素をエッチングに使うことが本発明の骨子
である。
【００１７】それと共にメサの方向にも考察が必要であ
る。従来はブロメタにより逆メサにエッチングしてい
た。図１の、の工程である。ブロメタエッチングだ
けの場合は、マスクストライプの下が深く抉られて（１
１１）Ａ面が現われる。もしもさらにこれを三塩化砒素
でエッチングすると、（１１１）Ａ面が消えて（１１
１）Ｂ面が露呈する。この時（１１１）Ａ面と直角の方
向のエッチング速度が速いので、ストライプ状のマスク
の下が深くエッチングされる。これが図１のに示す状
態である。マスクと下の薄膜の接続が極めて狭くなって
いる。埋め込み成長するとのようになる。マスクの部
分に電極を付けるが、電極と元の薄膜部分の接続部分が
あまりに狭く殆ど電流が流れない。こういう訳で従来の
ようにブロメタで逆メサにエッチングするというのは、
続いて三塩化砒素でエッチする場合は不適当であるとい
うことが分かった。
【００１８】それで、本発明の場合は、ブロメタで順メ
サにエッチングする。図２は本発明の工程を示す。は
ＩｎＰ基板の上に、クラッド層、キャップ層、活性層な
どをエピタキシャル成長させ、ストライプ状にＳｉＮ層
のマスクを付けたものである。図１のと同じように見
えるが、そうではない。ブロメタエッチングで（１１
１）Ａ面のメサを形成する必要がある。（１００）面の
化合物半導体基板において、メサのできる方向と逆メサ
のできる方向は面上で直交している。（０−１１）、
（０１−１）を辺（面指数において負号は数字の上に付
けるべきであるがＪＩＳではできないので横に付ける）
とする矩形のマスクを付けて選択性のあるエッチャント
によりエッチングすると、平行２辺は逆メサに、これと
直角の２辺はメサになる。であるから図２ののストラ
イプマスクの方向は、図１ののマスクの方向とは直角
である。
【００１９】図３の斜視図によりストライプの方向を説
明する。（１００）ウエハの場合、βストライプと書い
たものは、（１１１）Ａ面が逆メサになる。これと直角
のαストライプは、（１１１）Ａ面が順メサになる。明
細書ではＪＩＳの制限があり面指数に負号が付けられな
いので、直交関係がよく分からない。しかし、図３には
負号もついているから、これらの面指数、直交関係がよ
く分かる。逆メサ、順メサというのは、ストライプの方
向が９０度異なる方向に形成されることにより発生する
区別である。偶然に逆メサになったり、順メサになった
りするのではない。
【００２０】さて本発明の方法において、図２のよう
に順メサ側の（１１１）Ａ面がブロメタにより選択エッ
チングされる。（０±１±１）面主体の面で構成された
（１００）面に垂直な面で構成されたメサ形状となる。
ブロメタによるエッチング速度は（１１１）Ａ面に於い
て速く、他の面において遅い。ストライプの方向が違う
ので、図１と違って、窒化膜（マスクとして機能して
いる）の直下のサイドエッチング量も少ない。エッチン
グ速度の違いを利用してエッチングによるメサ形状の制
御を容易にする。
【００２１】サイドエッチング量というのは、窒化膜の
下におけるエッチングの回り込み量のことである。サイ
ドエッチング量が大きいと、エッチング後、窒化膜が廂
状に残る。これを残したままでは、次に埋め込み層をエ
ピタキシャル成長する時に、廂の部分がエピタキシャル
層によって覆われず穴になる。これを避けるために、エ
ピタキシャル成長の前に窒化膜の廂部分を除去しなけれ
ばならない。これは工程数を増大させるので不都合であ
る。しかも廂を除くために、基板を一旦外に出して、フ
ッ酸に漬けて、必要部分を残し廂の両側のＳｉＮ層を少
し除去する必要がある。これはエッチング、埋め込み層
成長を連続して同一の装置で行なうことを不可能にす
る。しかし本発明のように、ブロメタで順メサを形成す
る場合は、サイドエッチングが少ないので廂を除去する
必要もない。
【００２２】同じ反応装置で連続して、エッチング、埋
め込み層成長を行なうということは、時間の短縮という
だけではなく、次の効果もある。もしも基板を大気中に
取り出すと、ガスが付着したり水分が付いたら、その他
の物質により汚染されることもある。ために品質が低下
する。本発明は連続工程で行なえるので高品質のエピタ
キシャル成長層を形成できる。従来はブロメタエッチン
グで、エッチング工程は終わりであったが、本発明では
更に、三塩化砒素によるエッチングを行なう。図２の
に示す。これは熱に弱く、熱損傷を受けやすい（１１
１）Ａ面の代わりに、（１００）面に直角の（０±１±
１）面がマスクの下に露呈する。この後図２のに示す
ように埋め込み層をエピタキシャル成長させる。
【００２３】三塩化砒素によるエッチングは加熱炉の中
で行なう。三塩化砒素を水素気流の中で熱分解したもの
を加熱炉に流すことによってエッチングする。ブロメタ
エッチングで露呈した（１１１）Ａ面を、どのような物
質によってエッチングするかという問題がある。III −
Ｖ族化合物半導体の熱加工には、高温でＶ族が解離しや
すいために、Ｖ族を含むガスを使うのが常識である。例
えば、アルシン（ＡｓＨ3 ）、フォスフィン（ＰＨ3 ）
など水素化物ガスが真っ先に思い付くガスであろう。
【００２４】M.Harrous,J.L.Laporte,M.Cadoret,C,Pari
set & R.Cadoret, "EFFECT OF PHOSPHINE DECOMPOSITIO
N ON THE GROWTH AND SUBSTRATE HEATING OF (100) InP
IN THE HYDRIDE METHOD",J.Cry.Growth 83 (1987)p2
79-285
【００２５】しかしこれらＶ族の水素化物は猛毒であ
る。作業者にとっても危険である。環境を汚染しないよ
うにするために多大の設備投資を必要とする。このよう
な猛毒のガスを使いたくない。作業者の安全性を向上さ
せ、環境を清浄に保つことなどの観点から、より安全な
ガスをエッチングのために選びたい。ＩｎＰを主成分と
して含む結晶をエッチングするのであるから、三塩化燐
（ＰＣｌ3 ）を熱分解したガスが良いように思われるで
あろう。燐の塩化物は水素化物よりもずっと安全であ
る。事実ＩｎＰのエッチングにこれが使われている。高
温でＶ族が解離しやすいということを述べた。ＩｎＰの
主要なＶ族はＰであるから、これの塩化物がＶ族の揮発
を抑制し、エッチング材として適当であるように思え
る。この塩化物は常温で液体であるから水蒸気流中で加
熱して分解しガス状にする。
【００２６】ところが本発明で対象にする半導体薄膜
は、Ｖ族としてＰだけを含むのではない。基板はなるほ
どＰのみを含む。しかしエピタキシャル成長する薄膜は
ＩｎＧａＡｓＰなどの混晶である。Ｖ族としてＡｓも含
む。三塩化燐が、混晶のＡｓ成分の蒸発（揮発、熱分
解）を防ぐのに十分であるのか疑問である。ＩｎＰの基
板と、ＩｎＧａＡｓＰ薄膜を含むものをエッチングする
のであるから、Ａｓの塩化物とＰの塩化物の両方を含む
ガス（ＡｓＣｌ3 ＋ＰＣｌ3 ）を用いれば、Ａｓの揮
発、Ｐの揮発を防ぐことができよう。しかし二つのガス
を用いると配管が複雑になるし、制御変数も増える。本
発明者は、エピタキシャル層のＶ族成分に対応するガス
を必ずしも全て加える必要がなく、必要最小限のガスで
エッチングできる条件が存在するはずであると考えた。
【００２７】このようなことは実験によって確かめるし
かない。ＩｎＰ基板の上に、ＩｎＰ、ＩｎＧａＡｓのエ
ピタキシャル薄膜を形成したものを準備した。一部を選
択的にエッチングし、表面にＩｎＰ、ＩｎＧａＡｓの両
者が露出している試料を作製した。これをＡｓＣｌ3 、
ＰＣｌ3 の熱分解ガスでエッチングした。ＰＣｌ3 の熱
分解ガスでエッチングした場合、ＩｎＰ結晶はミラ−エ
ッチングできた。しかし、ＩｎＧａＡｓ結晶は、肉眼で
見ても表面が白濁しているのが分かった。光顕微鏡で観
察すると表面が荒れているということが分かった。つま
りＰの塩化物のガスでは、Ａｓを含む混晶をうまくエッ
チングできないということである。
【００２８】ところが、ＡｓＣｌ3 の熱分解ガスでエッ
チングしたところ、ＩｎＰ、ＩｎＧａＡｓ結晶ともにミ
ラ−エッチングされており、元のエピタキシャル結晶と
見分けが付かない程であった。両方ともに損傷を受けな
いということである。これは、三塩化砒素（ＡｓＣｌ
3 ）の熱分解ガスが、ＡｓだけではなくＰの蒸発をも防
ぐ効果があるということを意味している。このようにＡ
ｓ、Ｐの塩化物は、Ａｓ、Ｐの揮発を防ぐ作用において
非対称の関係にあることが分かった。これは本発明者に
取って好都合なことであった。ＡｓとＰを含むエピタキ
シャル薄膜をエッチングする際、Ａｓの塩化物とＰの塩
化物の両方を併用する必要がない。Ａｓの塩化物のみを
使えば良いということである。
【００２９】本発明者は、このような三塩化砒素の性質
を利用して、ＩｎＰ系長波長埋め込みヘテロレ−ザの製
造を行なった。手順は次の通りである。ダブルヘテロ型
の活性層を含むエピタキシャルウエハに、ＳｉＮ膜をス
トライプ状に付ける。ブロメタエッチングによって順方
向のメサストライプを形成する。そしてＳｉＮ層の廂を
除去した。このウエハをクロライドＶＰＥ炉（気相成長
エピタキシャル）にセットし、三塩化砒素の熱分解ガス
を用いてエッチングした。この後、ＩｎＰ結晶を埋め込
み成長した。良好な結晶性の埋め込み層が形成できた。
【００３０】
【実施例】埋め込み型長波長半導体レ−ザの加工に本発
明の手法を用いた。ＯＭＶＰＥ（Organometallic Vapor
Phase Epitaxy）法で、（１００）ＪＵＳＴ表面を持つ
ＩｎＰ基板に、１．３μｍの発光波長を持つＩｎＧａＡ
ｓＰを活性層とするダブルヘテロエピタキシャル結晶を
成長させた。エピタキシャルウエハの上に、Ｐ−ＣＶＤ
法で、ＳｉＮ膜を形成した。これをリソグラフィによ
り、幅５μｍのストライプパターンとした。その方向
は、ブロメタエッチングで、順メサができる方向であ
る。
【００３１】ストライプ状の保護膜（マスク）を有する
ウエハを、ブロメタ（Ｂｒ2 ＋ＣＨ3 ＯＨ：０．４ｗｔ
％）によって、第１段階のメサエッチングを行なった。
ブロメタエッチングしたウエハを、クロライドエピタキ
シャル炉内（塩化物気相成長炉）に仕込んだ。このエピ
タキシャル炉は、横型炉で複数の成長室を持っている。
様々な目的のエピタキシャル成長をそれぞれ最適の成長
室で行なうことができる。ある成長室から他の成長室へ
ウエハを真空の搬送経路を経て搬送することができる。
このエピタキシャル炉に装入した後真空に引き昇温させ
る。第１の成長室で、三塩化砒素を熱分解したガス（Ａ
ｓ4 ＋ＨＣｌ）を用いて第２段階のメサエッチングを行
なう。これで図２のの状態中になる。
【００３２】このウエハを直ちに第２の成長室に移し
た。真空中を搬送装置で自動的に搬送するので汚染の心
配がない。また常温迄冷却されるのを待つ必要もない。
高温のまま搬送できる。第２の成長室において埋め込み
層の成長を開始した。ＩｎＰ結晶のＰＮＰ埋め込みは、
それぞれ独立の異なる成長室で行なった。マスクがある
のでこの上には埋め込み層材料が成長しない。つまりマ
スクは成長を抑止する作用がある。埋め込み層の材料は
マスクで覆われない面に選択成長するということもでき
る。
【００３３】成長終了後、ウエハを反応炉から取り出し
た。エッチングのマスクでもあり、選択成長の保護膜で
もあったＳｉＮ膜を、弗酸によりエッチング除去した。
保護膜の下の結晶が現われる。その後さらに成長炉に入
れた。露呈した結晶の上に化合物半導体のコンタクト層
を成長させた。これは電極と接合を取るためのものであ
る。これで結晶成長は終わりである。
【００３４】出来上がった結晶の一部を割り出し、断面
ＳＥＭ像観察をした。メサは垂直に立ち上がっていた。
メサに沿うように滑らかな形状で、ＩｎＰの埋め込み層
が形成されていた。図２のに示す通りである。これ
は、メサの端面がＩｎＰエピタキシャル層で保護されて
おり、良好な形状、結晶状態であることを示していた。
つまり、注入電流制御を成すことのできる結晶状態が実
現されている。この結晶に電極を形成した。さらにチッ
ピングをして、多くのチップに分離した。これらをパッ
ケ−ジに収容した。リ−ドと電極をワイヤで接続し、真
空封止した。
【００３５】こうして得られた半導体レ−ザ素子は、そ
のウエハ面内で、閾値電流、温度特性のばらつきが、従
来のものに比較して小さかった。ウエハ面内というのは
同じウエハから作られたレ−ザ素子の間で、という意味
である。界面の結晶状態が良いので閾値電流などのばら
つきが少ないのである。
【００３６】
【発明の効果】本発明においては、ＩｎＰ系のヘテロエ
ピタキシャルウエハを、ブロメタエッチングにより（逆
メサでなく）順メサを形成し、（１１１）Ａ面を主たる
面として露出する。このウエハを、クロライドＶＰＥ炉
内で三塩化砒素（ＡｓＣｌ3 ）を熱分解したガス（Ａｓ
4 ＋ＨＣｌ）を用いてエッチングする。２回のエッチン
グを行なう。
【００３７】一般に、エッチング量は、ガス濃度と、時
間で制御する。もしもエッチングが急速に進行するとこ
ろで停止させたいとすれば微妙な測定系、制御系が必要
である。しかし本発明の場合、そのような微妙な制御は
不要である。（１１１）Ａ面は他の面に比して、三塩化
砒素に対するエッチング速度が速い。従って三塩化砒素
によるエッチングは（０±１±１）面で止まる。これは
結晶の主面に直角な劈開方向である。これはストライプ
マスクの幅と、はじめのブロメタエッチングによって決
まる。図２のとを比較すればこのことが理解され
る。三塩化砒素によるエッチングは微妙な制御をしなく
ても最終形状が予め決まる。再現性よく同じ形状の形状
が得られる。
【００３８】このエッチングにより熱損傷を受けやすい
（１１１）Ａ面が表面に露呈しなくなる。熱に強い面が
表面に出ているので、埋め込み層の形成が良好である。
マスクであるＳｉＮ層の下側が強く抉られるということ
もないので、マスクの廂を一部除去する必要がない。こ
れは、エッチングと埋め込みが連続して同一の反応炉の
中でおこなうことを可能にする。大気中に出さないの
で、汚染、劣化の心配がない。このような本発明によっ
て得られる効果は多大である。
【００３９】良好な埋め込み結晶というのは、 もとの結晶との界面状態が良い。 制御された埋め込み形状を持っている、 ような結晶を意味する。本発明はこのような埋め込み結
晶の理想に沿うものである。
【００４０】は既に述べたように、本発明の方法はメ
サ形状が、マスク幅、ブロメタエッチングにより正確に
決まってしまうので、埋め込み形状も決まる、というこ
とである。に関しては次のようなことである。本発明
の方法は、エッチング直後に、同じ反応装置内で、エピ
タキシャル層（電流阻止層）を埋め込むため、 ａ．温度変化なく埋め込みができる。つまりメサ部分と
埋め込み結晶の部分で熱応力が発生しない、 ｂ．界面が大気に触れることなく埋め込める。メサ部と
埋め込み層の間に、酸化層や、不純物の付着とかがな
い。清浄な界面ができる、 という利点がある。このようなことにより界面状態の良
好な埋め込みが可能となる。
【００４１】本発明の方法の長所を再び述べると、 面方位によりエッチング速度が大きく異なることによ
り、垂直メサ形状が、面内で一定の形状になる。 上記のメサ形状に埋め込み層を成長させると、活性層
の端面を確実に保護することができる。 反応管から取り出すことなく、メサエッチング後、す
ぐに埋め込み層成長を行なうことができる。大気に触れ
ず清浄なまま、温度変化による温度ストレスなく成長さ
せることができるから、界面での結晶性が良い。半導体
レ−ザの埋め込み再成長などの加工において、ウエハ面
内での位置による埋め込み形状のバラツキの少ない、良
好な界面を持つ結晶を得ることができる。
【図面の簡単な説明】
【図１】逆メサを形成した場合において、三塩化砒素で
再エッチングすると、マスクの下が抉られるので電極と
エピタキシャル層の接続が不安定になることを説明する
工程断面図。
【図２】本発明による、塩化物気相法による順メサエッ
チング、埋め込み形状を示す工程断面図。
【図３】９０度を成す方向に保護膜（ストライプ）を形
成した時に、（１１１）Ａ面がエッチングによって露呈
した時、一方が順メサに、他方が逆メサになることを説
明する化合物半導体のエッチング後の概略斜視図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｂ Ｈ０１Ｓ 3/18 // Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 31/10 Ａ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＩｎＰ及びＩｎとＡｓを含むIII −Ｖ族
    化合物半導体薄膜の表面上に部分的に保護膜を設け、三
    塩化砒素を熱分解したガスにより保護膜のない部分をエ
    ッチング除去し、除去された部分に化合物半導体結晶を
    再成長することを特徴とするＩｎＰ系化合物半導体の加
    工方法。
  2. 【請求項２】 ＩｎＰ及びＩｎとＡｓを含むIII −Ｖ族
    化合物半導体薄膜の表面上に部分的に保護膜を設け、臭
    素とメタノ−ル混合液で保護膜のない部分をメサ形状に
    エッチングし、三塩化砒素を熱分解したガスにより保護
    膜のない部分をさらにエッチング除去し、除去された部
    分に化合物半導体結晶を再成長することを特徴とするＩ
    ｎＰ系化合物半導体の加工方法。
  3. 【請求項３】 （１００）面を主表面とするＩｎＰ及び
    ＩｎとＡｓを含むIII −Ｖ族化合物半導体薄膜の表面上
    に部分的に保護膜を設け、臭素とメタノ−ル混合液で保
    護膜のない部分をメサ形状にエッチングして（１１１）
    Ａ面を露呈させ、三塩化砒素を熱分解したガスにより保
    護膜のない部分をさらにエッチング除去し、除去された
    部分に化合物半導体結晶を再成長することを特徴とする
    ＩｎＰ系化合物半導体の加工方法。
  4. 【請求項４】 （１００）面を主表面とするＩｎＰ及び
    ＩｎとＡｓを含みダブルヘテロ接合を有するIII −Ｖ族
    化合物半導体薄膜の表面上に部分的に保護膜を設け、臭
    素とメタノ−ル混合液で保護膜のない部分をメサ形状に
    エッチングして（１１１）Ａ面を露呈させ、三塩化砒素
    を熱分解したガスにより保護膜のない部分をさらにエッ
    チング除去し、除去された部分に化合物半導体結晶を再
    成長することを特徴とするＩｎＰ系化合物半導体の加工
    方法。
  5. 【請求項５】 （１００）面を主表面とするＩｎＰ及び
    ＩｎとＡｓを含みダブルヘテロ接合を有するIII −Ｖ族
    化合物半導体薄膜の表面上に部分的に保護膜を設け、臭
    素とメタノ−ル混合液で保護膜のない部分をメサ形状に
    エッチングして（１１１）Ａ面を露呈させ、三塩化砒素
    を熱分解したガスにより保護膜のない部分をさらにエッ
    チング除去し、除去された部分に塩化物気相法により化
    合物半導体結晶を再成長することを特徴とするＩｎＰ系
    化合物半導体の加工方法。
  6. 【請求項６】 （１００）面を主表面とするＩｎＰ及び
    ＩｎとＡｓを含みダブルヘテロ接合を有するIII −Ｖ族
    化合物半導体薄膜の表面上に部分的に保護膜を設け、臭
    素とメタノ−ル混合液で保護膜のない部分をメサ形状に
    エッチングして（１１１）Ａ面を露呈させ、三塩化砒素
    を熱分解したガスにより保護膜のない部分をさらにエッ
    チング除去し、大気中に曝すことなく同じ反応装置内で
    連続して、除去された部分に塩化物気相法により化合物
    半導体結晶を再成長することを特徴とするＩｎＰ系化合
    物半導体の加工方法。
JP1483194A 1994-01-12 1994-01-12 ＩｎＰ系化合物半導体の加工方法 Pending JPH07211692A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1483194A JPH07211692A (ja) 1994-01-12 1994-01-12 ＩｎＰ系化合物半導体の加工方法
EP95300040A EP0665581B1 (en) 1994-01-12 1995-01-04 Method of processing an epitaxial wafer of InP or the like
DE69508451T DE69508451D1 (de) 1994-01-12 1995-01-04 Verarbeitungsverfahren für eine epitaktische InP-Scheibe oder ähnliches Material
CA002139709A CA2139709C (en) 1994-01-12 1995-01-06 Method of processing an epitaxial wafer of inp
US08/603,089 US5723360A (en) 1994-01-12 1996-02-20 Method of processing an epitaxial wafer of InP or the like

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1483194A JPH07211692A (ja) 1994-01-12 1994-01-12 ＩｎＰ系化合物半導体の加工方法

Publications (1)

Publication Number Publication Date
JPH07211692A true JPH07211692A (ja) 1995-08-11

Family

ID=11871988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1483194A Pending JPH07211692A (ja) 1994-01-12 1994-01-12 ＩｎＰ系化合物半導体の加工方法

Country Status (5)

Country Link
US (1) US5723360A (ja)
EP (1) EP0665581B1 (ja)
JP (1) JPH07211692A (ja)
CA (1) CA2139709C (ja)
DE (1) DE69508451D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247654A (ja) * 2003-02-17 2004-09-02 Sharp Corp 酸化物半導体発光素子およびその製造方法ならびに酸化物半導体発光素子を用いた半導体発光装置
WO2019186638A1 (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 半導体装置の製造方法
JP2020021865A (ja) * 2018-08-02 2020-02-06 日本ルメンタム株式会社 半導体光素子及び光送受信モジュール
JP2024526040A (ja) * 2021-07-02 2024-07-17 エイエムエス－オスラム インターナショナル ゲーエムベーハー 光電子半導体デバイス、光電子半導体デバイスのアレイ、及び光電子半導体デバイスを製造する方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121860A (ja) * 1997-10-20 1999-04-30 Oki Electric Ind Co Ltd 化合物半導体発光素子およびその形成方法
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
US6228673B1 (en) * 1999-05-13 2001-05-08 Hughes Electronics Corporation Method of fabricating a surface coupled InGaAs photodetector
US6245144B1 (en) 1999-12-06 2001-06-12 Lucent Technologies Inc. Doping control in selective area growth (SAG) of InP epitaxy in the fabrication of solid state semiconductor lasers
JP3762640B2 (ja) 2000-12-25 2006-04-05 ユーディナデバイス株式会社 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
JP4238508B2 (ja) * 2001-09-28 2009-03-18 沖電気工業株式会社 光導波路型素子およびその製造方法
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP4046586B2 (ja) * 2002-01-16 2008-02-13 シャープ株式会社 化合物半導体素子及びその製造方法
KR100532281B1 (ko) * 2003-05-26 2005-11-29 삼성전자주식회사 면굴절 입사형 수광소자 및 그 제조방법
US8749030B2 (en) * 2009-05-29 2014-06-10 Soraa, Inc. Surface morphology of non-polar gallium nitride containing substrates
JP6502697B2 (ja) * 2015-02-18 2019-04-17 日本オクラロ株式会社 半導体受光素子、受信モジュール及びそれらの製造方法
US9941168B1 (en) 2016-09-21 2018-04-10 Korea Institute Of Science And Technology Method for manufacturing semiconductor device by epitaxial lift-off using plane dependency of III-V compound
CN111180313A (zh) * 2020-01-03 2020-05-19 中国科学院半导体研究所 一种低位错原位刻蚀mocvd二次外延生长方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810780B2 (ja) * 1987-02-23 1996-01-31 アンリツ株式会社 半導体レ−ザの製造方法
JP2827326B2 (ja) * 1989-09-27 1998-11-25 住友電気工業株式会社 半導体レーザの製造方法
US5400740A (en) * 1992-02-06 1995-03-28 Mitsubishi Chemical Corporation Method of preparing compound semiconductor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247654A (ja) * 2003-02-17 2004-09-02 Sharp Corp 酸化物半導体発光素子およびその製造方法ならびに酸化物半導体発光素子を用いた半導体発光装置
WO2019186638A1 (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 半導体装置の製造方法
US11329454B2 (en) 2018-03-26 2022-05-10 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP2020021865A (ja) * 2018-08-02 2020-02-06 日本ルメンタム株式会社 半導体光素子及び光送受信モジュール
US12136797B2 (en) 2018-08-02 2024-11-05 Lumentum Operations Llc Semiconductor optical device and optical transceiver module
JP2024526040A (ja) * 2021-07-02 2024-07-17 エイエムエス－オスラム インターナショナル ゲーエムベーハー 光電子半導体デバイス、光電子半導体デバイスのアレイ、及び光電子半導体デバイスを製造する方法

Also Published As

Publication number Publication date
CA2139709A1 (en) 1995-07-13
DE69508451D1 (de) 1999-04-29
EP0665581A1 (en) 1995-08-02
US5723360A (en) 1998-03-03
EP0665581B1 (en) 1999-03-24
CA2139709C (en) 1999-08-03

Similar Documents

Publication Publication Date Title
JPH07211692A (ja) ＩｎＰ系化合物半導体の加工方法
EP0201599B1 (en) The fabrication of grooved semiconductor devices
EP0420143B1 (en) Method of manufacturing semiconductor laser
JPH04311080A (ja) 可視光レーザダイオードの製造方法
EP0709902B1 (en) Light-emitting semiconductor device and method for manufacturing the same
Andrews et al. Selective area growth of InP/InGaAs multiple quantum well laser structures by metalorganic molecular beam epitaxy
US7807489B2 (en) Light-emitting device with a protection layer to prevent the inter-diffusion of zinc (Zn) atoms
US5561681A (en) Semiconductor laser
JP3158651B2 (ja) 化合物半導体及びその製造方法
US5153147A (en) Selective growth of inp in device fabrication
US5882950A (en) Fabrication method for horizontal direction semiconductor PN junction array
US7456040B2 (en) Method for producing semiconductor optical device
JP3830552B2 (ja) 埋込型半導体レーザ装置の製造方法
EP0470258A1 (en) Method of producing a mesa embedded type optical semiconductor device
JP2000174388A (ja) 半導体レーザその製造方法
JP3266114B2 (ja) 半導体レーザの製造方法
JPH05217904A (ja) 半導体レーザーダイオードの素子分離方法
EP1233492A2 (en) Compound semiconductor device manufacturing method
JPH02188912A (ja) ３‐５族化合物半導体の選択成長方法
JPH0719754B2 (ja) 有機金属熱分解気相成長法
TW202606134A (zh) 製造半導體光學元件的方法
JP2736382B2 (ja) 埋め込み型半導体レーザおよびその製造方法
JP2004006826A (ja) 半導体デバイス
JPH084185B2 (ja) 埋め込み型半導体レーザ素子の製造方法
JPS633484A (ja) 半導体レ−ザの製造方法