JPH07211838A - Lead cut device for semiconductor device - Google Patents
Lead cut device for semiconductor deviceInfo
- Publication number
- JPH07211838A JPH07211838A JP140694A JP140694A JPH07211838A JP H07211838 A JPH07211838 A JP H07211838A JP 140694 A JP140694 A JP 140694A JP 140694 A JP140694 A JP 140694A JP H07211838 A JPH07211838 A JP H07211838A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- punch
- cut
- die
- cutting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shearing Machines (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 リード切断時に、リードの上方の半田層に塑
性変形を与えて、その切断面の上縁から下縁に掛けて半
田層のメッキだれを形成させこと。
【構成】 ダイ２とパンチ４とから構成された半導体装
置のリードカット装置において、前記パンチと前記受け
ダイとを抜きクリアランスＴａがリード１０とそのリー
ドの上下の半田層１１との全厚の１４〜２１％の範囲に
設定して配置し、そして上下方向に可動するように構成
している。
【効果】 上記目的を達成できると共に、切断時に、そ
のパンチが横方向に大きな分力を受けないため、切断さ
れたリードの長さの不揃い、コプラナリティの発生の防
止ができ、またダイとパンチそのものの寿命を延ばすこ
とができる。
(57) [Summary] (Modified) [Purpose] When the lead is cut, the solder layer above the lead is plastically deformed to form a plating layer of the solder layer from the upper edge to the lower edge of the cut surface. thing. In a lead cutting device for a semiconductor device including a die 2 and a punch 4, the punch Ta and the receiving die are removed and a clearance Ta is 14 which is a total thickness of the lead 10 and a solder layer 11 above and below the lead. It is arranged to be set within a range of up to 21%, and is configured to be movable in the vertical direction. [Effect] In addition to attaining the above-mentioned object, the punch does not receive a large lateral component force during cutting, so that uneven lengths of the cut leads and coplanarity can be prevented, and the die and punch itself. The life of can be extended.
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置の予め半
田の外装メッキが施された外部接続用リードのリードカ
ット装置（以下、単に「リードカット装置」と記す）、
特にダイとパンチとの抜きクリアランスを特定して、リ
ードの切断面にメッキだれを形成できるリードカット装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead cutting device (hereinafter, simply referred to as "lead cutting device") for a lead for external connection of a semiconductor device, which has been preliminarily plated with solder.
In particular, the present invention relates to a lead cutting device capable of forming a plating drip on a cut surface of a lead by specifying a die clearance between a die and a punch.
【０００２】[0002]
【従来の技術】先ず、図２乃至図４を用いて、従来技術
のリードカット装置を説明する。図２は抜きクリアラン
スを説明するための従来技術のリードカット装置におけ
るダイ、パンチ及び半導体装置との関係を示す略線図で
あり、図３は図２のリードカット装置を用いたリードカ
ット方法を説明するための図で、同図Ａは一部リードカ
ット装置の側面図、同図Ｂは同図Ａのリードカット装置
によって切断されたリードの側面断面図、同図Ｃは同図
Ａのリードカット装置によって切断されたリードの切断
面の正面図であり、図４は図３に示したリードカット装
置の改良されたリードカット装置によって、半導体装置
のリードを切断するリードカット方法を説明するための
図で、同図Ａは一部リードカット装置の側面及び切断さ
れたリードの側面断面図、同図Ｂは同図Ａのリードカッ
ト装置によって切断されたリードの切断面の正面図であ
る。2. Description of the Related Art First, a conventional lead cutting device will be described with reference to FIGS. FIG. 2 is a schematic diagram showing the relationship between a die, a punch, and a semiconductor device in a conventional lead-cut device for explaining the removal clearance, and FIG. 3 shows a lead-cut method using the lead-cut device of FIG. 3A is a side view of a partial lead cutting device, FIG. B is a side sectional view of a lead cut by the lead cutting device of FIG. A, and FIG. C is a lead of FIG. FIG. 4 is a front view of a cut surface of a lead cut by a cutting device, and FIG. 4 is a view for explaining a lead cutting method for cutting a lead of a semiconductor device by the improved lead cutting device of the lead cutting device shown in FIG. 3. 2A is a side sectional view of a part of the lead cutting device and a side view of the cut lead, and FIG. 3B is a front view of a cutting surface of the lead cut by the lead cutting device of FIG. A.
【０００３】図２及び図３を用いて、従来技術のリード
カット装置の構成を説明する。このリードカット装置
は、側縁が鋭く直角に形成された刃１を備えたダイ２
と、これと噛み合い、下縁が鋭く直角に形成された刃３
を備え、矢印Ｙの上下方向に昇降するパンチ４と、パン
チガイド５（図２）などから構成されている。通常、リ
ードカット装置には抜きクリアランスＴが設定されてお
り、これは、図２に示したように、前記ダイ２とパンチ
４との間の極僅かなダイ側クリアランスＴ1 とパンチ４
とパンチガイド５との間のパンチガイド側クリアランス
Ｔ2 とからなる。The structure of a conventional lead cutting device will be described with reference to FIGS. 2 and 3. This lead cutting device has a die 2 equipped with a blade 1 whose side edges are sharply formed at right angles.
And a blade 3 that meshes with this and has a sharp lower edge formed at a right angle.
And a punch guide 5 (FIG. 2) and the like. Usually, the lead cutting device is provided with a withdrawal clearance T, which is a very small die side clearance T 1 between the die 2 and the punch 4 and the punch 4 as shown in FIG.
And the punch guide side clearance T 2 between the punch guide 5 and the punch guide 5.
【０００４】このような構成のリードカット装置の前記
ダイ２に、外装メッキ処理によって半田層１１が形成さ
れた外部接続用のリード１０を有する半導体装置（図
２）を載置し、次に、このリード１０を上方からパンチ
４の刃３とダイ２の刃１によって切断する。この切断時
には、パンチ４を上方から下方に向かって垂直に下降さ
せる。A semiconductor device (FIG. 2) having a lead 10 for external connection on which a solder layer 11 is formed by an exterior plating process is placed on the die 2 of the lead cutting device having such a structure, and then, The lead 10 is cut from above by the blade 3 of the punch 4 and the blade 1 of the die 2. At the time of this cutting, the punch 4 is vertically lowered from the upper side to the lower side.
【０００５】パンチガイド側クリアランスＴ2 は所謂
「遊び」に相当する程度のクリアランスであって、通
常、５μｍ程度に設定される。一方、ダイ側クリアラン
スＴ1 は半導体装置のカットしようとするリードの全
厚、材質などによって変わってくる。即ち、パンチ４を
降下してダイ２とでリード１０をカットする時、リード
１０の全厚、材質によりパンチ４が図において右方に分
力を受け、流れるので、リード１０をカットする時の実
質的な抜きクリアランスＴはＴ1 ＋Ｔ2 となる。通常、
この抜きクリアランスＴはリード１０の全厚の６〜７％
程度が良いとされている。The punch guide side clearance T 2 is a clearance corresponding to so-called "play", and is usually set to about 5 μm. On the other hand, the die-side clearance T 1 changes depending on the total thickness and material of the leads to be cut in the semiconductor device. That is, when the lead 4 is lowered and the lead 10 is cut with the die 2, the punch 4 receives a component force to the right in the drawing due to the total thickness and material of the lead 10 and flows, so that when the lead 10 is cut. The substantial clearance T is T 1 + T 2 . Normal,
The clearance T is 6 to 7% of the total thickness of the lead 10.
It is said that the degree is good.
【０００６】このリードカット方法によれば、図３Ｂ、
Ｃに示したように、リード１０の切断面には、切断時の
塑性変形力により、上方の半田層１１が回り込み、メッ
キだれ１２が形成される。しかし、この程度のメッキだ
れ１２では不充分で、リード１０の素材が大半外部に露
出した状態になっている。According to this lead cutting method, as shown in FIG.
As shown in C, the upper solder layer 11 wraps around the cut surface of the lead 10 due to the plastic deformation force at the time of cutting, and the plating drip 12 is formed. However, this amount of plating drip 12 is insufficient, and most of the material of the lead 10 is exposed to the outside.
【０００７】このため、実装工程において、リード２の
先端部に半田が付着せず、 電気抵抗の増大 接合強度の低下 リード切断面の腐食 外観不良の発生 などの品質上の信頼性が低下するという問題点があっ
た。Therefore, in the mounting process, the solder does not adhere to the tips of the leads 2, and the electrical reliability is increased, the joint strength is reduced, the cut surface of the lead is corroded, and the appearance reliability is deteriorated. There was a problem.
【０００８】この従来技術のリードカット装置の問題点
を解消するために、平成３年１１月２５日に公開された
特開平３─２６４１４０「半導体装置のリードカット方
法」の公開特許公報に、図６に示したようなリードカッ
ト方法及びその装置が開示されている。In order to solve the problem of the lead-cutting device of the prior art, Japanese Unexamined Patent Publication No. 3-264140 “Lead-cutting method for semiconductor device” published on Nov. 25, 1991 discloses a method. A lead cutting method and its device as shown in FIG. 6 are disclosed.
【０００９】即ち、リードカット装置は、刃１を備えた
ダイ２と、これと噛み合う面が、下方に向かう傾斜面に
形成された刃１３を備え、上下方向に昇降するパンチ１
４とから構成されている。That is, the lead cutting apparatus is provided with a die 2 having a blade 1 and a blade 13 having a surface meshing with the die 2 which is formed as a downward inclined surface.
4 and.
【００１０】このダイ２に、前記と同様のリード１０を
備えた半導体装置を載置し、次に、このリード１０を、
上方から下方に向かって下降するパンチ１４の刃１３と
ダイ２の刃１によって切断することにより、同図Ａ及び
同図Ｂに示したように、リード１０の切断面に、その上
面から切断下縁部に向かってリード厚が薄くなるような
傾斜面１０Ａを形成し、この時、前記上方の半田層１１
も切断時の塑性変形を受けて、その切断面の傾斜面１０
Ａに上方の半田層１１が回り込み、図５Ｃに示したより
も広範囲な面積のメッキだれ１２部分を形成するように
して、前記課題を解決している。A semiconductor device having the same leads 10 as described above is placed on the die 2 and then the leads 10 are
By cutting with the blade 13 of the punch 14 and the blade 1 of the die 2 descending from the upper side to the lower side, the cutting surface of the lead 10 is cut from the upper surface as shown in FIGS. The inclined surface 10A is formed so that the lead thickness becomes thinner toward the edge, and at this time, the upper solder layer 11 is formed.
Also undergoes plastic deformation during cutting, and the inclined surface 10 of the cutting surface
The above-mentioned problem is solved by wrapping around the upper solder layer 11 to A to form a plating droop 12 portion having a wider area than that shown in FIG. 5C.
【００１１】[0011]
【発明が解決しようとする課題】しかし、前記公報で開
示された従来技術においては、パンチ１４が、その刃１
３の傾斜面がダイ２の刃１の刃先より内側に存在するよ
うに配置されているために、切断時に、そのパンチ１４
が横方向の分力を受けることになる。そのため、 複数の切断されたリードの長さの不揃い 複数の切断されたリードのコプラナリティの増大 パンチの寿命が短縮 という問題点がある。However, in the prior art disclosed in the above publication, the punch 14 has the blade 1 thereof.
Since the inclined surface 3 of the die 3 is arranged inside the cutting edge of the blade 1 of the die 2, the punch 14 of
Will receive lateral component force. Therefore, there are problems that the lengths of the plurality of cut leads are not uniform and the coplanarity of the plurality of cut leads is increased, and the life of the punch is shortened.
【００１２】そこで、この発明が解決しようとする課題
は、 電気抵抗の増大の防止 接合強度の低下の防止 リード切断面の腐食の防止 外観不良の発生の防止 を行いながら、かつ、 複数の切断されたリードの長さの不揃いの防止 複数の切断されたリードのコプラナリティの防止 パンチの長寿命化 をすることができ、以て、半導体装置の品質上の信頼性
を向上させることができるリードカット装置を提供する
ことにある。Therefore, the problem to be solved by the present invention is to prevent an increase in electrical resistance, a decrease in bonding strength, a corrosion of a lead cut surface, a defect in appearance, and a plurality of cuts. Prevention of uneven lead lengths Prevention of coplanarity of multiple cut leads The life of punches can be extended, and the reliability of semiconductor device quality can be improved. To provide.
【００１３】[0013]
【課題を解決するための手段】前記課題を解決するため
に、この発明のリードカット装置は、ダイとパンチとか
ら構成された半導体装置のリードカット装置において、
前記パンチと前記受けダイとを抜きクリアランスがリー
ドとそのリードの上下の半田層との全厚の１４〜２１％
の範囲で配置し、そして上下方向に可動するように構成
することにより、前記課題を解決した。In order to solve the above-mentioned problems, a lead cutting device of the present invention is a lead cutting device for a semiconductor device comprising a die and a punch.
The punch and the receiving die are removed and the clearance is 14 to 21% of the total thickness of the lead and the solder layer above and below the lead.
The above-mentioned problem was solved by arranging in the range of 1 and by arranging so as to be vertically movable.
【００１４】[0014]
【作用】従って、リード切断時に、リードの上方の半田
層にも塑性変形を与え、それらのリードの切断面の上縁
から下縁に掛けて外装メッキの半田層を広く回り込ませ
ることができ、基板への実装に充分なメッキだれ部分を
形成する働きがある。Therefore, at the time of cutting the leads, the solder layer above the leads is also plastically deformed, and the solder layer of the exterior plating can be widely spread from the upper edge to the lower edge of the cut surface of the leads, It has a function to form a plated dull portion sufficient for mounting on a substrate.
【００１５】[0015]
【実施例】以下、この発明のリードカット装置の実施例
を図１を用いて説明する。図１はこの発明のリードカッ
ト装置の実施例を示していて、同図Ａは断面で表したリ
ードを載置した一部のリードカット装置の側面図、同図
Ｂは同図Ａのリードカット装置によって切断されたリー
ドの側面断面図、同図Ｃは同図Ａのリードカット装置に
よって切断されたリードの切断面の正面図である。な
お、従来技術のリードカット装置及びリードと同一の構
成部分には同一の符号を付し、それらの説明を省略す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the lead cutting device of the present invention will be described below with reference to FIG. FIG. 1 shows an embodiment of the lead cutting device of the present invention. FIG. 1A is a side view of a part of the lead cutting device on which the lead shown in cross section is placed, and FIG. 1B is the lead cutting device of FIG. FIG. 3C is a side sectional view of the lead cut by the device, and FIG. 6C is a front view of the cut surface of the lead cut by the lead cutting device of FIG. The same components as those of the lead cutting device and the lead of the prior art are designated by the same reference numerals, and the description thereof will be omitted.
【００１６】図１に示したリードカット装置において
は、ダイ２とパンチ４とを抜きクリアランスＴａを設け
て配置した。この抜きクリアランスＴａは〔数１〕で表
される。In the lead cutting device shown in FIG. 1, the die 2 and the punch 4 are arranged with a clearance Ta provided therebetween. This removal clearance Ta is represented by [Equation 1].
【００１７】[0017]
【数１】Ｔａ＝Ｔａ1 ＋Ｔ2 但し、Ｔａ1 ＝Ｔ1 ＋ΔＴ このＴａ1 はダイ側クリアランスであって、従来技術の
ダイ側クリアランスＴ 1 よりΔＴだけ広く、従って、前
記抜きクリアランスＴａも比較的広い。そして前記パン
チ４を上下方向に垂直に可動するように構成した。[Equation 1] Ta = Ta1+ T2 However, Ta1= T1+ ΔT This Ta1Is the die side clearance, which is
Die side clearance T 1Wider by ΔT, thus
The clearance Ta is also relatively wide. And the bread
The chi 4 is configured to be vertically movable in the vertical direction.
【００１８】要するに、このダイ側クリアランスＴａ1
は、従来技術のダイ側クリアランスＴ1 をΔＴ拡大した
クリアランスである。この発明のリードカット装置にお
ける抜きクリアランスＴａは、例えば、４２アロイのリ
ード１０を用い、そのリード１０の厚さが１２５〜１５
０μｍ、その上下の半田層１１の厚さが約１０μｍであ
る場合、そのリード１０の全厚とそのリード１０の上下
半田層１１の厚さとの１４〜２１％程度がよい。In short, this die side clearance Ta 1
Is a clearance obtained by expanding the conventional die-side clearance T 1 by ΔT. The lead clearance of the lead cutting device of the present invention is, for example, 42 alloy lead 10 and has a thickness of 125 to 15
When the thickness of the solder layer 11 above and below is 0 μm and about 10 μm, the total thickness of the lead 10 and the thickness of the upper and lower solder layers 11 of the lead 10 are preferably about 14 to 21%.
【００１９】前記数値の根拠は、実験の結果得られた
〔表１〕に纏めた実験データを基に求めることができ
る。即ち、〔表１〕に纏めた実験データは、 リード１０の厚さが１２５〜１５０μｍ そのリード１０の上下の半田層１１の厚さが約１０μｍ である場合のΔＴの最適値を求めたものである。The basis of the above numerical values can be obtained based on the experimental data summarized in [Table 1] obtained as a result of the experiment. That is, the experimental data summarized in [Table 1] is the optimum value of ΔT when the thickness of the lead 10 is 125 to 150 μm and the thickness of the solder layer 11 above and below the lead 10 is about 10 μm. is there.
【００２０】このΔＴの水準として、 ０μｍ（従来技術） ＋５μｍ ＋１０μｍ ＋１５μｍ ＋２０μｍ ＋３０μｍ となるリードカット装置を用意し、 （１）リード切断面のメッキだれ面積 （２）実装工程におけるリード切断面の半田濡れ性 （３）リードのコプラナリティ （４）リード寄り （５）リード切断部のカットバリ の諸項目について検討を行い、それらの結果を以てΔＴ
の水準を絞り、更に、 （６）パンチ、ダイのライフ調査 を行った。As a level of this ΔT, a lead-cut device having 0 μm (prior art) +5 μm +10 μm +15 μm +20 μm +30 μm is prepared, and (1) plating sag area of the lead-cut surface (2) solder wetting of the lead-cut surface in the mounting process (3) Coplanarity of the lead (4) Proximity to the lead (5) Various items of the cut burr of the lead cutting part were examined, and ΔT was determined based on the results.
In addition, the life of punches and dies was investigated (6).
【００２１】[0021]
【表１】 [Table 1]
【００２２】この結果、この例では、 ΔＴ＝＋１５μｍ が最適であり、 ΔＴ＝＋１０μｍ ΔＴ＝＋２０μｍ でも許容範囲のリードカットを得ることができた。この
場合の抜きクリアランスＴａのリード１０及びその上下
の半田層１１との全厚に対する割合は、約１４％〜２１
％に相当する。また、リードの厚さが１５０μｍの場合
でもほぼ同様の実験データを得ることができた。その結
果は重複するので省略する。As a result, in this example, ΔT = + 15 μm is optimal, and even with ΔT = + 10 μm ΔT = + 20 μm, an acceptable lead cut could be obtained. In this case, the ratio of the removal clearance Ta to the total thickness of the lead 10 and the solder layers 11 above and below the lead 10 is about 14% to 21%.
Equivalent to%. Further, almost the same experimental data could be obtained even when the lead thickness was 150 μm. The results are duplicated and will be omitted.
【００２３】このような構成のリードカット装置の前記
ダイ２上に、予め外装メッキ処理で半田層１１が施され
たリード１０を備えた半導体装置（図示していない）を
載置し、次にこのリード１０を前記パンチ４を垂直に降
下させて切断する。On the die 2 of the lead-cutting device having such a structure, a semiconductor device (not shown) having a lead 10 to which a solder layer 11 has been applied in advance by exterior plating is placed, and then, The lead 10 is cut by vertically lowering the punch 4.
【００２４】この切断時に、前記抜きクリアランスＴａ
が存在することにより、前記刃３が切断される余分なリ
ード１０を押し下げながら、前記リード１０の上面の半
田層１１に塑性変形を付与し、引き伸ばし、そのリード
１０の切断面に半田のメッキだれ１２Ａを形成すること
ができる。このメッキだれ１２Ａの面積は図４Ｂに示し
た面積と同程度に形成することができた。At the time of this cutting, the removal clearance Ta
Due to the presence of the solder, the solder layer 11 on the upper surface of the lead 10 is plastically deformed and stretched while pushing down the excessive lead 10 that is cut by the blade 3, and the cut surface of the lead 10 is plated with solder. 12A can be formed. The area of this plating dull 12A could be formed to the same extent as the area shown in FIG. 4B.
【００２５】[0025]
【発明の効果】以上のように、この発明のリードカット
装置によれば、リード切断時に、そのパンチが横方向に
大きな分力を受けず、そのため、複数の切断されたリー
ドの長さに不揃いが生ずることもなく、コプラナリティ
の発生も防ぐことができ、またダイとパンチそのものの
寿命を延ばすことができる。As described above, according to the lead cutting apparatus of the present invention, when the lead is cut, the punch does not receive a large component force in the lateral direction, so that the lengths of the cut leads are not uniform. Can be prevented, coplanarity can be prevented from occurring, and the life of the die and the punch itself can be extended.
【００２６】しかも、従来技術に見受けられたリードの
切断面の好ましくない表面性状による電気抵抗の増大、
接合強度の低下、リード切断面の腐食及び外観不良の発
生などを防止することができる。従って、次工程におけ
るリードに対する半田付着を充分に保証することができ
るから、このような良好な切断面のリードを備えた半導
体装置は基板に確実に実装することができ、品質上の信
頼性を向上させることができるという効果がある。Moreover, an increase in electric resistance due to the unfavorable surface texture of the cut surface of the lead found in the prior art,
It is possible to prevent the deterioration of the bonding strength, the corrosion of the lead cut surface, the occurrence of the appearance defect, and the like. Therefore, since it is possible to sufficiently guarantee the solder adhesion to the lead in the next step, the semiconductor device having such a lead having a good cut surface can be reliably mounted on the substrate, and the reliability in quality is improved. There is an effect that it can be improved.
【図１】 この発明のリードカット装置の実施例であっ
て、断面で表したリードを載置した一部のリードカット
装置の側面図である。FIG. 1 is a side view of a part of the lead cutting device, which is an embodiment of the lead cutting device of the present invention and on which a lead represented by a cross section is placed.
【図２】 抜きクリアランスを説明するための従来技術
のリードカット装置におけるダイ、パンチ及び半導体装
置との関係を示す略線図である。FIG. 2 is a schematic diagram illustrating a relationship between a die, a punch, and a semiconductor device in a conventional lead-cut device for explaining a removal clearance.
【図３】 図２のリードカット装置を用いたリードカッ
ト方法を説明するための図で、同図Ａは断面で表したリ
ードを載置した一部のリードカット装置の側面図、同図
Ｂは同図Ａのリードカット装置によって切断されたリー
ドの側面断面図、同図Ｃは同図Ａのリードカット装置に
よって切断されたリードの切断面の正面図である。3 is a view for explaining a lead cutting method using the lead cutting device of FIG. 2, FIG. 3A is a side view of a part of the lead cutting device on which a lead represented by a cross section is mounted, and FIG. FIG. 3 is a side sectional view of a lead cut by the lead cutting device of FIG. A, and FIG. C is a front view of a cutting surface of the lead cut by the lead cutting device of FIG.
【図４】 図３に示したリードカット装置の改良された
リードカット装置によって、半導体装置のリードを切断
するリードカット方法を説明するための図で、同図Ａは
断面で表したリードを載置した一部のリードカット装置
の側面及び切断されたリードの側面断面図、同図Ｂは同
図Ａのリードカット装置によって切断されたリードの切
断面の正面図である。4 is a view for explaining a lead cutting method for cutting a lead of a semiconductor device by an improved lead cutting device of the lead cutting device shown in FIG. 3, in which FIG. Side view of a part of the placed lead cutting device and a side sectional view of the cut lead, FIG. B is a front view of a cut surface of the lead cut by the lead cutting device of FIG.
１ ダイ２の刃 ２ ダイ ３ パンチ４の刃 ４ パンチ ５ パンチガイド １０ 半導体装置の外部接続用リード １０Ａ リード切断面 １１ 半田層 １２ 従来技術におけるメッキだれ １２Ａ この発明のメッキだれ Ｐ パッケージ Ｔａ1 この発明のリードカット装置のダイ側クリア
ランス Ｔａ この発明の抜きクリアランス1 Die 2 Blade 2 Die 3 Punch 4 Blade 4 Punch 5 Punch Guide 10 Semiconductor Device External Connection Lead 10A Lead Cut Surface 11 Solder Layer 12 Conventional Plating Drip 12A This Invention Pulling P Package Ta 1 This Invention Die-side clearance of lead cutting device Ta of this invention
Claims (1)
置のリードカット装置において、前記パンチと前記ダイ
との抜きクリアランスをリードとそのリードの上下の半
田層との全厚の１４〜２１％の範囲に設定して、前記パ
ンチを前記ダイに対して配置し、そして上下方向に可動
するように構成したことを特徴とする半導体装置のリー
ドカット装置。1. A lead cutting device for a semiconductor device comprising a die and a punch, wherein the punching clearance between the punch and the die is 14 to 21% of the total thickness of the lead and the solder layer above and below the lead. A lead cutting device for a semiconductor device, characterized in that the punch is arranged with respect to the die within a range and is movable in the vertical direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP140694A JPH07211838A (en) | 1994-01-12 | 1994-01-12 | Lead cut device for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP140694A JPH07211838A (en) | 1994-01-12 | 1994-01-12 | Lead cut device for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211838A true JPH07211838A (en) | 1995-08-11 |
Family
ID=11500617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP140694A Pending JPH07211838A (en) | 1994-01-12 | 1994-01-12 | Lead cut device for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211838A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000268897A (en) * | 1999-03-17 | 2000-09-29 | Harness Syst Tech Res Ltd | Plate material plating layer forming method |
| JP2007273729A (en) * | 2006-03-31 | 2007-10-18 | Nec Electronics Corp | Lead cut device and method for manufacturing semiconductor device |
| JP2008016571A (en) * | 2006-07-04 | 2008-01-24 | Nec Electronics Corp | Lead cutting device |
| JP2008034830A (en) * | 2006-06-27 | 2008-02-14 | Seiko Instruments Inc | Semiconductor device, lead frame and manufacturing method thereof |
| JP2008218187A (en) * | 2007-03-05 | 2008-09-18 | Kobe Steel Ltd | COPPER ALLOY TERMINAL WITH Sn PLATING AND ITS MANUFACTURING METHOD |
| JP2014113613A (en) * | 2012-12-10 | 2014-06-26 | Mitsubishi Electric Corp | Lead working apparatus |
| JP2015072947A (en) * | 2013-10-01 | 2015-04-16 | セイコーインスツル株式会社 | Semiconductor device and manufacturing method thereof |
| JP2017103171A (en) * | 2015-12-04 | 2017-06-08 | 住友電装株式会社 | Connector for substrate |
| WO2017141844A1 (en) * | 2016-02-19 | 2017-08-24 | パナソニックＩｐマネジメント株式会社 | Capacitor and capacitor production method |
-
1994
- 1994-01-12 JP JP140694A patent/JPH07211838A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000268897A (en) * | 1999-03-17 | 2000-09-29 | Harness Syst Tech Res Ltd | Plate material plating layer forming method |
| US7757375B2 (en) | 2006-03-31 | 2010-07-20 | Nec Electronics Corporation | Lead cutter and method of fabricating semiconductor device |
| KR100803339B1 (en) * | 2006-03-31 | 2008-02-13 | 엔이씨 일렉트로닉스 가부시키가이샤 | Lead cutter and method of fabricating semiconductor device |
| JP2007273729A (en) * | 2006-03-31 | 2007-10-18 | Nec Electronics Corp | Lead cut device and method for manufacturing semiconductor device |
| US7795060B2 (en) | 2006-03-31 | 2010-09-14 | Nec Electronics Corporation | Lead cutter and method of fabricating semiconductor device |
| JP2008034830A (en) * | 2006-06-27 | 2008-02-14 | Seiko Instruments Inc | Semiconductor device, lead frame and manufacturing method thereof |
| JP2008016571A (en) * | 2006-07-04 | 2008-01-24 | Nec Electronics Corp | Lead cutting device |
| JP2008218187A (en) * | 2007-03-05 | 2008-09-18 | Kobe Steel Ltd | COPPER ALLOY TERMINAL WITH Sn PLATING AND ITS MANUFACTURING METHOD |
| JP2014113613A (en) * | 2012-12-10 | 2014-06-26 | Mitsubishi Electric Corp | Lead working apparatus |
| JP2015072947A (en) * | 2013-10-01 | 2015-04-16 | セイコーインスツル株式会社 | Semiconductor device and manufacturing method thereof |
| JP2017103171A (en) * | 2015-12-04 | 2017-06-08 | 住友電装株式会社 | Connector for substrate |
| WO2017141844A1 (en) * | 2016-02-19 | 2017-08-24 | パナソニックＩｐマネジメント株式会社 | Capacitor and capacitor production method |
| CN108604498A (en) * | 2016-02-19 | 2018-09-28 | 松下知识产权经营株式会社 | The manufacturing method of capacitor and capacitor |
| US20180330883A1 (en) * | 2016-02-19 | 2018-11-15 | Panasonic Intellectual Property Management Co., Ltd. | Capacitor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100803339B1 (en) | Lead cutter and method of fabricating semiconductor device | |
| JPH07211838A (en) | Lead cut device for semiconductor device | |
| JPH11354705A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100293963B1 (en) | Cutting apparatus for cutting metallic plate and cutting method of cutting metallic plate using the same cutting apparatus | |
| JP4993472B2 (en) | Copper alloy terminal with Sn plating and manufacturing method thereof | |
| JP2526846B2 (en) | Lead cutting method for resin-sealed semiconductor device | |
| JP6340204B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JPH10275884A (en) | Semiconductor device and lead cutting device therefor | |
| US20100078803A1 (en) | Semiconductor flat package device and method for manufacturing the same | |
| JP2944592B2 (en) | Lead cutting equipment | |
| JP3077505B2 (en) | Lead frame manufacturing method | |
| JP2586352B2 (en) | Lead cutting equipment for semiconductor devices | |
| JPH0832348B2 (en) | Lead cutting method for semiconductor device | |
| JPH07297335A (en) | Lead frame manufacturing method and manufacturing apparatus thereof | |
| JPH0722552A (en) | Molding method for IC lead frame | |
| JPH08135127A (en) | Expand metal and its manufacture | |
| JP2848923B2 (en) | Method and apparatus for processing lead frame of semiconductor device | |
| JPH06310640A (en) | Formation of lead terminal | |
| JP3062709B2 (en) | Method for manufacturing semiconductor device | |
| JPH0515065B2 (en) | ||
| JPH06334090A (en) | Lead structure of resin-sealed semiconductor device and manufacturing method thereof | |
| JPH09134987A (en) | Cutting of distal end of inner lead | |
| JPH06218449A (en) | Cutting die device for thin plate | |
| JPH0774301A (en) | Narrow-pitch lead frame manufacturing method | |
| JPH0837262A (en) | Semiconductor device lead cutting method and device |