JPH07212236A - デジタル信号の量子化ノイズをデジタル的に整形する装置及びその方法 - Google Patents

デジタル信号の量子化ノイズをデジタル的に整形する装置及びその方法

Info

Publication number
JPH07212236A
JPH07212236A JP6313904A JP31390494A JPH07212236A JP H07212236 A JPH07212236 A JP H07212236A JP 6313904 A JP6313904 A JP 6313904A JP 31390494 A JP31390494 A JP 31390494A JP H07212236 A JPH07212236 A JP H07212236A
Authority
JP
Japan
Prior art keywords
digital signal
bit
bit digital
digital
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6313904A
Other languages
English (en)
Inventor
Steven R Norsworthy
ロバート ノースワースィ スチーヴン
David A Rich
アーサー リッチ ディヴィッド
Thayamkulangara R Viswanathan
ラマスワニー ヴィスワナザン ザヤムクランガラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07212236A publication Critical patent/JPH07212236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H04B14/046—Systems or methods for reducing noise or bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 デジタル信号の量子化ノイズを整形技術に関
し、特に、Ａ／Ｄ変換に使用される、Ｎビットデジタル
信号の量子化ノイズをデジタル的に整形する装置及びそ
の方法を提供する。 【構成】 Ｍビットデジタル信号を生成するためにＮビ
ットデジタル信号（Ｍ＜Ｎ）の選択されたビットをマス
ク・アウトするためのレジスタ２３０と、マスク・アウ
トされた量子化ノイズを整形してＢビットデジタル信号
（Ｂ＜Ｎ−Ｍ）を生成するために、レジスタ２３０に接
続されたデジタルノイズ整形符号器２４０と、レジスタ
２３０と符号器２４０とから受信したデジタル信号を累
算するために、レジスタ２３０と符号器２４０に接続さ
れた累算器２６０からなる。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は、例えば、デジタル−アナログ変
換の時に実行されるような、デジタル信号の量子化ノイ
ズを整形する技術に関するものである。
【０００２】
【発明の背景】デジタル信号の量子化ノイズをオーバー
サンプリングあるいは整形することを含む、デジタル−
アナログ変換技術は良く知られており、またデジタル・
オーディオ、デジタル電話機、並びに他のいくつかのデ
ジタル機器などに広く応用されている。デジタル−アナ
ログ変換は、例えば、Ｊａｍｅｓ Ｃ．Ｃａｎｄｙおよ
びＧａｂｏｒ Ｃ．Ｔｅｍｅｓにより編集され、ＩＥＥ
Ｅプレス（１９９２）により出版された、Ｊａｍｅｓ
Ｃ．ＣａｎｄｙおよびＧａｂｏｒ Ｃ．Ｔｅｍｅｓの
『オーバーサンプリング デルタ−シグマ・データ変換
器：理論、設計およびシミュレーション』のテキスト内
に記載された「Ａ／ＤおよびＤ／Ａ変換のためのオーバ
ーサンプリング方法」、上述のＣａｎｄｙおよびＴｅｍ
ｅｓのテキスト中のＳｔｕａｒｔ Ｋ．Ｔｅｗｋｓｂｕ
ｒｙおよびＲｏｂｅｒｔ Ｗ．Ｈａｌｌｏｃｋによる
「オーバーサンプリングされた、線形で予測的な、Ｎ＞
１次のノイズ−整形用符号器」、１９９３年３月発行の
ＩＥＥＥ Ｐｒｏｓ．ＩＳＣＡＳ´９３、Ｖｏｌ．２，
ｐｐ１３５３−１３６０中のＳｔｅｖｅｎ Ｒ．Ｎｏｒ
ｓｗｏｒｔｈｙによる「オーバーサンプリングデータ変
換器のための最適な非再帰型のノイズ整形フィルタ、第
１章：理論」および「オーバーサンプリングデータ変換
器のための最適な非再帰型のノイズ整形フィルタ、第２
章：応用」などにおいて論議されている。Ｃａｎｄｙと
Ｔｅｍｅｓのテキスト中のＬ．Ｒ．ＣａｎｄｙおよびＪ
ｏｈｎ Ｋｅｎｎｅｙによる「１６ビット四次ノイズ整
形用Ｄ／Ａ変換器」に記載された変換技術は、従来のデ
ジタル−アナログ変換器にシグマ−デルタ変調器を接続
し、次いで、これにローパス・アナログフィルタを接続
することを含んでいる。ここで、デルタ−シグマ変調器
およびシグマ−デルタ変調器という用語は、この文脈に
おいては、通常は変換可能に使用される。Ｃａｒｌｅｙ
およびＫｅｎｎｅｙ論文のデジタル−アナログ変換技術
は、ローパス・アナログフィルタ上の制約を緩和し、ま
た多ビット・シグマ−デルタ変調器が使用されているロ
ーパス・アナログフィルタに供給される信号中に存在す
る帯域外ノイズの量を減じものである。しかしながら、
多ビット・シグマ−デルタ変調器に接続された従来のデ
ジタル−アナログ変換器において正確な量子化レベル変
換の達成に伴い、種々の関連した問題が発生することも
良く知られている。さらに、Ｎビットデジタル信号の全
てのＮビットは、ＣａｒｌｅｙおよびＫｅｎｎｅｙ論文
のアーキテクチャ内で処理されなければならない。この
大きなデータパスは、このため、シグマ−デルタ変調器
のためにいくつかの著しいハードウェアの複雑さを招い
てしまう。
【０００３】他の研究あるいは技術としては、Ｂｕｒｒ
−Ｂｒｏｗｎ ＩＣ Ｄａｔａｂｏｏｋ Ｓｕｐｐｌｅ
ｍｅｎｔ、Ｖｏｌ．３３ｃの６．２．１８９−６．２．
１９２に記載された、Ｂｕｒｒ−Ｂｒｏｗｎ ＰＣＭ６
７デジタルアナログ（Ｄ／Ａ）変換器チップ内に採用さ
れているものがある。このチップは、１８ビットデジタ
ル入力信号の上位または最上位有効１０ビットのため
に、１０ビット従来型デジタルアナログ変換器（ＤＡ
Ｃ）を使用している。このチップは、また、１８ビット
デジタル入力信号の下位または最下位有効８ビットのた
めに、１ビット一次シグマ−デルタ変調器を使用してい
る。このシグマ−デルタ変調器は、３８４回でのナイキ
スト率オーバーサンプリングを採用し、１ビットＤＡＣ
に供給される１ビットデジタル信号を生成している。１
０ビットＤＡＣおよび１ビットＤＡＣからのアナログ出
力電流は、次いで、チップのためのアナログ出力信号を
供給するために、合算される。
【０００４】ところで、「Ｂｕｒｒ−Ｂｒｏｗｎ」の研
究は、従来の多ビット・シグマ−デルタ変調器の出力信
号の量子化レベル変換に関連した問題を減じることがで
きるものの、他の欠点がある。特に、生成されたアナロ
グ出力信号の正確さが、２つのＤＣＡからのアナログ出
力電流の結合の正確さによって制限されてしまう。加え
て、直流電流（ＤＣ）オフセット、スルーレート限界、
熱ノイズおよび他のアナログ装置の偏差によって、１０
ビットＤＡＣ用１０ビットデジタル信号を供給するため
に１８ビットデジタル入力信号を切捨てる時に発生す
る、切捨て誤差の消去が不完全に終わる。さらに、１ビ
ット一次シグマ−デルタ変調器に供給されるこの切捨て
誤差は、その１ビット量子化器をオーバーロードしてし
まい、容易に取り除くことができない非線形性が生じて
しまう。この問題は、一次より高次のシグマ−デルタ変
調器の場合にはさらに悪くなってしまう。従って、この
場合には、１ビット・シグマ−デルタ変調器により生成
されたデジタル出力信号のノイズ・フロアを最終的には
下げてしまう。さらに、公知のように、１ビット一次シ
グマ−デルタ変調器は、その出力信号中に著しいパター
ンノイズを招いてしまう。従って、デジタル−アナログ
変換に使用され、上記のような問題を減じることができ
るＮビットデジタル信号の量子化ノイズをデジタル的に
整形する装置あるいは方法が、必要となる。
【０００５】
【本件発明の概要】本発明の一実施例によれば、Ｎが正
の整数であり、Ｎビットデジタル信号の量子化ノイズを
デジタル的に整形するための装置は、ＭはＮより小さい
正の整数であり、Ｍビットデジタル信号を生成するため
にＮビットデジタル信号の選択されたビットをマスク・
アウトするためのレジスタと、マスク・アウトされた量
子化ノイズを整形するためにレジスタに接続されたデジ
タルノイズ整形用の符号器と、並びにレジスタと符号器
とから受信したデジタル信号を累算するために、レジス
タと符号器に接続された累算器とを含んでなる。
【０００６】同様に、Ｎが正の整数であり、Ｎビットデ
ジタル信号の量子化ノイズをデジタル的に整形する方法
は、ＭはＮより小さい正の整数であり、Ｍビットデジタ
ル信号を生成するためにＮビットデジタル信号の選択さ
れたビットをマスクするステップと、ＢはＮ−Ｍよりも
小さい正の整数であり、Ｂビットデジタル信号を生成す
るためにＮビット信号のマスクされたビットをデジタル
的に符号化するステップと、Ｍビットデジタル信号とＢ
ビットデジタル信号を累算するステップとを含んでい
る。
【０００７】
【発明の詳細な記述】図１は、上記したＣａｎｄｙおよ
びＫｅｎｎｅｙ論文に例示された形式の１つのような、
デジタル−アナログ変換器の１つの可能性のある実施例
のブロックダイヤグラムである。図１に例示したよう
に、１８ビットデジタル入力信号は、多ビット・シグマ
−デルタ変調器９に供給される。ここで、当然のことで
はあるが、図１と２においてデジタル信号として選択さ
れたビットの数は、単に例示的なものである。シグマ−
デルタ変調器のノイズ整形のために、１０ビットデジタ
ル出力信号は、変調器により生成され、また１０ビット
従来型デジタル−アナログ変換器（ＤＡＣ）２０に供給
される。ＤＡＣ２０により生成されたアナログ出力信号
は、次いで、アナログ・ローパスフィルタ３０に供給さ
れて、フィルター処理されたアナログ出力信号が得られ
る。このようなデジタル−アナログ変換器は、シグマ−
デルタ変調器が１ビットよりはむしろ多ビットであるた
めに、工業設計におけるローパス・アナログフィルタに
関する制約の少なくともいくつかが、少なくとも部分的
に緩和されるという特長を提供するものである。それに
も拘らず、図１に例示した構成はその欠点として、例え
ば、従来のＤＡＣによる正確な線形量子化レベル変換の
達成が困難であるというような、多ビットシグマ−デル
タ変調器の使用に関連した問題を含んでいる。さらに、
デジタル信号の１８ビット全てがこのアーキテクチャに
おいて処理されなければならない。先に説明したよう
に、この構成ではシグマ−デルタ変調器のための追加の
ハードウェアの複雑さを招いてしまう。
【０００８】図２は、デジタル−アナログ変換器の他の
実施例のブロックダイヤグラムであり、この実施例は１
ビット一次オーバーサンプリングされたシグマ−デルタ
変調器１５０を採用している。図２に例示したアーキテ
クチャは、上記したＢｕｒｒ−Ｂｒｏｗｎ ＰＣＭ６７
Ｄ／Ａ変換器チップに対応するものである。図示したよ
うに、１８ビットデジタル入力信号はチップに供給され
る。デジタル入力信号は切捨てられ、１０最上位ビット
がレジスタ１１０に供給され、また８最下位ビットがレ
ジスタ１４０に供給される。同様に、１０最上位ビット
は次いでレジスタ１１０から１０ビットＤＡＣに供給さ
れ、これは次いでアナログ出力信号を供給する。平行な
信号路において、８最下位ビットは１ビット一次オーバ
ーサンプリングされたシグマ−デルタ変調器１５０に供
給される。１ビットデジタル出力信号は、シグマ−デル
タ変調器により、１ビットＤＡＣに供給され、またこれ
はアナログ出力信号を生成する。図２に例示したよう
に、アナログ利得Ｇ１とＧ２は等しくなるように校正ま
たは調整され、これにより、ＤＡＣ１２０により生成さ
れるアナログ出力信号およびＤＡＣ１６０により生成さ
れるアナログ出力信号はノード１８０において加算また
は重畳されて、デジタル−アナログ変換器チップの全ア
ナログ出力信号が生成される。典型的には、利得Ｇ１と
Ｇ２は、チップ上においてレーザ・トリミング抵抗性素
子により調整または校正される。
【０００９】この構成では、従来の多ビットシグマ−デ
ルタ変調器の使用を避けることができるものの、前述し
たような、他の欠点がある。特に、利得Ｇ１とＧ２の正
確なマッチングが特に困難であり、変換器チップにより
生成されるアナログ出力信号の精度が制限されてしま
う。同様に、他のアナログ装置の偏差によって、ＤＡＣ
１２０のために１０ビットデジタル信号を生成するため
に１８ビットデジタル入力信号を切捨てすることに関連
する切捨て誤差の不完全な消去を招いてしまう。これら
は熱ノイズ、スルーレート制限、並びに他の偏差を含ん
でいる。さらに、平行な信号路中に１ビット一次シグマ
−デルタ変調器が存在するために、切捨て誤差がシグマ
−デルタ変調器１５０の１ビット量子化器をオーバーロ
ードしてしまい、生成されたデジタル出力信号のノイズ
・フロアを下げてしまう偏差が生じてしまう。このオー
バーロード問題は、高次のシグマ−デルタ変調器におい
てはより確実に発生し易い。
【００１０】図３は、本発明による、Ｎビットデジタル
信号の量子化ノイズをデジタル的に整形するための装置
の一実施例のブロックダイヤグラムである。図示したよ
うに、Ｎは正の整数である、Ｎビットデジタル信号はレ
ジスタ２３０に供給される。ここで、本明細書において
は、例えば図３のＸ＋Ｅ0 のような上段の文字により示
されたデジタル信号は、典型的には対応する下段の文
字、例えばｘ（ｎ）＋ｅ0 （ｎ）、なおｎは任意の信号
インデックスである、により示された、対応する時間ま
たはサンプリング化データ・ドメイン信号をＺ変換した
ものを表している。レジスタ２３０はＭビットデジタル
信号を生成するために、Ｎビットデジタル信号のＮ−Ｍ
選択されたビットをマスクする。なお、ＭはＮより小さ
い正の整数である。本発明においては、Ｎビットデジタ
ル信号の選択されたビットをマスクするという用語は、
選択されたビットがＮビットデジタル信号から取り除か
れること、つまり「マスク・アウトされる」ことの処理
を意味する。これは、例えば、選択されたビット、つま
りＮビットデジタル信号の選択されたビット記憶場所内
でデジタル２進信号の間における論理的なＡＮＤ動作に
より達成することができる。実施例によっては、マスク
用のレジスタ２３０は、Ｎビットデジタル信号のＮ−Ｍ
選択されたビットを切捨てする切捨て器と動作させるこ
とができる。よって、この特別な実施例においては、Ｎ
−Ｍ選択されたビットは、Ｎビットデジタル信号のＮ−
Ｍ最下位ビットである。レジスタ２３０がＮビットデジ
タル信号のＮ−Ｍ最下位ビットを切捨てする際には、図
３においてＥ1 で示された、切捨て誤差が、レジスタ２
３０により生成されたＮビットデジタル信号中に入って
しまう。よって、図３に例示したように、誤差Ｅ0 を含
んだ、Ｘ＋Ｅ0 で示されたＮビットデジタル信号は、レ
ジスタ２３０に供給され、レジスタ２３０によりＸ＋Ｅ
0 ＋Ｅ1 で示されたＭビットデジタル信号が生成され
る。
【００１１】Ｎ−Ｍマスクされたビットは、次いで、デ
ジタルノイズ整形用の符号器２４０に供給される。よっ
て、Ｎビットデジタル信号のＮ−Ｍ最下位ビットの対応
した切捨て誤差Ｅ1 が、デジタルノイズ整形用の符号器
２４０に供給される。ここで、図３はデジタルノイズ整
形用の符号器の特別な実施例を示したものであるが、こ
の実施例は例示のためのものであり、本発明の範囲はこ
の特別な実施例に限定されるものではない。したがっ
て、例えば、デジタルノイズ整形用の符号器は、制限さ
れることなく、図４に例示した型式のようなシグマ−デ
ルタ変調器を含んでいても良い。同様に、デジタルノイ
ズ整形用の符号器は、１ビット符号器あるいは多ビット
符号器のような、任意のビット数の符号器を含んでいて
も良い。同様に、デジタルノイズ整形用符号器は、その
フィードバック経路、そのフィードフォワード経路、ま
たはその両方に任意の次のフィルターを有しても良く、
さらに、デジタルノイズ整形用符号器は多フィードフォ
ワードループ、多フィードバックループあるいはその両
方を有していても良い。さらに、デジタルノイズ整形用
の符号器は、多段あるいはカスケード接続されたもので
も良い。よって、一般的には、特別な用途にもよるが、
あらゆるデジタルノイズ整形用の符号器は、帯域外量子
化ノイズの一部を犠牲にして、符号器のバンド内量子化
ノイズの少なくとも一部を減じることができる。さら
に、本発明においては、量子化ノイズをデジタル的に整
形することは、量子化誤差に関連した電力スペクトル密
度がデジタル的にフィルタ処理することで整形され、こ
の結果、関連する周波数の予め定められた領域にわたっ
て存在するノイズエネルギーの量の少なくとも一部が減
じられることを指している。
【００１２】図３のデジタルノイズ整形用の符号器２４
０により例示したように、Ｎ−Ｍビットデジタル信号
は、デジタルノイズ整形用フィルターＨ（ｚ）−１によ
りフィルタされて、デジタル的にフィルター処理された
誤差信号に重畳され、次いで量子化器３１０により量子
化される。この「量子化された」デジタル信号は、図３
においてＥ2 で示された「再量子化」誤差信号を生成す
るための「再量子化」の前に、重畳されたデジタル信号
と比較される。この「再量子化」誤差信号Ｅ2 は、上記
した誤差信号であり、デジタルノイズ整形用のフィル
タ、Ｈ（ｚ）−１によりフィルター処理され、またレジ
スタ２３０により供給されるＮ−Ｍビットデジタル信号
と加算または重畳される。デジタルノイズ整形用のフィ
ルターは、上述した「Ａ／ＤおよびＤ／Ａ変換のための
オーバーサンプリング方法」ならびに「オーバーサンプ
リングされた、線形で予測的な、Ｎ＞１次のノイズ−整
形用符号器」に、詳細に説明されている。図示したよう
に、デジタル信号処理の結果、Ｂビットデジタル信号が
生成され、ＢはＮ−Ｍよりも小さな正の整数であり、こ
れはＭ＋Ｂビットデジタル信号を供給するために、ノー
ドたまは累算器２６０においてＭビットデジタル信号を
加算または重畳され、Ｍ＋ＢはＮより小さい正の整数で
ある。ここで、デジタルノイズ整形用の符号器により生
成されたデジタル信号は、正または負の信号のいずれか
として示してある。この技術が採用された場合、Ｂビッ
トデジタル信号の１つのビットは符号ビットして機能
し、累算器２６０において生成されたデジタル符号信号
は、このため、Ｍ＋ＢビットよりはむしろＭ＋Ｂ＋１ビ
ットを含むものとなる。符号器内において正および負の
信号を表示することで、量子化器のオーバーロードが回
避される。
【００１３】実施例２００では、結論的には、さらに信
号処理を行うために、デジタル信号Ｘ＋Ｅ0 を少ないビ
ットを有した他のデジタル信号に再量子化している。さ
らに、最初の信号Ｅ0 のノイズＥ0 と比較して無視でき
るものとなるように、量子化、または再量子化などの処
理により混入したノイズはデジタル的に処理される。同
様に、図３に例示したように、この再量子化されたデジ
タル信号は、アナログ出力信号を生成するために、従来
型のデジタル−アナログ変換器２７０に供給される。そ
れにも拘らず、量子化ノイズのデジタル整形が行われ、
ＤＡＣ２７０に供給されるデジタル信号が最初のデジタ
ル信号よりも少ないビットを持つことから、ＤＡＣ２７
０におけるハードウェアの複雑さが、少なくとも一部が
軽減される。よって、例示したように、実施例２００に
よる、本発明のＮビットデジタル信号の量子化ノイズを
整形するための装置は、従来のデジタル−アナログ変換
技術に対して特長を持っているために、Ｎビットデジタ
ル信号をアナログ信号に変換するための装置にも適用す
ることができる。
【００１４】図３の実施例においては、Ｎビットデジタ
ル信号のＮ−Ｍ最下位部ビットはレジスタ２３０により
マスクされるが、本発明はこの範囲に限定されるもので
はない。例えば、最下位ビット以外の、Ｎビットデジタ
ル信号内のビットのフィールドをマスクしても良い。本
発明においては、このことは「デジタル信号ビットフィ
ールド範囲付け」と称される。同様に、用途によって
は、非隣接のビットをマスクしても良い。さらに、図３
に例示した量子化器３１０は、１ビット量子化器または
多ビット量子化器のいずれかを含んでも良い。１ビット
量子化器を採用することの１つの利点としては、特にデ
ジタルノイズ整形用の符号器を信号エネルギーのかなり
の量が通過する場合において小さい入力信号のために、
２つのデジタル出力信号レベルだけを採用することに関
連した固有の直線性が挙げられる。その他、同様に、多
ビット量子化器を採用したことによる他の特長を得るこ
とができる。例えば、２または３ビット量子化器を採用
した場合、デジタルノイズ整形用の符号器に供給される
切捨て誤差によるオーバーロードを回避することができ
る。さらに、上記した通り、図３のアーキテクチャは、
図１の技術と比べて、ＤＡＣにおける必要な変換レベル
がより少なくて良く、これにより直線性の問題が低減で
きるという特長がある。
【００１５】図２に例示したアーキテクチャに比べて、
図３に例示したアーキテクチャにより提供される特長に
は、切捨て誤差の正確な消去ができる点が含まれる。こ
の切捨て誤差は、Ｎビットデジタル信号がＭビットデジ
タル信号に変換された時に混入し、ここで実施例におい
てはＭビットはＮビットデジタル信号の最上位ビットで
ある。正確な消去または訂正は、しかしながら、図３に
おいて累算器２６０において２つのデジタル信号の加算
または重畳が、図２に例示したアナログ・ドメインに対
して、デジタル・ドメイン内で達成されるために発生す
る。さらい、１つのＤＡＣだけを有していることから、
図２のＤＡＣ１２０とＤＡＣ１６０のような、異なるＤ
ＡＣ間のアナログ不整合が回避される。
【００１６】デジタルノイズ整形用符号器２４０の代わ
りに、図４における変調器２５０のような、シグマ−デ
ルタ変調器を使用することによって、他の特長が達成さ
れる。上述した通り、本発明は、例示したデジタルノイ
ズ整形用の符号器、あるいはシグマ−デルタ変調器の特
別な実施例の範囲に制限されるものではない。既に説明
したデジタルノイズ整形用の符号器および上述した図４
の「オーバーサンプリングされた、線形で予測的な、Ｎ
＞１次のノイズ−整形用符号器」とは対照的に、切捨て
誤差Ｅ1 に対応するＮビットデジタル信号のＮ−Ｍビッ
トは、シグマ−デルタ変調器のデジタル出力信号からオ
フセットされる。例示したように、シグマ−デルタ変調
器２５９のデジタル出力信号は、再量子化され、デジタ
ル的にフィルター処理され、シグマ−デルタ変調器のデ
ジタル信号出力によってＮ−Ｍビットだけオフセットさ
れる。ここで、図４の量子化器３２０のような量子化器
は、１ビットまたは多ビットでも良い。多ビット量子化
器を用いた場合、シグマ−デルタ変調器は、ノイズ整形
のため任意に高次に、また安定を保持するように設計さ
れる。これにより、オーバーサンプリングされるシグマ
−デルタ変調器のためのオーバーサンプリング比の低減
が図れ、これによりベースバンドにおける信号−ノイズ
比を悪化させることなしに、デジタル−アナログ変換器
２７０の使用可能な比およびバンド幅を改善することが
できる。選択的には、図３において既に説明したよう
に、ハードウェアの複雑さを減じたＤＡＣを採用しても
良い。勿論、オーバーサンプリングされたシグマ−デル
タ変調器を採用した場合には、図４に例示したデジタル
−アナログ変換システムは、低いサンプリング比が行わ
れた場合の後補間のためにシステムを含むものである。
【００１７】図３と４は、本発明による、Ｎビットデジ
タル信号の量子化ノイズを整形するための装置のその他
の実施例を例示したものである。これらの図において、
本発明の譲受人に譲渡された、１９９２年９月１日に発
行された、Ｎｏｒｓｗｏｒｔｈｙによる「高レベルディ
ザーを使用したシグマ−デルタ変調器のためのアイドル
・チャネル・トーンおよび周期的なノイズの停止」米国
特許第５、１４４、３０８号に記載された高レベルディ
ザーを、想像線で例示した。図３と４においては、Ｄは
時間またはサンプリングされたデータ・ドメイン・ディ
ザー信号ｄ（ｎ）のＺ変換されたものを表している。図
３と４に想像線で例示したように、ディザリングは、典
型的にはディザー信号発生器によいり生成されたホワイ
トノイズであるディザー信号を、図４に例示したシグマ
−デルタ変調器あるいは図３に例示したデジタルノイズ
整形用の符号器のデジタル信号に、量子化器がデジタル
信号を量子化する前に、加えまたは重畳することにより
行われる。本発明にお入れは、図４に例示したような、
ディザリングも行うシグマ−デルタ変調器を、ディザリ
ングされたシグマ−デルタ変調器と称する。
【００１８】図３に例示したような、Ｎビットデジタル
信号の量子化ノイズをデジタル的に整形するための装置
は、次のような手順で動作する。マスク用のレジスタ２
３０にＮビットデジタル信号が供給される。Ｎビットデ
ジタル信号の選択されたビットがマスクされて、Ｍビッ
トデジタル信号が生成され、ＭはＮより小さい正の整数
である。図３において、既に説明したように、Ｎビット
デジタル信号が切捨てられる。、Ｎビットデジタル信号
のＮ−Ｍマスクされまたは切捨てられたビット、図３に
例示した実施例ではＮ−Ｍ最下位ビットはデジタル的に
符号化され、Ｂビットデジタル信号が供給され、ＢはＮ
−Ｍよりも小さい正の整数である。上述したように、図
３に例示した実施例以外の、多くの異なるデジタルノイ
ズ整形用の符号器が、このステップを達成するために使
用することができる。Ｎビットデジタル信号から生成さ
れたＭビットデジタル信号と、Ｎ−Ｍビットデジタル信
号から生成されたＢビットデジタル信号は、重畳または
加算ノード２６０において累算される。さらに、ＤＡＣ
２７０のような従来型のデジタル−アナログ変換器が、
累積されたデジタル信号をアナログ信号に変換する。図
４に例示したように、Ｎビットデジタル信号のマスクさ
れたＮ−Ｍビットをデジタル的に符号化することは、Ｎ
−Ｍビットをシグマ−デルタ変調することを含んでい
る。図３と４にさらに想像線で示したように、ディザリ
ングを含んでも良い。例えば、ＭビットではなくてＮビ
ットデジタル信号の残りのビットをシグマ−デルタ変調
するステップは、図３に例示したような、デジタル的に
フィルター処理された信号を量子化することを含んでお
り、残りのまたはマスクされたＮ−Ｍビットをシグマ−
デルタ変調するステップは、上記したように、ディザー
信号にデジタル的にフィルター処理された信号を重畳す
ること、および重畳したデジタル信号を量子化または
「再量子化」することを含んでいる。
【００１９】図５と６は、それぞれ、図４に例示した実
施例のアーキテクチャを有する本発明によるＮビットデ
ジタル信号の量子化ノイズをデジタル的に整形するため
の装置を備えた、図１に例示したような多ビットシグマ
−デルタ変調器の性能を例示したシュミレーション結果
をプロットしたものである。これらの結果を得るため、
１６ビット正弦波を、二次の多ビットデジタルシグマ−
デルタ変調器に供給した。この変調器の量子化器は１０
ビットであった。量子化器の出力信号は、次いで、「理
想的な」１０ビットＤＡＣに供給された。このシュミレ
ーションでは、オーバーサンプリング比は１６を採用し
た。これにより、−１０５．１ｄＢのベースバンド・ノ
イズ・フロアが生成された。生成されたスペクトルは図
５に示し、ｆS はオーバーサンプリング周波数であり、
データの１０２４「ｂｉｎｓ」がプロットされた。次い
で、直接的な比較のために、上記した１６ビット正弦波
が８ビットに切捨てされる。この８ビット最下位ビット
は、先の１０ビット量子化器に代えて３ビット量子化器
だけを備えた、二次のシグマ−デルタ変調器に供給され
る。量子化器の出力信号は、最初の１６ビット信号の８
最上位ビットに重畳され、１０ビット出力信号を生成す
る。これは、また、「理想的な」１０ビットＤＡＣに供
給される。前述のように、オーバーサンプリング比は１
６を採用し、この場合は、−１０４．４ｄＢのベースバ
ンド・ノイズ・フロアを生成した。生成されたスペクト
ルは図６に例示した。各スペクトルおよび各ノイズ・フ
ロアは、図６を生成するために採用したデジタルノイズ
整形は、なんらかの僅かな追加の誤差が結果として得ら
れた信号中に混入したことを示しているが、この誤差は
初期のベースバンド・ノイズ・フロアに対して無視でき
るものである。このようにして、得られたデジタル信号
の品質を実質的に落とすことなく、ハードウェアの複雑
さを減じることができ、この場合にはシグマ−デルタ変
調器のための１６ビットデジタル信号路から８ビットデ
ジタル信号路に減じることができる。
【００２０】以上、本発明の特定の特長を備えた実施例
を説明したが、当業者であれば多くの変更、代替え、変
形または同等物への置換が可能であることは勿論であ
る。それゆえ、本発明の請求の範囲は、これらの変更や
変形をその技術思想として包含するものである。
【図面の簡単な説明】
【図１】従来のデジタル−アナログ変換器に接続される
多ビットシグマ−デルタ変調器のブロックダイヤグラム
である。
【図２】１ビット一次オーバーサンプリングされるシグ
マ−デルタ変調器を採用したデジタル−アナログ変換器
のブロックダイヤグラムである。
【図３】デジタル−アナログ変換に使用されるような、
本発明による、Ｎビットデジタル信号の量子化ノイズを
デジタル的に整形するための装置の一実施例のブロック
ダイヤグラムである。
【図４】デジタル−アナログ変換に使用されるような、
本発明による、Ｎビットデジタル信号の量子化ノイズを
デジタル的に整形するための装置の他の実施例のブロッ
クダイヤグラムである。
【図５】１０ビット量子化器を使用した場合における、
多ビットオーバーサンプリングされたシグマ−デルタ変
調器の性能、および図４に例示した実施例のアーキテク
チャを有した本発明によるＮビットデジタル信号の量子
化ノイズをデジタル的に整形するための装置の性能を例
示したシュミレーション結果をプロットしたグラフであ
る。
【図６】３ビット量子化器を使用した場合における、多
ビットオーバーサンプリングされたシグマ−デルタ変調
器の性能、および図４に例示した実施例のアーキテクチ
ャを有した本発明によるＮビットデジタル信号の量子化
ノイズをデジタル的に整形するための装置の性能を例示
したシュミレーション結果をプロットしたグラフであ
る。
【符号の説明】
２０、１２０、１６０ デジタル−アナログ変換器 ３０ アナログ・ローパスフィルタ １１０、２３０ レジスタ １５０ シグマ−デルタ変調器 ２４０、２５０ 符号器 ２６０ 累算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディヴィッド アーサー リッチ アメリカ合衆国，11598 ニューヨーク, ウッドメアー，ウッドメアー コート 845 (72)発明者 ザヤムクランガラ ラマスワニー ヴィス ワナザン アメリカ合衆国，19529 ペンシルヴァニ ア，アルバニー タウンシップ，ケンプト ン，ボックス 149イー アールデーナン バー１

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 Ｎが正の整数であり、Ｎビットデジタル
    信号の量子化ノイズをデジタル的に整形するための装置
    （例えば２１５、２２０）であって、 ＭはＮより小さい正の整数であり、Ｍビットデジタル信
    号を生成するためにＮビットデジタル信号の選択された
    ビットをマスク・アウトするためのレジスタ（例えば２
    ３０）と、 ＢはＮ−Ｍよりも小さい正の整数であり、マスク・アウ
    トされた量子化ノイズを整形してＢビットデジタル信号
    を生成するために、前記レジスタ（例えば２３０）に接
    続されたデジタルノイズ整形用の符号器（例えば２４
    ０、２５０）と、 前記レジスタ（例えば２３０）と前記符号器（例えば２
    ４０、２５０）とから受信したデジタル信号を累算する
    ために、前記レジスタ（例えば２３０）と前記符号器
    （例えば２４０、２５０）に接続された累算器（例えば
    ２６０）とを含んでなることを特徴とする装置。
  2. 【請求項２】 前記レジスタ（例えば２３０）が切捨て
    器（トランケータ）（例えば２３０）を含み、および前
    記マスク・アウトされたビットが、Ｎビットデジタル信
    号のＮ−Ｍ最下位ビｂットを含むことを特徴とする請求
    項１記載の装置（例えば２１５、２２０）。
  3. 【請求項３】 前記符号器（例えば２４０）が、多ビッ
    トデジタルノイズ整形符号器（例えば２４０）を含むこ
    とを特徴とする請求項１記載の装置。
  4. 【請求項４】 前記符号器（例えば２４０）が、多ビッ
    ト・シグマ−デルタ変調器を（例えば５４０）を含むこ
    とを特徴とする請求項１記載の装置。
  5. 【請求項５】 前記累算器（例えば２６０）から受信し
    たデジタル信号をアナログ信号に変換するための、前記
    累算器（例えば２６０）に接続されたデジタル−アナロ
    グ変換器（例えば２７０）を含むことを特徴とする請求
    項１記載の装置。
  6. 【請求項６】 Ｎが正の整数であり、Ｎビットデジタル
    信号の量子化ノイズをデジタル的に整形する方法であっ
    て、 ＭはＮより小さい正の整数であり、Ｍビットデジタル信
    号を生成するためにＮビットデジタル信号の選択された
    ビットをマスクするステップと、 ＢはＮ−Ｍよりも小さい正の整数であり、Ｂビットデジ
    タル信号を生成するためにＮビット信号のマスクされた
    ビットをデジタル的に符号化するステップと、 Ｍビットデジタル信号とＢビットデジタル信号を累算す
    るステップとを含むことを特徴とする方法。
  7. 【請求項７】 マスクするステップが、Ｍビットデジタ
    ル信号を生成するためにＮビットデジタル信号を切捨て
    することを含み、 Ｍビットデジタル信号が、Ｍが１より大きい整数であ
    り、Ｎビットデジタル信号のＭ最上位ビットを含むこと
    を特徴とする請求項６記載の方法。
  8. 【請求項８】 マスクされたビットをデジタル的に符号
    化するステップが、マスクされたビットをシグマ−デル
    タ変調することを含むことを特徴とする請求項７記載の
    方法。
  9. 【請求項９】 さらに、累算されたデジタル信号をアナ
    ログ信号に変換するステップを含むことを特徴とする請
    求項６記載の方法。
JP6313904A 1993-12-21 1994-12-19 デジタル信号の量子化ノイズをデジタル的に整形する装置及びその方法 Pending JPH07212236A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/171,485 US5424739A (en) 1993-12-21 1993-12-21 Device and method for digitally shaping the quantization noise of an N-bit digital signal, such as for digital-to-analog conversion
US171485 2002-06-11

Publications (1)

Publication Number Publication Date
JPH07212236A true JPH07212236A (ja) 1995-08-11

Family

ID=22623903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6313904A Pending JPH07212236A (ja) 1993-12-21 1994-12-19 デジタル信号の量子化ノイズをデジタル的に整形する装置及びその方法

Country Status (6)

Country Link
US (1) US5424739A (ja)
EP (1) EP0660532B1 (ja)
JP (1) JPH07212236A (ja)
KR (1) KR0174028B1 (ja)
DE (1) DE69428869T2 (ja)
TW (1) TW252240B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456217B1 (en) 1999-09-02 2002-09-24 Nec Corporation Digital/analog converter having delta-sigma type pulse modulation circuit

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602874A (en) * 1994-12-29 1997-02-11 Motorola, Inc. Method and apparatus for reducing quantization noise
US5745061A (en) * 1995-07-28 1998-04-28 Lucent Technologies Inc. Method of improving the stability of a sigma-delta modulator employing dither
DE69623749D1 (de) * 1996-02-23 2002-10-24 St Microelectronics Srl Eingabe eines Rausch-weissenden Signals in einem bei der Wandlung digitaler Audiosignale angewandten Sigma-Delta-Modulator
JP2002504277A (ja) * 1997-04-18 2002-02-05 イェスパー ステーンスガール−メイセン 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器
US5835038A (en) * 1997-05-08 1998-11-10 Burr-Brown Corporation DC dither circuitry and method for delta-sigma modulator
FR2765419B1 (fr) * 1997-06-27 1999-09-17 Thomson Csf Dispositif de generation de signaux analogiques a partir de convertisseurs analogique-numerique, notamment pour la synthese numerique directe
US6137809A (en) * 1997-08-22 2000-10-24 Paradyne Corporation Quantization noise compensator apparatus and method
US6326911B1 (en) * 1997-11-19 2001-12-04 Texas Instruments Incorporated Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters
US6366622B1 (en) 1998-12-18 2002-04-02 Silicon Wave, Inc. Apparatus and method for wireless communications
US6355537B1 (en) 1999-02-23 2002-03-12 Silicon Wave, Inc. Method of providing radio frequency isolation of device mesas using guard ring regions within an integrated circuit device
JP2000269821A (ja) * 1999-03-18 2000-09-29 Oki Micro Design Co Ltd 予測符号化信号復号化装置及び雑音除去方法
US6627954B1 (en) 1999-03-19 2003-09-30 Silicon Wave, Inc. Integrated circuit capacitor in a silicon-on-insulator integrated circuit
AUPQ122699A0 (en) * 1999-06-25 1999-07-22 Lake Dsp Pty Limited Sigma delta modulator with buried data
DE19935840A1 (de) * 1999-07-29 2001-03-08 Siemens Ag Schaltungsanordnung zur Abtastratenumsetzung zeitdiskreter Signale
US6429502B1 (en) 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
WO2002023731A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Methods and systems for digital dither
WO2003001677A2 (en) * 2001-06-21 2003-01-03 Nokia Corporation Digital-to-analog converter device and digital-to-analog conversion method
US7145936B2 (en) * 2002-12-23 2006-12-05 International Business Machines Corporation Bandpass delta sigma truncator and method of truncating a multi-bit digital signal
US6822594B1 (en) * 2003-10-09 2004-11-23 Cirrus Logic, Inc. Overload protection and stability for high order 1-bit delta-sigma modulators
EP1712004A2 (en) 2004-01-28 2006-10-18 Koninklijke Philips Electronics N.V. A da-converter system and a method for converting a multi-bit digital signal to an analog signal
US7321634B2 (en) * 2004-12-17 2008-01-22 Verigy (Singapore) Pte. Ltd. Method and apparatus for variable sigma-delta modulation
US7425910B1 (en) 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
CN102379088B (zh) * 2009-03-31 2015-04-29 艾格瑞系统有限责任公司 通过使用△-∑调制器直接合成rf信号的方法和装置
DE102010043842A1 (de) 2010-11-12 2012-05-16 Endress + Hauser Wetzer Gmbh + Co Kg Delta-Sigma-D/A-Wandler
DE102014104142B4 (de) * 2014-03-25 2015-10-22 Intel IP Corporation Quantisierungsschaltung und Verfahren zum Quantisieren einer Eingangsgröße
DE102014113951B4 (de) 2014-09-26 2017-07-13 Intel IP Corporation Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sendeempfänger, ein Verfahren zum Erzeugen eines verarbeiteten Oszillatorsignals, eine Vorrichtung zum Erzeugen eines verarbeiteten Oszillatorsignals und softwarebezogene Implementierungen
EP3309781B1 (en) * 2015-06-10 2023-10-04 Sony Group Corporation Signal processing device, signal processing method, and program
US11581901B2 (en) * 2020-09-21 2023-02-14 Apple Inc. Digital pre-distortion compensation of digital-to-analog converter non-linearity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3021012C2 (de) * 1980-06-03 1985-08-22 ANT Nachrichtentechnik GmbH, 7150 Backnang Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen
US4593271A (en) * 1985-01-16 1986-06-03 At&T Bell Laboratories Higher order interpolation for digital-to-analog conversion
US5144308A (en) * 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456217B1 (en) 1999-09-02 2002-09-24 Nec Corporation Digital/analog converter having delta-sigma type pulse modulation circuit

Also Published As

Publication number Publication date
TW252240B (ja) 1995-07-21
EP0660532A2 (en) 1995-06-28
DE69428869T2 (de) 2002-07-11
EP0660532B1 (en) 2001-10-31
KR0174028B1 (ko) 1999-04-01
DE69428869D1 (de) 2001-12-06
EP0660532A3 (en) 1996-06-05
KR950022176A (ko) 1995-07-28
US5424739A (en) 1995-06-13

Similar Documents

Publication Publication Date Title
JPH07212236A (ja) デジタル信号の量子化ノイズをデジタル的に整形する装置及びその方法
US6304608B1 (en) Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
US7002497B2 (en) Methods and systems for digital dither
EP1402644B1 (en) Method and apparatus for suppressing tones induced by cyclic dynamic element matching (dem) algorithms
US5977899A (en) Digital-to-analog converter using noise-shaped segmentation
EP1225700B1 (en) Delta-sigma modulator system and method
US20050093726A1 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
Kwan et al. A stereo multibit/spl Sigma//spl Delta/DAC with asynchronous master-clock interface
KR100716737B1 (ko) 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US6940438B2 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
US5530442A (en) Circuit and method for testing a dithered analog-to-digital converter
KR100196518B1 (ko) 오디오용 델타-시그마 변조기
US7961129B2 (en) Coupled delta-sigma modulators
WO2002063777A2 (en) Delta sigma converter incorporating a multiplier
JP3785361B2 (ja) Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
Ledzius et al. The basis and architecture for the reduction of tones in a sigma-delta DAC
US7616141B2 (en) Digital-to-analog converter
Norsworthy et al. A minimal multibit digital noise shaping architecture
Colodro et al. Digital noise-shaping of residues in dual-quantization sigma-delta modulators
Fang et al. A multi-bit sigma-delta modulator with interstate feedback
Temes Delta-sigma D/A converters
Dijkmans et al. Sigma-Delta versus Binary Weighted AD/DA conversion, what is the most promising?
Kinyua et al. High resolution multi-bit sigma-delta modulator architecture
Temes Oversampling A/D and D/A converters
Fitzgibbon et al. Hardware reduction in delta-sigma digital-to-analog converters via bus-splitting