JPH07213062A - Ｐｗｍサイクロコンバータのゲート信号生成方法 - Google Patents
Ｐｗｍサイクロコンバータのゲート信号生成方法Info
- Publication number
- JPH07213062A JPH07213062A JP6023329A JP2332994A JPH07213062A JP H07213062 A JPH07213062 A JP H07213062A JP 6023329 A JP6023329 A JP 6023329A JP 2332994 A JP2332994 A JP 2332994A JP H07213062 A JPH07213062 A JP H07213062A
- Authority
- JP
- Japan
- Prior art keywords
- pwm cycloconverter
- gate
- commutation
- bidirectional switches
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Ac-Ac Conversion (AREA)
Abstract
(57)【要約】
【目的】 出力電流が微少な場合にもＰＷＭサイクロコ
ンバータを正常に動作させるゲート信号の生成方法。 【構成】 ２組の両方向スイッチを構成する半導体スイ
ッチング素子１と２、および３と４を駆動するゲート信
号であるＳU ，ＳU ′，ＳL ，ＳL ′において、前記ゲ
ート信号相互間に電流転流のための転流重なり期間を設
けると共に、ＨＣＴの検出おくれがあっても支障ないよ
うにデッドタイムを設けた。
ンバータを正常に動作させるゲート信号の生成方法。 【構成】 ２組の両方向スイッチを構成する半導体スイ
ッチング素子１と２、および３と４を駆動するゲート信
号であるＳU ，ＳU ′，ＳL ，ＳL ′において、前記ゲ
ート信号相互間に電流転流のための転流重なり期間を設
けると共に、ＨＣＴの検出おくれがあっても支障ないよ
うにデッドタイムを設けた。
Description
【０００１】
【産業上の利用分野】本発明は、ＵＰＳやＶＶＶＦ等を
構成するＰＷＭサイクロコンバータにおける複数の半導
体スイッチング素子より成る両方向スイッチを駆動する
ゲート信号の生成方法に関する。
構成するＰＷＭサイクロコンバータにおける複数の半導
体スイッチング素子より成る両方向スイッチを駆動する
ゲート信号の生成方法に関する。
【０００２】
【従来の技術】従来技術によるＰＷＭサイクロコンバー
タの１つのアームを半導体スイッチング素子ＩＧＢＴに
よって構成した回路図の１例は図２に示す通りである。
図２において、Ｐ形ＩＧＢＴ１とＰ形ＩＧＢＴ２を直列
接続すると共に、Ｐ形ＩＧＢＴ３とＰ形ＩＧＢＴ４を直
列接続して２組の両方向スイッチより成るアームを構成
している。電源転流方式の場合には出力電流の極性によ
って２組の両方向スイッチの制御を切り換える必要があ
り、このためにＰＷＭサイクロコンバータの出力回路に
電流極性検出用のＨＣＴ５が設けてある。このＨＣＴ５
によって出力電流ｉO の極性の変化が検出されると、そ
れぞれの両方向スイッチのオン・オフは切り換えられ
る。即ち、上述したＰ形ＩＧＢＴ１と３およびＰ形ＩＧ
ＢＴ２と４をオン・オフ制御するゲート信号を、それぞ
れＳU ，ＳL およびＳU ′，ＳL ′とすると、出力電流
ｉO ＞０の場合にはＳU ′とＳL はオフのままで、ＳU
とＳL ′はオン・オフ制御される。次に、出力電流ｉO
＜０の場合にはＳU とＳL ′はオフのままで、ＳU ′と
ＳLはオン・オフ制御される。
タの１つのアームを半導体スイッチング素子ＩＧＢＴに
よって構成した回路図の１例は図２に示す通りである。
図２において、Ｐ形ＩＧＢＴ１とＰ形ＩＧＢＴ２を直列
接続すると共に、Ｐ形ＩＧＢＴ３とＰ形ＩＧＢＴ４を直
列接続して２組の両方向スイッチより成るアームを構成
している。電源転流方式の場合には出力電流の極性によ
って２組の両方向スイッチの制御を切り換える必要があ
り、このためにＰＷＭサイクロコンバータの出力回路に
電流極性検出用のＨＣＴ５が設けてある。このＨＣＴ５
によって出力電流ｉO の極性の変化が検出されると、そ
れぞれの両方向スイッチのオン・オフは切り換えられ
る。即ち、上述したＰ形ＩＧＢＴ１と３およびＰ形ＩＧ
ＢＴ２と４をオン・オフ制御するゲート信号を、それぞ
れＳU ，ＳL およびＳU ′，ＳL ′とすると、出力電流
ｉO ＞０の場合にはＳU ′とＳL はオフのままで、ＳU
とＳL ′はオン・オフ制御される。次に、出力電流ｉO
＜０の場合にはＳU とＳL ′はオフのままで、ＳU ′と
ＳLはオン・オフ制御される。
【０００３】
【発明が解決しようとする課題】上述したように出力電
流の極性はＨＣＴによって検出され、この検出信号に基
づいて２組の両方向スイッチのオン・オフ制御を切り換
えているが、出力電流が微少な場合には両方向スイッチ
の切り換えが正常に動作しないことがあった。これは、
前記ＨＣＴの特性に基づく検出遅れやＨＣＴの出力信号
にノイズが混入することに起因する異常動作であってこ
の現象を図３と図４および図５に基づいて説明する。
流の極性はＨＣＴによって検出され、この検出信号に基
づいて２組の両方向スイッチのオン・オフ制御を切り換
えているが、出力電流が微少な場合には両方向スイッチ
の切り換えが正常に動作しないことがあった。これは、
前記ＨＣＴの特性に基づく検出遅れやＨＣＴの出力信号
にノイズが混入することに起因する異常動作であってこ
の現象を図３と図４および図５に基づいて説明する。
【０００４】図５は高周波リンクＤＣ／ＡＣコンバータ
の回路図であり、半導体スイッチング素子２５，２６，
２７，２８によって構成するＰＷＭサイクロコンバータ
の２組の両方向スイッチの動作特性を１例として示すと
図３と図４の通りである。即ち、図５に示す出力回路に
設けられたＨＣＴ１８が出力電流ｉO の極性変化を正確
に検出し、前記２組の両方向スイッチを正常に動作させ
た時の出力電圧ｅB と出力電流ｉO の波形図は図３
（ａ）に示す通りであり、それぞれの半導体スイッチン
グ素子２５〜２８を駆動するゲート信号Ｓc3，Ｓc3′，
Ｓc4，Ｓc4′のタイミングチャートは図３（ｂ）に示す
通りである。しかし乍ら、ＨＣＴ１８による出力電流ｉ
O の電流極性検出が異常のため、両方向スイッチの切り
換えが正常ではなかった時の出力電圧ｅB と出力電流ｉ
O の波形図は図４（ａ）に示すようになり、ゲート信号
のタイミングチャートは図４（ｂ）のようになる。これ
は、両方向スイッチを凡てオフしたことに相当し、出力
電圧ｅB は出力されないことになる。
の回路図であり、半導体スイッチング素子２５，２６，
２７，２８によって構成するＰＷＭサイクロコンバータ
の２組の両方向スイッチの動作特性を１例として示すと
図３と図４の通りである。即ち、図５に示す出力回路に
設けられたＨＣＴ１８が出力電流ｉO の極性変化を正確
に検出し、前記２組の両方向スイッチを正常に動作させ
た時の出力電圧ｅB と出力電流ｉO の波形図は図３
（ａ）に示す通りであり、それぞれの半導体スイッチン
グ素子２５〜２８を駆動するゲート信号Ｓc3，Ｓc3′，
Ｓc4，Ｓc4′のタイミングチャートは図３（ｂ）に示す
通りである。しかし乍ら、ＨＣＴ１８による出力電流ｉ
O の電流極性検出が異常のため、両方向スイッチの切り
換えが正常ではなかった時の出力電圧ｅB と出力電流ｉ
O の波形図は図４（ａ）に示すようになり、ゲート信号
のタイミングチャートは図４（ｂ）のようになる。これ
は、両方向スイッチを凡てオフしたことに相当し、出力
電圧ｅB は出力されないことになる。
【０００５】上述した従来技術によるＨＣＴ特性の不良
に基づく両方向スイッチの異常動作を防ぐための手段と
しては、ＨＣＴの検出速度の高速化やノイズレス化等が
検討されているが充分に対応できるものは実現されてお
らず、また、両方向スイッチを共にオン・オフ制御させ
る方法では電源転流が行えないため、サージ電圧・サー
ジ電流が大きくなる欠点がある。本発明は上述した従来
技術による問題点を解消するためになされたものであっ
て、従来技術の転流検出方法による電源転流方式を用い
たままで、両方向スイッチを構成する半導体スイッチン
グ素子を駆動するゲート信号のタイミングを調整するこ
とにより転流検出方法の欠点を克服しようとするもので
ある。
に基づく両方向スイッチの異常動作を防ぐための手段と
しては、ＨＣＴの検出速度の高速化やノイズレス化等が
検討されているが充分に対応できるものは実現されてお
らず、また、両方向スイッチを共にオン・オフ制御させ
る方法では電源転流が行えないため、サージ電圧・サー
ジ電流が大きくなる欠点がある。本発明は上述した従来
技術による問題点を解消するためになされたものであっ
て、従来技術の転流検出方法による電源転流方式を用い
たままで、両方向スイッチを構成する半導体スイッチン
グ素子を駆動するゲート信号のタイミングを調整するこ
とにより転流検出方法の欠点を克服しようとするもので
ある。
【０００６】
【課題を解決するための手段】本発明によるＰＷＭサイ
クロコンバータのゲート信号生成方法は、電源転流方式
のＰＷＭサイクロコンバータのアームにおける２組の両
方向スイッチを構成する４個の半導体スイッチング素子
１，２，３，４のうち、１と４のゲート信号間に電源転
流のための転流重なり期間を設けると共に、１と３およ
び２と４のゲート信号間にそれぞれデッドタイムを設け
たものである。
クロコンバータのゲート信号生成方法は、電源転流方式
のＰＷＭサイクロコンバータのアームにおける２組の両
方向スイッチを構成する４個の半導体スイッチング素子
１，２，３，４のうち、１と４のゲート信号間に電源転
流のための転流重なり期間を設けると共に、１と３およ
び２と４のゲート信号間にそれぞれデッドタイムを設け
たものである。
【０００７】
【作用】出力電流の極性変化に伴って両方向スイッチを
切り換える必要があるが、２組の両方向スイッチを構成
する半導体スイッチング素子１と４のゲート信号間には
転流重なり期間が設けてあるので、出力電流の切断なし
に切り換えられる。また、半導体スイッチング素子１と
３、２と４のゲート信号間にはＨＣＴの極性検出おくれ
に対応してデッドタイムが設けてあるのでアーム短絡の
おそれはない。
切り換える必要があるが、２組の両方向スイッチを構成
する半導体スイッチング素子１と４のゲート信号間には
転流重なり期間が設けてあるので、出力電流の切断なし
に切り換えられる。また、半導体スイッチング素子１と
３、２と４のゲート信号間にはＨＣＴの極性検出おくれ
に対応してデッドタイムが設けてあるのでアーム短絡の
おそれはない。
【０００８】
【実施例】以下、本発明の実施例を図面５〜７を参照し
ながら説明する。図５は両方向スイッチによりアームを
構成したＰＷＭサイクロコンバータを含む高周波リンク
ＤＣ／ＡＣコンバータの回路図である。図５において直
流入力回路に並列コンデンサ１０を備えた半導体スイッ
チング素子１１，１２，１３，１４によって構成したイ
ンバータ１５と、高周波トランス１６と、半導体スイッ
チング素子２１と２２、２３と２４、２５と２６および
２７と２８より成る４組の両方向スイッチによって構成
したＰＷＭサイクロコンバータ２０と、この出力回路に
設けた平滑リアクタ１７と平滑コンデンサ１９および出
力電流ｉO の電流極性を検出するＨＣＴ１８によって構
成されている。
ながら説明する。図５は両方向スイッチによりアームを
構成したＰＷＭサイクロコンバータを含む高周波リンク
ＤＣ／ＡＣコンバータの回路図である。図５において直
流入力回路に並列コンデンサ１０を備えた半導体スイッ
チング素子１１，１２，１３，１４によって構成したイ
ンバータ１５と、高周波トランス１６と、半導体スイッ
チング素子２１と２２、２３と２４、２５と２６および
２７と２８より成る４組の両方向スイッチによって構成
したＰＷＭサイクロコンバータ２０と、この出力回路に
設けた平滑リアクタ１７と平滑コンデンサ１９および出
力電流ｉO の電流極性を検出するＨＣＴ１８によって構
成されている。
【０００９】図６は、図５における１２個の半導体スイ
ッチング素子１１〜１４および２１〜２８をオン・オフ
制御する本発明に基づくゲート信号の生成回路の１例を
示すブロック図である。図６において、発振器３１の出
力信号はカウンタ３２とデッドタイム生成回路３５と３
６を介して図５におけるインバータ１５の半導体スイッ
チング素子１１と１４および１２と１３をそれぞれオン
・オフ制御するゲート信号Ｓi1とＳi4およびＳi2とＳi1
を出力する。なお、ＮＯＴゲート３４は半導体スイッチ
ング素子１１と１４のオン・オフ制御を１２と１３のオ
ン・オフ制御と反対にするために設けてある。
ッチング素子１１〜１４および２１〜２８をオン・オフ
制御する本発明に基づくゲート信号の生成回路の１例を
示すブロック図である。図６において、発振器３１の出
力信号はカウンタ３２とデッドタイム生成回路３５と３
６を介して図５におけるインバータ１５の半導体スイッ
チング素子１１と１４および１２と１３をそれぞれオン
・オフ制御するゲート信号Ｓi1とＳi4およびＳi2とＳi1
を出力する。なお、ＮＯＴゲート３４は半導体スイッチ
ング素子１１と１４のオン・オフ制御を１２と１３のオ
ン・オフ制御と反対にするために設けてある。
【００１０】図５におけるＰＷＭサイクロコンバータ２
０を構成する４組の両方向スイッチのうち、半導体スイ
ッチング素子２１と２７および２２と２８は同時にオン
・オフ制御される。また、半導体スイッチング素子２３
と２５および２４と２８も同時にオン・オフ制御され、
これらのゲート信号は図６における信号分配器５３から
出力される。発振器３１、カウンタ３２、Ｄ／Ａコンバ
ータ３３はキャリア生成回路であって、Ｄ／Ａコンバー
タ３３の出力信号は基準信号と共にコンパレータ３７に
入力し、その出力信号はカウンタ３２の出力信号Ｑn+1
と共にＥＸＯＲゲート４０に入力して図７の(a) に示す
方形波信号となる。また、図５におけるＨＣＴ１８から
検出された出力電流極性検出信号はコンパレータ３８に
入力し、その出力信号はＤ−ＦＦ３９のＤ入力端子に入
力する。カウンタ３２のＱn+1 信号はクロック信号とし
て前記Ｄ−ＦＦのＣＬＫ端子に入力し、(l) として出力
する。ＥＸＯＲゲート４０の出力信号(a) はta′生成回
路４３とＮＯＴゲート４１を入力側に備えたta′生成回
路４４に入力して、図７に示す(b) 方形波と(c) 方形波
を出力する。また、ta″生成回路４５とＮＯＴゲート４
２を入力側に備えたta″生成回路４６からの出力信号は
図７における(e) と(f) に示す方形波となる。さらに、
方形波(b) と(c) はＮＡＮＤゲート５０に入力して図７
に示す方形波(d)を出力し、一方、方形波(e) と(f) はt
d生成回路４７と４８に入力してそれぞれ方形波(g) と
(h) を出力する。方形波(d) と(g) はＡＮＤゲート５１
を介して方形波(i) となり、状態表示信号を一方の入力
端子に備えたＡＮＤゲート５２の出力信号は方形波(j)
となる。上述した方形波(i),(j),(g),(h),(k),(l) はゲ
ート信号分配器５３に入力してＰＷＭサイクロコンバー
タ２０を構成する４組の両方向スイッチである半導体ス
イッチング素子２１〜２８をオン・オフ制御するゲート
信号Ｓc1とＳc1′、Ｓc2とＳc2′、ＳC3とＳC3′および
ＳC4とＳC4′を出力する。図７は上述した方形波(a) 〜
(j) を示すタイミングチャートであって、方形波(e) と
(g) および方形波(f) と(h) によってデッドタイムtdが
生成され、転流重なり期間taは（ta′−ta″）によって
生成される。
０を構成する４組の両方向スイッチのうち、半導体スイ
ッチング素子２１と２７および２２と２８は同時にオン
・オフ制御される。また、半導体スイッチング素子２３
と２５および２４と２８も同時にオン・オフ制御され、
これらのゲート信号は図６における信号分配器５３から
出力される。発振器３１、カウンタ３２、Ｄ／Ａコンバ
ータ３３はキャリア生成回路であって、Ｄ／Ａコンバー
タ３３の出力信号は基準信号と共にコンパレータ３７に
入力し、その出力信号はカウンタ３２の出力信号Ｑn+1
と共にＥＸＯＲゲート４０に入力して図７の(a) に示す
方形波信号となる。また、図５におけるＨＣＴ１８から
検出された出力電流極性検出信号はコンパレータ３８に
入力し、その出力信号はＤ−ＦＦ３９のＤ入力端子に入
力する。カウンタ３２のＱn+1 信号はクロック信号とし
て前記Ｄ−ＦＦのＣＬＫ端子に入力し、(l) として出力
する。ＥＸＯＲゲート４０の出力信号(a) はta′生成回
路４３とＮＯＴゲート４１を入力側に備えたta′生成回
路４４に入力して、図７に示す(b) 方形波と(c) 方形波
を出力する。また、ta″生成回路４５とＮＯＴゲート４
２を入力側に備えたta″生成回路４６からの出力信号は
図７における(e) と(f) に示す方形波となる。さらに、
方形波(b) と(c) はＮＡＮＤゲート５０に入力して図７
に示す方形波(d)を出力し、一方、方形波(e) と(f) はt
d生成回路４７と４８に入力してそれぞれ方形波(g) と
(h) を出力する。方形波(d) と(g) はＡＮＤゲート５１
を介して方形波(i) となり、状態表示信号を一方の入力
端子に備えたＡＮＤゲート５２の出力信号は方形波(j)
となる。上述した方形波(i),(j),(g),(h),(k),(l) はゲ
ート信号分配器５３に入力してＰＷＭサイクロコンバー
タ２０を構成する４組の両方向スイッチである半導体ス
イッチング素子２１〜２８をオン・オフ制御するゲート
信号Ｓc1とＳc1′、Ｓc2とＳc2′、ＳC3とＳC3′および
ＳC4とＳC4′を出力する。図７は上述した方形波(a) 〜
(j) を示すタイミングチャートであって、方形波(e) と
(g) および方形波(f) と(h) によってデッドタイムtdが
生成され、転流重なり期間taは（ta′−ta″）によって
生成される。
【００１１】上述したＰＷＭサイクロコンバータ２０を
構成するアームの代表例として示したものが図２であっ
て、このアームを構成する２組の両方向スイッチを駆動
するそれぞれのゲート信号を、本発明によるゲート信号
生成方法に基づいて生成すると図１に示すタイミングチ
ャートが得られる。図１において、図２における半導体
スイッチング素子１，２，３，４をそれぞれ駆動するゲ
ート信号をＳU ，ＳU ′，ＳL ，ＳL ′とする。ゲート
信号ＳU とＳL ′との間には電流転流のための転流重な
り期間taが設けられており、また、ＳU とＳL との間お
よびＳU ′とＳL ′の間にはそれぞれ両方向スイッチの
デッドタイムtdが設けられている。従って、出力電流が
微少であってＨＣＴによる電流極性の検出がおくれても
両方向スイッチは確実に切り換えられる。
構成するアームの代表例として示したものが図２であっ
て、このアームを構成する２組の両方向スイッチを駆動
するそれぞれのゲート信号を、本発明によるゲート信号
生成方法に基づいて生成すると図１に示すタイミングチ
ャートが得られる。図１において、図２における半導体
スイッチング素子１，２，３，４をそれぞれ駆動するゲ
ート信号をＳU ，ＳU ′，ＳL ，ＳL ′とする。ゲート
信号ＳU とＳL ′との間には電流転流のための転流重な
り期間taが設けられており、また、ＳU とＳL との間お
よびＳU ′とＳL ′の間にはそれぞれ両方向スイッチの
デッドタイムtdが設けられている。従って、出力電流が
微少であってＨＣＴによる電流極性の検出がおくれても
両方向スイッチは確実に切り換えられる。
【００１２】本発明の実施例図６によるゲート信号生成
回路は各種のデイスクリート要素によって構成したもの
であるが、この例に限定されたものではなく、ＣＰＵを
含めたＬＳＩによって構成することも容易である。ま
た、両方向スイッチとしては２つのＰ形半導体スイッチ
ング素子を直列接続して構成したが、逆阻子ダイオード
を付帯した同一の半導体スイッチング素子を逆並列接続
して構成した両方向スイッチに対しても本発明によるゲ
ート信号生成方法は適用できるものである。
回路は各種のデイスクリート要素によって構成したもの
であるが、この例に限定されたものではなく、ＣＰＵを
含めたＬＳＩによって構成することも容易である。ま
た、両方向スイッチとしては２つのＰ形半導体スイッチ
ング素子を直列接続して構成したが、逆阻子ダイオード
を付帯した同一の半導体スイッチング素子を逆並列接続
して構成した両方向スイッチに対しても本発明によるゲ
ート信号生成方法は適用できるものである。
【００１３】
【発明の効果】以上説明したように、本発明によるＰＷ
Ｍサイクロコンバータのゲート信号生成方法は、ＰＷＭ
サイクロコンバータの出力回路に設けた電流極性検出器
の検出信号に基づいて両方向スイッチのオン・オフ制御
を切り換える電源転流方式のＰＷＭサイクロコンバータ
のゲート信号生成方法において、ＰＷＭサイクロコンバ
ータのアームにおける２組の両方向スイッチを構成する
４個の半導体スイッチング素子をそれぞれ駆動するゲー
ト信号相互間に電源転流のための転流重なり期間を設け
ると共に、ＨＣＴの検出おくれが生じても支障なく正常
動作するようにデッドタイムを設けたものである。本発
明によるゲート信号生成方法によると、極性検出おくれ
が生じ易い通常のＨＣＴを用い、出力電流が微少な状態
においても円滑なスイッチングが実現できる。
Ｍサイクロコンバータのゲート信号生成方法は、ＰＷＭ
サイクロコンバータの出力回路に設けた電流極性検出器
の検出信号に基づいて両方向スイッチのオン・オフ制御
を切り換える電源転流方式のＰＷＭサイクロコンバータ
のゲート信号生成方法において、ＰＷＭサイクロコンバ
ータのアームにおける２組の両方向スイッチを構成する
４個の半導体スイッチング素子をそれぞれ駆動するゲー
ト信号相互間に電源転流のための転流重なり期間を設け
ると共に、ＨＣＴの検出おくれが生じても支障なく正常
動作するようにデッドタイムを設けたものである。本発
明によるゲート信号生成方法によると、極性検出おくれ
が生じ易い通常のＨＣＴを用い、出力電流が微少な状態
においても円滑なスイッチングが実現できる。
【図１】本発明によるゲート信号のタイミングチャー
ト。
ト。
【図２】両方向スイッチによって構成したＰＷＭサイク
ロコンバータにおける１つのアームの代表例を示す回路
図。
ロコンバータにおける１つのアームの代表例を示す回路
図。
【図３】正常動作時の出力電流・電圧の波形図とゲート
信号のタイミングチャート。
信号のタイミングチャート。
【図４】異常動作時の出力電流・電圧の波形図とゲート
信号のタイミングチャート。
信号のタイミングチャート。
【図５】高周波リンクＤＣ／ＡＣコンバータの回路図。
【図６】本発明の実施例を示すゲート信号生成回路。
【図７】本発明によるゲート信号を生成する方形波のタ
イミングチャート。
イミングチャート。
１，２，３，４ 半導体スイッチング素子 ５ ＨＣＴ
Claims (1)
- 【請求項１】 ＰＷＭサイクロコンバータにおける１つ
のアームを構成する半導体スイッチング素子〔１〕と
〔２〕および〔３〕と〔４〕より成る２組の両方向スイ
ッチをそれぞれオン・オフ制御するゲート信号を、前記
ＰＷＭサイクロコンバータの出力回路に設けた電流極性
検出器からの検出信号に基づいて切り換え制御する電源
転流方式のＰＷＭサイクロコンバータのゲート信号生成
方法において、 前記２組の両方向スイッチを構成する半導体スイッチン
グ素子〔１〕と〔４〕のゲート信号間に電源転流のため
の転流重なり期間を設けると共に、前記半導体スイッチ
ング素子〔１〕と〔３〕および〔２〕と〔４〕のゲート
信号間にそれぞれデッドタイムを設けたことを特徴とす
るＰＷＭサイクロコンバータのゲート信号生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023329A JPH07213062A (ja) | 1994-01-24 | 1994-01-24 | Ｐｗｍサイクロコンバータのゲート信号生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023329A JPH07213062A (ja) | 1994-01-24 | 1994-01-24 | Ｐｗｍサイクロコンバータのゲート信号生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07213062A true JPH07213062A (ja) | 1995-08-11 |
Family
ID=12107551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6023329A Pending JPH07213062A (ja) | 1994-01-24 | 1994-01-24 | Ｐｗｍサイクロコンバータのゲート信号生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07213062A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001045242A1 (fr) * | 1999-12-17 | 2001-06-21 | Crouzet Automatismes | Procede de commande d'un convertisseur d'energie electrique du type alternatif-alternatif |
| WO2003090337A1 (en) * | 2002-04-15 | 2003-10-30 | The University Of Nottingham | Power converter |
| WO2004030195A1 (ja) * | 2002-09-25 | 2004-04-08 | Sawafuji Electric Co., Ltd. | サージを抑止した矩形波インバータ |
| JP2008061496A (ja) * | 2006-08-29 | 2008-03-13 | Gm Global Technology Operations Inc | サイクロコンバータのためのｐｗｍ方法 |
| JP2008061497A (ja) * | 2006-08-29 | 2008-03-13 | Gm Global Technology Operations Inc | Ｄｃ／ａｃサイクロコンバータのための制御スキーム |
| KR101522374B1 (ko) * | 2013-08-05 | 2015-05-21 | 주식회사 루비 | 고효율을 위한 다상 spwm 인버터 |
| JP2016103969A (ja) * | 2014-11-13 | 2016-06-02 | パナソニックＩｐマネジメント株式会社 | 電力変換装置 |
| US9479158B2 (en) | 2011-07-29 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | Switching device, and solar power generation system and vehicle driving system using the same |
| JP2017192287A (ja) * | 2016-04-08 | 2017-10-19 | パナソニックＩｐマネジメント株式会社 | 電力変換装置 |
| US10193544B2 (en) | 2017-04-21 | 2019-01-29 | Ford Global Technologies, Llc | Minimizing ringing in wide band gap semiconductor devices |
-
1994
- 1994-01-24 JP JP6023329A patent/JPH07213062A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001045242A1 (fr) * | 1999-12-17 | 2001-06-21 | Crouzet Automatismes | Procede de commande d'un convertisseur d'energie electrique du type alternatif-alternatif |
| WO2003090337A1 (en) * | 2002-04-15 | 2003-10-30 | The University Of Nottingham | Power converter |
| WO2004030195A1 (ja) * | 2002-09-25 | 2004-04-08 | Sawafuji Electric Co., Ltd. | サージを抑止した矩形波インバータ |
| JP2008061496A (ja) * | 2006-08-29 | 2008-03-13 | Gm Global Technology Operations Inc | サイクロコンバータのためのｐｗｍ方法 |
| JP2008061497A (ja) * | 2006-08-29 | 2008-03-13 | Gm Global Technology Operations Inc | Ｄｃ／ａｃサイクロコンバータのための制御スキーム |
| US9479158B2 (en) | 2011-07-29 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | Switching device, and solar power generation system and vehicle driving system using the same |
| KR101522374B1 (ko) * | 2013-08-05 | 2015-05-21 | 주식회사 루비 | 고효율을 위한 다상 spwm 인버터 |
| JP2016103969A (ja) * | 2014-11-13 | 2016-06-02 | パナソニックＩｐマネジメント株式会社 | 電力変換装置 |
| JP2017192287A (ja) * | 2016-04-08 | 2017-10-19 | パナソニックＩｐマネジメント株式会社 | 電力変換装置 |
| US10193544B2 (en) | 2017-04-21 | 2019-01-29 | Ford Global Technologies, Llc | Minimizing ringing in wide band gap semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670828A (en) | Bi-directional switch for neutral point clamped PWM inverter | |
| US4672520A (en) | Current-source power converting apparatus with self-extinction devices | |
| EP0430044A2 (en) | Method of controlling an inverter | |
| US4599685A (en) | Control circuit for power converter apparatus | |
| US12095386B1 (en) | Multi-level inverter with mixed device types | |
| US4633381A (en) | Inverter shoot-through protection circuit | |
| HU226738B1 (en) | Method for processing pwm waves | |
| US6366064B1 (en) | Dual mode controller for switching circuirty | |
| JP7639803B2 (ja) | 故障検出回路 | |
| JP2004364443A (ja) | パルス幅変調形インバータ装置 | |
| JP2004364477A (ja) | 交流−交流直接変換形電力変換装置 | |
| US4559593A (en) | Method and apparatus for reducing the number of switching transitions in a voltage source inverter | |
| JPH01110062A (ja) | インバータ装置の並列運転回路 | |
| JPH10295082A (ja) | 単相インバータの制御方式 | |
| JP3419687B2 (ja) | 電流形変換装置の制御装置 | |
| JP2520305B2 (ja) | 電力変換装置 | |
| JPH07298623A (ja) | 中性点クランプ式インバータ | |
| JP3251805B2 (ja) | Ｎｐｃインバータ装置及びその制御方法 | |
| JPH0698556A (ja) | 電力変換器の制御回路 | |
| JPS6132914B2 (ja) | ||
| JPS6260476A (ja) | 電力変換器の短絡防止時間発生回路 | |
| JPH0582153B2 (ja) | ||
| JPS6318420B2 (ja) | ||
| JPS588232B2 (ja) | サイクロコンバ−タの制御方法 | |
| JPH04105563A (ja) | インバータのｐｗｍ回路 |