JPH07219490A - マルチ画面映像表示システム - Google Patents
マルチ画面映像表示システムInfo
- Publication number
- JPH07219490A JPH07219490A JP6015091A JP1509194A JPH07219490A JP H07219490 A JPH07219490 A JP H07219490A JP 6015091 A JP6015091 A JP 6015091A JP 1509194 A JP1509194 A JP 1509194A JP H07219490 A JPH07219490 A JP H07219490A
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- video display
- video
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、各映像表示装置を高速かつ少
ない制御系統で制御するマルチ画面映像表示システムを
提供することにある。 【構成】映像表示装置に例えば2系統1組の制御機能を
設け、この2系統1組の組み合せで各映像表示装置を制
御する。すなわち、マルチ画面映像表示システムが縦N
×横Mマトリクス配列(N行M列)の映像表示装置で構
成されるものとし、各映像表示装置に設けた2系統1組
の制御系統のうち一方(制御V)を横方向にM台列ぶ映
像表示装置の制御用、他方(制御H)を縦方向にN台列
ぶ映像表示装置の制御用とし、横M台が制御可能な制御
ケーブルをそれぞれの行毎に1番目からN番目までの合
計N本と、縦N台が制御可能な制御ケーブルをそれぞれ
の列毎に1番目からM番目までの合計M本でこれらを制
御するようにする。
ない制御系統で制御するマルチ画面映像表示システムを
提供することにある。 【構成】映像表示装置に例えば2系統1組の制御機能を
設け、この2系統1組の組み合せで各映像表示装置を制
御する。すなわち、マルチ画面映像表示システムが縦N
×横Mマトリクス配列(N行M列)の映像表示装置で構
成されるものとし、各映像表示装置に設けた2系統1組
の制御系統のうち一方(制御V)を横方向にM台列ぶ映
像表示装置の制御用、他方(制御H)を縦方向にN台列
ぶ映像表示装置の制御用とし、横M台が制御可能な制御
ケーブルをそれぞれの行毎に1番目からN番目までの合
計N本と、縦N台が制御可能な制御ケーブルをそれぞれ
の列毎に1番目からM番目までの合計M本でこれらを制
御するようにする。
Description
【0001】
【産業上の利用分野】本発明は映像信号を取り込んで複
数の表示装置に多面表示を行う映像表示システムに関す
るものであり、特に複数の映像表示装置を用いて映像信
号の等倍、拡大・縮小、合成表示を簡易にかつ高速に制
御できるマルチ画面映像表示システムに関するものであ
る。
数の表示装置に多面表示を行う映像表示システムに関す
るものであり、特に複数の映像表示装置を用いて映像信
号の等倍、拡大・縮小、合成表示を簡易にかつ高速に制
御できるマルチ画面映像表示システムに関するものであ
る。
【0002】
【従来の技術】マルチ画面映像表示システムは、ブラウ
ン管から成る映像表示装置を複数個配置し、複数の映像
信号を各映像表示装置に分配表示して、1つの大画面を
表示する表示システムである。
ン管から成る映像表示装置を複数個配置し、複数の映像
信号を各映像表示装置に分配表示して、1つの大画面を
表示する表示システムである。
【0003】初期のものとして、特開昭50−3200
9号公報に記載されるようになマルチ画面映像表示シス
テムでは、1つ1つの映像表示装置は一般のテレビジョ
ン装置あるいはコンピュータ用表示装置のように入力映
像信号を等倍で表示する映像表示装置であり、これらの
映像表示装置を制御して、複数の映像を複数台の表示装
置に表示している。上記ではマルチ画面表示に適用した
入力映像信号が必要である。
9号公報に記載されるようになマルチ画面映像表示シス
テムでは、1つ1つの映像表示装置は一般のテレビジョ
ン装置あるいはコンピュータ用表示装置のように入力映
像信号を等倍で表示する映像表示装置であり、これらの
映像表示装置を制御して、複数の映像を複数台の表示装
置に表示している。上記ではマルチ画面表示に適用した
入力映像信号が必要である。
【0004】これに対して現在では、複数の映像信号を
拡大表示する拡大制御回路を設けるシステムが一般的で
ある。例えば、特開平2−304592号公報に記載す
るマルチ画面映像表示システムでは、拡大処理回路を集
中して一箇所に設けて制御し、拡大処理した映像を各映
像表示装置に分配表示する。この方法では、拡大処理回
路は特定の分割数の仕様で設計されているので、表示分
割数が増えると制御が複雑になる等の拡張性に問題が生
じている。
拡大表示する拡大制御回路を設けるシステムが一般的で
ある。例えば、特開平2−304592号公報に記載す
るマルチ画面映像表示システムでは、拡大処理回路を集
中して一箇所に設けて制御し、拡大処理した映像を各映
像表示装置に分配表示する。この方法では、拡大処理回
路は特定の分割数の仕様で設計されているので、表示分
割数が増えると制御が複雑になる等の拡張性に問題が生
じている。
【0005】これを改善すべく、表示装置毎に対応した
画像処理部を設けてこれを個々に制御し、各画像処理部
で適宜拡大処理した映像信号を、画面表示部に分配して
マルチ画面を形成するシステム考えられている。これら
のシステムは、構成や演出の柔軟性に優れるメリットが
有るが、個々の画像処理部を統一的に制御する必要が有
るので制御系統が繁雑であったり、個々の画像処理部へ
の制御時間にばらつきが生じると画面が乱れるなどの問
題が考えられる。例えば、特開平4−280291号公
報に記載するマルチ画面映像表示システムは画像処理部
を映像表示装置の外部に設けており、これら個々の画像
処理部をシステムコントローラで個々に制御する構成で
ある。この場合、個々の画像処理装置への制御アクセス
を等しくできる利点があるが、制御系統・ケーブルが多
い問題がある。また、特開平4−329593号公報に
記載するマルチ画面映像表示システムは、映像表示装置
の内部に設けた画像処理部をリング形式の制御系統で制
御する構成である。この場合、制御系統・ケーブルは最
低1本で済む利点が有るが、画像処理部の機器アドレス
を設定した上で個々のアドレス毎に制御する必要が有
り、アドレスの認識や1台毎の制御などでアクセススピ
ードが遅くなる問題がある。
画像処理部を設けてこれを個々に制御し、各画像処理部
で適宜拡大処理した映像信号を、画面表示部に分配して
マルチ画面を形成するシステム考えられている。これら
のシステムは、構成や演出の柔軟性に優れるメリットが
有るが、個々の画像処理部を統一的に制御する必要が有
るので制御系統が繁雑であったり、個々の画像処理部へ
の制御時間にばらつきが生じると画面が乱れるなどの問
題が考えられる。例えば、特開平4−280291号公
報に記載するマルチ画面映像表示システムは画像処理部
を映像表示装置の外部に設けており、これら個々の画像
処理部をシステムコントローラで個々に制御する構成で
ある。この場合、個々の画像処理装置への制御アクセス
を等しくできる利点があるが、制御系統・ケーブルが多
い問題がある。また、特開平4−329593号公報に
記載するマルチ画面映像表示システムは、映像表示装置
の内部に設けた画像処理部をリング形式の制御系統で制
御する構成である。この場合、制御系統・ケーブルは最
低1本で済む利点が有るが、画像処理部の機器アドレス
を設定した上で個々のアドレス毎に制御する必要が有
り、アドレスの認識や1台毎の制御などでアクセススピ
ードが遅くなる問題がある。
【0006】
【発明が解決しようとする課題】上記のごとく、表示装
置毎に対応した画像処理部を設けてこれを個々に制御
し、各画像処理部で適宜拡大処理した映像信号を、画面
表示部に分配してマルチ画面を形成するシステムは、構
成や演出の柔軟性に優れるメリットが有るが、個々の画
像処理部を統一的に制御する必要が有るので制御系統が
繁雑であったり、個々の画像処理部への制御時間にばら
つきが生じると画面が乱れるなどの問題が考えられる。
置毎に対応した画像処理部を設けてこれを個々に制御
し、各画像処理部で適宜拡大処理した映像信号を、画面
表示部に分配してマルチ画面を形成するシステムは、構
成や演出の柔軟性に優れるメリットが有るが、個々の画
像処理部を統一的に制御する必要が有るので制御系統が
繁雑であったり、個々の画像処理部への制御時間にばら
つきが生じると画面が乱れるなどの問題が考えられる。
【0007】本発明の目的は、これら表示装置毎に対応
した画像処理部を個々に制御するマルチ画面映像表示シ
ステムでの問題に対処し、表示システムの柔軟性、拡張
性を損なうことなく、システム制御を容易にかつ迅速に
制御できるマルチ画面映像表示システムを提供すること
にある。
した画像処理部を個々に制御するマルチ画面映像表示シ
ステムでの問題に対処し、表示システムの柔軟性、拡張
性を損なうことなく、システム制御を容易にかつ迅速に
制御できるマルチ画面映像表示システムを提供すること
にある。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、映像表示装置に例えば2系統の組み合せで1組の制
御を実現する2系統1組の制御機能を設け、この2系統
1組のマトリクス組み合せで各映像表示装置を制御す
る。すなわち、マルチ画面映像表示システムが縦N×横
Mマトリクス配列(N行M列)の映像表示装置で構成さ
れるものとし、各映像表示装置に設けた2系統1組の制
御系統のうち一方(制御V)を横方向にM台列ぶ映像表
示装置のV制御用、他方(制御H)を縦方向にN台列ぶ
映像表示装置のH制御用とし、横M台が制御可能な制御
ケーブルをそれぞれの行毎に1番目からN番目までの合
計N本と、縦N台が制御可能な制御ケーブルをそれぞれ
の列毎に1番目からM番目までの合計M本でこれらを制
御するようにする。
め、映像表示装置に例えば2系統の組み合せで1組の制
御を実現する2系統1組の制御機能を設け、この2系統
1組のマトリクス組み合せで各映像表示装置を制御す
る。すなわち、マルチ画面映像表示システムが縦N×横
Mマトリクス配列(N行M列)の映像表示装置で構成さ
れるものとし、各映像表示装置に設けた2系統1組の制
御系統のうち一方(制御V)を横方向にM台列ぶ映像表
示装置のV制御用、他方(制御H)を縦方向にN台列ぶ
映像表示装置のH制御用とし、横M台が制御可能な制御
ケーブルをそれぞれの行毎に1番目からN番目までの合
計N本と、縦N台が制御可能な制御ケーブルをそれぞれ
の列毎に1番目からM番目までの合計M本でこれらを制
御するようにする。
【0009】
【作用】上記構成において、例えば、I番目の制御Vに
よってI行横方向に列ぶ映像表示装置が制御可能とな
り、さらにJ番目の制御HによってをJ列縦方向に列ぶ
映像表示装置の制御が可能と成る。各映像表示装置はこ
れら制御Vおよび制御Hを1組として制御されるのであ
るから、I番目の制御VおよびJ番目の制御Hによって
I行J列目の映像表示装置の制御が選択可能と成る。
よってI行横方向に列ぶ映像表示装置が制御可能とな
り、さらにJ番目の制御HによってをJ列縦方向に列ぶ
映像表示装置の制御が可能と成る。各映像表示装置はこ
れら制御Vおよび制御Hを1組として制御されるのであ
るから、I番目の制御VおよびJ番目の制御Hによって
I行J列目の映像表示装置の制御が選択可能と成る。
【0010】さらに、制御Vを全てONにした状態でJ
番目の制御により、J列縦方向に列ぶ映像表示装置を一
括制御することも可能である。
番目の制御により、J列縦方向に列ぶ映像表示装置を一
括制御することも可能である。
【0011】さらにまた、制御Vおよび制御Hを同時に
ONとすることにより、全ての映像表示装置を同時に制
御することも可能となる。
ONとすることにより、全ての映像表示装置を同時に制
御することも可能となる。
【0012】すなわち上記構成によれば、本発明のマル
チ画面映像表示システムは、個々の映像表示装置を制御
する従来技術がN×M本のケーブルが必要であるのに比
べて少ない(N+M)本の制御ケーブルでシステム制御
可能となり、また、機器アドレスを設定してリング形式
で制御する従来技術に比べて迅速かつ一様なシステム制
御が可能と成る。
チ画面映像表示システムは、個々の映像表示装置を制御
する従来技術がN×M本のケーブルが必要であるのに比
べて少ない(N+M)本の制御ケーブルでシステム制御
可能となり、また、機器アドレスを設定してリング形式
で制御する従来技術に比べて迅速かつ一様なシステム制
御が可能と成る。
【0013】
【実施例】以下では、N行M列での抽象的な説明を避
け、最も具体的かつ簡単なシステム構成として2行2列
に並ぶ4台の映像表示装置を用いて、本発明の詳細な実
施例を具体的に説明する。
け、最も具体的かつ簡単なシステム構成として2行2列
に並ぶ4台の映像表示装置を用いて、本発明の詳細な実
施例を具体的に説明する。
【0014】図1の説明(マルチ画面映像表示システム
の実施例1):図1は本発明における第1の実施例を説
明するための、4台の映像表示装置1−1〜1−4を2
行2列に配列して構成するマルチ画面映像表示システム
のブロック図である。
の実施例1):図1は本発明における第1の実施例を説
明するための、4台の映像表示装置1−1〜1−4を2
行2列に配列して構成するマルチ画面映像表示システム
のブロック図である。
【0015】図1の構成:図1に示すシステムブロック
図は、それぞれが主制御回路30、拡大回路31、駆動
回路32および表示部8から構成される4台の映像表示
装置1−1,1−2,1−3,1−4と、信号源の一例
としてEWS(Engineering Work Station)信号源10
0、NTSC(National Television Systems Commite
e;TVの放送規格)信号源101、HD(High Defini
tion or Hi Vision)信号源103と、AV(Audio Vis
ual)コントローラ200と、集中制御卓300、AV
コントローラの制御系統35C、映像表示装置1−1〜
1−4の行方向制御系統35V−1,35V−2、映像
伝送系統11−1〜11−4から構成される。
図は、それぞれが主制御回路30、拡大回路31、駆動
回路32および表示部8から構成される4台の映像表示
装置1−1,1−2,1−3,1−4と、信号源の一例
としてEWS(Engineering Work Station)信号源10
0、NTSC(National Television Systems Commite
e;TVの放送規格)信号源101、HD(High Defini
tion or Hi Vision)信号源103と、AV(Audio Vis
ual)コントローラ200と、集中制御卓300、AV
コントローラの制御系統35C、映像表示装置1−1〜
1−4の行方向制御系統35V−1,35V−2、映像
伝送系統11−1〜11−4から構成される。
【0016】機器配置には多数の表示システムが考えら
れるが、図1の構成は特に、表示監視人が集中制御卓3
01に位置し、4台の映像表示装置1−1〜1−4にE
WS,NTSC,HDなどの映像を複数表示かつ合成表
示するマルチ画面映像表示システムである。
れるが、図1の構成は特に、表示監視人が集中制御卓3
01に位置し、4台の映像表示装置1−1〜1−4にE
WS,NTSC,HDなどの映像を複数表示かつ合成表
示するマルチ画面映像表示システムである。
【0017】図1の動作:集中制御卓300は、表示プ
ログラムに合わせて制御系統35Cを介してAVコント
ローラ201を制御するとともに、制御系統35V−
1,3V−2,35H−1,35H−2を介してそれぞ
れ映像表示装置1−1と1−2,1−3と1−4,1−
1と1−3,1−2と1−4の制御をおこなう。AVコ
ントローラ200は、集中制御卓300からの制御情報
に基づいて、EWS信号源100、NTSC信号源10
1、HD信号源103などからの映像を切り替え、切り
替えた映像を映像伝送系統11−1,11−2,11−
3,11−4を介してそれぞれ映像表示装置1−1,1
−2,1−3,1−4に送る。これら映像表示装置1−
1〜1−4はそれぞれ制御系統35V−1,35V2,
35H−1,35H−2からの制御情報に基づいて拡大
・駆動制御を行い、映像伝送系統11−1,11−2,
11−3,11−4を介して送られてくるEWS,NT
SC,HDなどの映像を1面表示、2面表示、3面表
示、4面表示あるいはこれらを組み合せた合成表示を行
う。
ログラムに合わせて制御系統35Cを介してAVコント
ローラ201を制御するとともに、制御系統35V−
1,3V−2,35H−1,35H−2を介してそれぞ
れ映像表示装置1−1と1−2,1−3と1−4,1−
1と1−3,1−2と1−4の制御をおこなう。AVコ
ントローラ200は、集中制御卓300からの制御情報
に基づいて、EWS信号源100、NTSC信号源10
1、HD信号源103などからの映像を切り替え、切り
替えた映像を映像伝送系統11−1,11−2,11−
3,11−4を介してそれぞれ映像表示装置1−1,1
−2,1−3,1−4に送る。これら映像表示装置1−
1〜1−4はそれぞれ制御系統35V−1,35V2,
35H−1,35H−2からの制御情報に基づいて拡大
・駆動制御を行い、映像伝送系統11−1,11−2,
11−3,11−4を介して送られてくるEWS,NT
SC,HDなどの映像を1面表示、2面表示、3面表
示、4面表示あるいはこれらを組み合せた合成表示を行
う。
【0018】図1の効果:図1の映像表示装置を4台用
いた表示システムにおいて、少なくとも以下のように3
つの制御モードが可能であり、これに応じてさまざまな
制御を行うことができる。
いた表示システムにおいて、少なくとも以下のように3
つの制御モードが可能であり、これに応じてさまざまな
制御を行うことができる。
【0019】(1)1面だけの制御モード:例えば制御
系統35V−1と制御系統35H−1により、映像表示
装置1−1のみの制御が可能である。
系統35V−1と制御系統35H−1により、映像表示
装置1−1のみの制御が可能である。
【0020】(2)縦1列もしくは横1行の映像表示装
置(本実施例では2面)を同時制御するモード:例えば
制御系統35V−1と制御系統35H−1,35H−2
により映像表示装置1−1と1−2の制御が可能であ
る。
置(本実施例では2面)を同時制御するモード:例えば
制御系統35V−1と制御系統35H−1,35H−2
により映像表示装置1−1と1−2の制御が可能であ
る。
【0021】(3)全面(本実施例では4面)を同時制
御するモード:制御系統35V−1,35V−2と制御
系統35H−1,35H−2により、4面同時に制御が
可能である。
御するモード:制御系統35V−1,35V−2と制御
系統35H−1,35H−2により、4面同時に制御が
可能である。
【0022】すなわち、本実施例に従えば、4本の制御
系統35V−1,3V−2,35H−1,35H−2を
用いて、4面の映像表示装置1−1,1−2,1−3,
1−4を1面毎、2面毎、4面毎に制御でき、1面ごと
に制御する従来技術に比べて効率が良くかつ迅速な制御
が可能である。
系統35V−1,3V−2,35H−1,35H−2を
用いて、4面の映像表示装置1−1,1−2,1−3,
1−4を1面毎、2面毎、4面毎に制御でき、1面ごと
に制御する従来技術に比べて効率が良くかつ迅速な制御
が可能である。
【0023】なお、制御系統の本数に関しては、実施例
毎に本発明の効果が変化する。
毎に本発明の効果が変化する。
【0024】たとえば、図1では表示面数4面に対して
4本の制御系統35V−1,3V−2,35H−1,3
5H−2を用いているが、これは映像表示装置を2行2
列に並べた4面マルチ画面映像表示システムの実施例で
の制御系統の本数である。映像表示装置をN行M列に並
べたN×M面マルチ画面映像表示システムの実施例での
制御系統は(N+M)本となることは明白であり、表示
面数に比べて制御系統が少なくなるという効果がある。
4本の制御系統35V−1,3V−2,35H−1,3
5H−2を用いているが、これは映像表示装置を2行2
列に並べた4面マルチ画面映像表示システムの実施例で
の制御系統の本数である。映像表示装置をN行M列に並
べたN×M面マルチ画面映像表示システムの実施例での
制御系統は(N+M)本となることは明白であり、表示
面数に比べて制御系統が少なくなるという効果がある。
【0025】逆に制御系統が多くなる様な映像表示装置
の並べ方があり、例えば横方向に4台の映像表示装置を
並べた4面マルチ画面映像表示システムも考えられる。
この場合、本発明の実施例を適用したときの制御系統の
本数は、横1列を共通に制御するV制御系統が1本と各
映像表示装置を制御するH制御系統が4本の合計5系統
となり、表示面数より制御系統数が増える。一般に、N
台を1列に並べるN面マルチ画面映像表示システムの場
合の本発明の実施例の場合には、制御系統が(N+1)
本となり制御系統低減の効果は生じないが、迅速に制御
できるという効果が有ることは明かである。
の並べ方があり、例えば横方向に4台の映像表示装置を
並べた4面マルチ画面映像表示システムも考えられる。
この場合、本発明の実施例を適用したときの制御系統の
本数は、横1列を共通に制御するV制御系統が1本と各
映像表示装置を制御するH制御系統が4本の合計5系統
となり、表示面数より制御系統数が増える。一般に、N
台を1列に並べるN面マルチ画面映像表示システムの場
合の本発明の実施例の場合には、制御系統が(N+1)
本となり制御系統低減の効果は生じないが、迅速に制御
できるという効果が有ることは明かである。
【0026】図2の説明(実施例1に用いる映像表示装
置の入力端子図):図2は、前記図1に示す本発明の第
1の実施例を更に具体的に説明するための、2つの入力
映像信号を信号処理してアナログディスプレイに表示す
る拡大回路内蔵の映像表示装置の入力端子図である。
置の入力端子図):図2は、前記図1に示す本発明の第
1の実施例を更に具体的に説明するための、2つの入力
映像信号を信号処理してアナログディスプレイに表示す
る拡大回路内蔵の映像表示装置の入力端子図である。
【0027】図2の構成:図2は、映像表示装置の本体
1に設けられた2系統のRGB映像入力端子10A,1
0Bとそれぞれの同期入力端子40A,40B、および
2系統1組の制御端子30H,30Vから構成される。
1に設けられた2系統のRGB映像入力端子10A,1
0Bとそれぞれの同期入力端子40A,40B、および
2系統1組の制御端子30H,30Vから構成される。
【0028】図2の動作:図2に示す映像表示装置は、
RBG映像入力端子10Bに入力する映像Bを拡大処理
する機能を内蔵し、RGB映像入力端子10Aに入力す
る映像Aをスルー表示する機能を有し、前記拡大処理し
た映像Bとスルー表示の映像Aとを切替もしくは合成し
て、画面上に表示する。これら処理、すなわち映像Bの
拡大処理、映像Bと映像Aとの切替・合成処理等は、2
系統1組の制御端子30Vと30Hに同時アクセスする
ことにより、機能する。
RBG映像入力端子10Bに入力する映像Bを拡大処理
する機能を内蔵し、RGB映像入力端子10Aに入力す
る映像Aをスルー表示する機能を有し、前記拡大処理し
た映像Bとスルー表示の映像Aとを切替もしくは合成し
て、画面上に表示する。これら処理、すなわち映像Bの
拡大処理、映像Bと映像Aとの切替・合成処理等は、2
系統1組の制御端子30Vと30Hに同時アクセスする
ことにより、機能する。
【0029】この図2に示す映像表示動作の動作を、さ
らに図3を用いて具体的に説明する。
らに図3を用いて具体的に説明する。
【0030】図3の説明(実施例1に用いる映像表示装
置のブロック図)図3は、前記図1に示す本発明の第1
の実施例を更に具体的に説明するための、2つの入力映
像信号を信号処理してアナログディスプレイに表示する
拡大回路内蔵の映像表示装置の回路ブロック図の1例で
ある。
置のブロック図)図3は、前記図1に示す本発明の第1
の実施例を更に具体的に説明するための、2つの入力映
像信号を信号処理してアナログディスプレイに表示する
拡大回路内蔵の映像表示装置の回路ブロック図の1例で
ある。
【0031】図3の構成:図3のブロック図に示す点線
枠の映像表示装置1は、映像A,Bの入力端子10A,
10Bと、同期信号A,Bの入力端子40A,40B
と、制御H,Vの制御端子30V,Hと、制御端子30
Vへの制御信号(制御V)および制御端子30Hへの制
御信号(制御H)に基づいて動作する主制御回路30
と、主制御回路30からの制御信号に基づいて映像Bを
拡大処理する点線枠で示す拡大回路31と、主制御回路
30からの制御信号に基づいて映像Aおよび拡大回路3
1からの映像Bとを切替・合成する点線枠で示す駆動回
路32と、主制御回路に基づいて同期AとBを切り替え
て前記拡大回路31および駆動回路32に供給する同期
切替回路6と、表示ディスプレイ8から構成される。
枠の映像表示装置1は、映像A,Bの入力端子10A,
10Bと、同期信号A,Bの入力端子40A,40B
と、制御H,Vの制御端子30V,Hと、制御端子30
Vへの制御信号(制御V)および制御端子30Hへの制
御信号(制御H)に基づいて動作する主制御回路30
と、主制御回路30からの制御信号に基づいて映像Bを
拡大処理する点線枠で示す拡大回路31と、主制御回路
30からの制御信号に基づいて映像Aおよび拡大回路3
1からの映像Bとを切替・合成する点線枠で示す駆動回
路32と、主制御回路に基づいて同期AとBを切り替え
て前記拡大回路31および駆動回路32に供給する同期
切替回路6と、表示ディスプレイ8から構成される。
【0032】拡大回路31は映像Bの入力端子10B、
アナログ信号をディジタル信号に変換するA/D回路2
1、ディジタル変換した映像信号を記憶するメモリ回路
22、メモリ回路22からのディジタル信号をアナログ
信号に変換するD/A回路23、A/D回路21からの
ディジタル信号をメモリ回路22に書き込むための書込
制御回路24、メモリ回路22からのディジタル信号を
D/A回路23に読み出すための読出制御回路26、主
制御回路30からの制御信号にもとづいて書込制御回路
21および読出制御回路26を制御する拡大制御回路2
5から構成される。
アナログ信号をディジタル信号に変換するA/D回路2
1、ディジタル変換した映像信号を記憶するメモリ回路
22、メモリ回路22からのディジタル信号をアナログ
信号に変換するD/A回路23、A/D回路21からの
ディジタル信号をメモリ回路22に書き込むための書込
制御回路24、メモリ回路22からのディジタル信号を
D/A回路23に読み出すための読出制御回路26、主
制御回路30からの制御信号にもとづいて書込制御回路
21および読出制御回路26を制御する拡大制御回路2
5から構成される。
【0033】駆動回路32は、映像Aと映像Bとの画面
切替・合成を行う画面合成回路5、合成した映像信号を
処理して表示装置8を駆動する映像処理回路7、前記画
面合成回路5および映像処理回路7を制御する表示制御
回路4から構成される。
切替・合成を行う画面合成回路5、合成した映像信号を
処理して表示装置8を駆動する映像処理回路7、前記画
面合成回路5および映像処理回路7を制御する表示制御
回路4から構成される。
【0034】なお、拡大回路31と映像表示装置1との
入出力接続端子は、同期信号、映像信号等のような信号
処理に必要な最小限の信号について限定し、電源等など
についは省略している。
入出力接続端子は、同期信号、映像信号等のような信号
処理に必要な最小限の信号について限定し、電源等など
についは省略している。
【0035】また、映像信号A,Bは例えば3本のRG
B信号で構成される場合であっても1系統の入出力端子
でまとめ示している。同期信号あるいは制御信号につい
ても同様に、本来複数本の信号で構成されるものである
が、1系統でまとめて扱っている。
B信号で構成される場合であっても1系統の入出力端子
でまとめ示している。同期信号あるいは制御信号につい
ても同様に、本来複数本の信号で構成されるものである
が、1系統でまとめて扱っている。
【0036】さらに、拡大制御を司る拡大制御回路25
および書込制御回路24、読出制御回路26、および切
替・合成制御を司る表示制御回路4は主制御回路30に
まとまとめて含めることも可能であるが、動作機能を明
確にするために個々に分けて構成している。
および書込制御回路24、読出制御回路26、および切
替・合成制御を司る表示制御回路4は主制御回路30に
まとまとめて含めることも可能であるが、動作機能を明
確にするために個々に分けて構成している。
【0037】図3の動作:制御Hおよび制御Vの制御端
子30H,30Vに、制御Hおよび制御Vを同時に入力
することにより、主制御回路30は制御Hおよび制御V
の情報をデコードして拡大制御信号(拡大X)および表
示制御信号(表示W)出力し、拡大制御回路25、同期
切替回路6、表示制御回路4を所定のモードに制御す
る。
子30H,30Vに、制御Hおよび制御Vを同時に入力
することにより、主制御回路30は制御Hおよび制御V
の情報をデコードして拡大制御信号(拡大X)および表
示制御信号(表示W)出力し、拡大制御回路25、同期
切替回路6、表示制御回路4を所定のモードに制御す
る。
【0038】入力端子10Aには映像Aを入力し、合成
する1つの信号として画面合成回路5に映像Aを入力す
る。入力端子10Bには映像Bを入力し、拡大回路31
では映像Bの所定部分を拡大しかつ同期切替回路6の出
力に基づいて同期をあわせて、合成する他方の信号とし
て画面合成回路5に入力する。映像処理回路7では、画
面合成した映像信号に振幅調整や輪郭補正などの映像処
理を施して、表示ディスプレイ8に表示する。
する1つの信号として画面合成回路5に映像Aを入力す
る。入力端子10Bには映像Bを入力し、拡大回路31
では映像Bの所定部分を拡大しかつ同期切替回路6の出
力に基づいて同期をあわせて、合成する他方の信号とし
て画面合成回路5に入力する。映像処理回路7では、画
面合成した映像信号に振幅調整や輪郭補正などの映像処
理を施して、表示ディスプレイ8に表示する。
【0039】上記動作において、映像表示装置1では、
画面合成回路5および同期切替回路6の状態によって4
つの表示モードが可能である。
画面合成回路5および同期切替回路6の状態によって4
つの表示モードが可能である。
【0040】(1)入力端子10Aに入力する映像Aだ
けをスルーにて表示する場合。
けをスルーにて表示する場合。
【0041】(2)入力端子10Bに入力する映像Bだ
けを拡大し、同期Bに同期して表示する場合。
けを拡大し、同期Bに同期して表示する場合。
【0042】(3)入力端子10Bに入力する映像Bだ
けを拡大し、同期Aに同期して表示する場合。
けを拡大し、同期Aに同期して表示する場合。
【0043】(4)入力端子10Aおよび入力端子10
Bに入力するそれぞれ映像Aおよび映像Bを合成し、同
期Aに同期して表示する場合。
Bに入力するそれぞれ映像Aおよび映像Bを合成し、同
期Aに同期して表示する場合。
【0044】各モードは以下のとおりに実現できる。
【0045】(1)のモードで入力端子10Aに入力す
る映像Aだけをスルーにて表示する場合は、同期切替回
路6は同期Aを通過させ、画面合成回路5は映像Aだけ
を通過させる。すなわち、画像合成回路5では映像Aだ
けが出力され、映像処理回路7では同期Aに同期した映
像処理を映像Aに施し、表示装置8では映像Aだけを表
示する。
る映像Aだけをスルーにて表示する場合は、同期切替回
路6は同期Aを通過させ、画面合成回路5は映像Aだけ
を通過させる。すなわち、画像合成回路5では映像Aだ
けが出力され、映像処理回路7では同期Aに同期した映
像処理を映像Aに施し、表示装置8では映像Aだけを表
示する。
【0046】(2)のモードで入力端子10Bに入力す
る映像Bだけを拡大し同期Bに同期して表示する場合
は、同期切替回路6は同期Bを通過させ、画面合成回路
5は拡大回路31で処理された映像B(以下;拡大映像
B)だけを通過させる。すなわち、画像合成回路5では
映像Bだけが出力され、映像処理回路7では同期Bに同
期した映像処理を拡大映像Bに施して表示ディスプレイ
8に拡大映像Bだけを表示する。ここで拡大回路31で
は以下の処理により、映像Bに対する拡大処理を行い、
同期切替回路6の出力信号、この(2)のモードでは同
期B、に同期して拡大映像Bを出力する。
る映像Bだけを拡大し同期Bに同期して表示する場合
は、同期切替回路6は同期Bを通過させ、画面合成回路
5は拡大回路31で処理された映像B(以下;拡大映像
B)だけを通過させる。すなわち、画像合成回路5では
映像Bだけが出力され、映像処理回路7では同期Bに同
期した映像処理を拡大映像Bに施して表示ディスプレイ
8に拡大映像Bだけを表示する。ここで拡大回路31で
は以下の処理により、映像Bに対する拡大処理を行い、
同期切替回路6の出力信号、この(2)のモードでは同
期B、に同期して拡大映像Bを出力する。
【0047】拡大制御回路25は主制御回路30に準拠
して書込制御回路21と読出制御回路26を制御し、ま
ず、書込制御回路24は、同期B(=映像Bの同期信
号)に同期してA/D回路21およびメモリ回路22の
タイミング制御を行う。A/D回路21は入力端子40
Bに入力する同期B(=映像Bの同期信号)に同期し
て、入力端子10Bに入力する映像B(=映像信号B)
をディジタル信号に変換する。メモリ回路22はA/D
変換したディジタル信号で拡大すべき部分を一時的に記
憶する。次に、読出制御回路26は、映像Bの拡大処理
のみの場合であるので同期切替回路6の同期Bに同期し
てメモリ回路22およびD/A回路23のタイミング制
御を行う。メモリ回路22は切替回路6の同期Aあるい
は同期Bの切替出力に同期して、記憶したディジタル信
号を拡大して読み出す。D/A回路23は読み出された
ディジタル信号をアナログ信号に変換し、同期Bに同期
した周波数のアナログ映像信号を出力する。
して書込制御回路21と読出制御回路26を制御し、ま
ず、書込制御回路24は、同期B(=映像Bの同期信
号)に同期してA/D回路21およびメモリ回路22の
タイミング制御を行う。A/D回路21は入力端子40
Bに入力する同期B(=映像Bの同期信号)に同期し
て、入力端子10Bに入力する映像B(=映像信号B)
をディジタル信号に変換する。メモリ回路22はA/D
変換したディジタル信号で拡大すべき部分を一時的に記
憶する。次に、読出制御回路26は、映像Bの拡大処理
のみの場合であるので同期切替回路6の同期Bに同期し
てメモリ回路22およびD/A回路23のタイミング制
御を行う。メモリ回路22は切替回路6の同期Aあるい
は同期Bの切替出力に同期して、記憶したディジタル信
号を拡大して読み出す。D/A回路23は読み出された
ディジタル信号をアナログ信号に変換し、同期Bに同期
した周波数のアナログ映像信号を出力する。
【0048】(3)のモードで入力端子10Bに入力す
る映像Bだけを拡大し同期Aに同期して表示する場合
は、同期切替回路6は同期Aを通過させ、画面合成回路
5は拡大回路31で処理された映像B(以下;拡大映像
B)だけを通過させる。すなわち、画像合成回路5は映
像Bだけが出力され、映像処理回路7は同期Aに同期し
た映像処理を拡大映像Bに施して表示ディスプレイ8に
拡大映像Bだけを表示する。ここで拡大回路31は映像
Bに対する拡大処理を行い、同期切替回路6の出力信
号、この(3)のモードでは同期A、に同期して拡大映
像Bを出力する。
る映像Bだけを拡大し同期Aに同期して表示する場合
は、同期切替回路6は同期Aを通過させ、画面合成回路
5は拡大回路31で処理された映像B(以下;拡大映像
B)だけを通過させる。すなわち、画像合成回路5は映
像Bだけが出力され、映像処理回路7は同期Aに同期し
た映像処理を拡大映像Bに施して表示ディスプレイ8に
拡大映像Bだけを表示する。ここで拡大回路31は映像
Bに対する拡大処理を行い、同期切替回路6の出力信
号、この(3)のモードでは同期A、に同期して拡大映
像Bを出力する。
【0049】(4)のモードで入力端子10Aおよび入
力端子10Bに入力するそれぞれ映像Aおよび映像Bを
合成して表示する場合には、同期切替回路6は同期Aを
通過させ、画面合成回路5は映像Aおよび映像Aと同じ
周波数となるように拡大回路31で処理された映像B
(以下;拡大映像B)を適宜切り替えて出力する。すな
わち、画面合成回路5から映像Aおよび同周波数の拡大
映像Bとの合成画面が出力され、この合成画面に対して
映像処理回路7では同期Aに同期した映像処理を施して
表示装置8に表示する。この(3)モードでの拡大回路
31は以下の処理により、映像Bに対する拡大処理を行
い、同期切替回路6の出力信号、この(3)のモードで
は同期Aに同期して拡大映像Bを出力する。
力端子10Bに入力するそれぞれ映像Aおよび映像Bを
合成して表示する場合には、同期切替回路6は同期Aを
通過させ、画面合成回路5は映像Aおよび映像Aと同じ
周波数となるように拡大回路31で処理された映像B
(以下;拡大映像B)を適宜切り替えて出力する。すな
わち、画面合成回路5から映像Aおよび同周波数の拡大
映像Bとの合成画面が出力され、この合成画面に対して
映像処理回路7では同期Aに同期した映像処理を施して
表示装置8に表示する。この(3)モードでの拡大回路
31は以下の処理により、映像Bに対する拡大処理を行
い、同期切替回路6の出力信号、この(3)のモードで
は同期Aに同期して拡大映像Bを出力する。
【0050】拡大制御回路25は主制御回路30からの
拡大Xに準拠して書込制御回路21と読出制御回路26
を制御し、まず、書込制御回路24は、同期Bに同期し
てA/D回路21およびメモリ回路22のタイミング制
御を行う。A/D回路21は入力端子40Bに入力する
同期Bに同期して、入力端子10Bに入力する映像Bを
ディジタル信号に変換する。メモリ回路22はA/D変
換したディジタル信号で拡大すべき部分を一時的に記憶
する。次に、読出制御回路26は、映像Bと映像Aの画
面合成を行う場合であるので、切替回路6の同期Aの出
力に同期してメモリ回路22およびD/A回路23のタ
イミング制御を行う。すなわち、メモリ回路22は切替
回路6の同期Aの切替出力に同期して、記憶したディジ
タル信号を拡大して読み出す。D/A回路23は読み出
されたディジタル信号をアナログ信号に変換し、同期A
の周波数に基づくアナログ映像信号を出力する。
拡大Xに準拠して書込制御回路21と読出制御回路26
を制御し、まず、書込制御回路24は、同期Bに同期し
てA/D回路21およびメモリ回路22のタイミング制
御を行う。A/D回路21は入力端子40Bに入力する
同期Bに同期して、入力端子10Bに入力する映像Bを
ディジタル信号に変換する。メモリ回路22はA/D変
換したディジタル信号で拡大すべき部分を一時的に記憶
する。次に、読出制御回路26は、映像Bと映像Aの画
面合成を行う場合であるので、切替回路6の同期Aの出
力に同期してメモリ回路22およびD/A回路23のタ
イミング制御を行う。すなわち、メモリ回路22は切替
回路6の同期Aの切替出力に同期して、記憶したディジ
タル信号を拡大して読み出す。D/A回路23は読み出
されたディジタル信号をアナログ信号に変換し、同期A
の周波数に基づくアナログ映像信号を出力する。
【0051】なお、以上の表示モード(1)〜(4)の
説明では、映像処理回路7あるいは表示装置8の表示周
波数については特に言及していないが、表示ディスプレ
イ8は少なくとも映像Aおよび映像Bの周波数で表示で
きるいわゆるマルチスキャンタイプのディスプレイであ
ることを想定し、これを表示制御回路4で制御すること
も可能である。
説明では、映像処理回路7あるいは表示装置8の表示周
波数については特に言及していないが、表示ディスプレ
イ8は少なくとも映像Aおよび映像Bの周波数で表示で
きるいわゆるマルチスキャンタイプのディスプレイであ
ることを想定し、これを表示制御回路4で制御すること
も可能である。
【0052】他の想定でも、例えば表示ディスプレイ8
が映像Aの波数のみに対応するシングルスキャンタイプ
のディスプレイであっても、映像Aと映像Bとの画面合
成が可能であることはいうまでもない。ただし、表示デ
ィスプレイ8が映像A(すなわち同期A)に対応するシ
ングルスキャンである場合には、例えば本発明の実施例
1における表示モード(2)で言及する「同期Bに同期
して表示する」ことは実施出来ない等、表示モードの機
能が若干制限される。
が映像Aの波数のみに対応するシングルスキャンタイプ
のディスプレイであっても、映像Aと映像Bとの画面合
成が可能であることはいうまでもない。ただし、表示デ
ィスプレイ8が映像A(すなわち同期A)に対応するシ
ングルスキャンである場合には、例えば本発明の実施例
1における表示モード(2)で言及する「同期Bに同期
して表示する」ことは実施出来ない等、表示モードの機
能が若干制限される。
【0053】さらになお、図3に示す実施例では画面合
成時のアナログ映像Aの直流分については言及していな
いが、映像Aの直流分があらかじめ決定していないなら
ば、映像Aのクランプ回路を画面合成回路5の直前に設
けることはいうまでもない。 図3の効果:以上の図3に示す映像表示装置1に従え
ば、制御Hおよび制御Vの外部制御に基づいて、周波数
の異なる映像A、映像Bを入力として、映像Aのスルー
表示、映像Bの拡大表示あるいは映像Aと映像Bの合成
画面表示を行うことが出来る。
成時のアナログ映像Aの直流分については言及していな
いが、映像Aの直流分があらかじめ決定していないなら
ば、映像Aのクランプ回路を画面合成回路5の直前に設
けることはいうまでもない。 図3の効果:以上の図3に示す映像表示装置1に従え
ば、制御Hおよび制御Vの外部制御に基づいて、周波数
の異なる映像A、映像Bを入力として、映像Aのスルー
表示、映像Bの拡大表示あるいは映像Aと映像Bの合成
画面表示を行うことが出来る。
【0054】図4の説明(主制御回路のブロック図その
1):図4は、前記図1に示す本発明の第1の実施例に
おける制御方式を更に具体的に説明するための、主制御
回路30のブロック構成例である。制御データの送受方
式としてさまざまな規格が存在するが、図4ではコンピ
ュータ周辺回路の標準的なインタフェース規格であるR
S−232Cを用いた場合を例にして示す。
1):図4は、前記図1に示す本発明の第1の実施例に
おける制御方式を更に具体的に説明するための、主制御
回路30のブロック構成例である。制御データの送受方
式としてさまざまな規格が存在するが、図4ではコンピ
ュータ周辺回路の標準的なインタフェース規格であるR
S−232Cを用いた場合を例にして示す。
【0055】図4の構成:図4に示す主制御回路30
は、制御H,Vの入力端子30H,30Vと、RS−2
32C回路30−1と、AND回路30−2と、MPU
(マイクロプロセッサユニット)回路30−3と、拡大
制御の出力端子30X、表示制御Wの出力端子30Wか
ら構成される。
は、制御H,Vの入力端子30H,30Vと、RS−2
32C回路30−1と、AND回路30−2と、MPU
(マイクロプロセッサユニット)回路30−3と、拡大
制御の出力端子30X、表示制御Wの出力端子30Wか
ら構成される。
【0056】図4の動作:例えばRS−232C規格の
制御Hを入力端子30H、High/Lowの制御Vを
入力端子30Vに入力する。RS−232C回路30−
1は制御Hをとりこみ、例えば制御Hが入力したことを
知らせるデータターミナルレディ信号(DTR)と、R
S−232Cの通信データを出力する。AND回路30
−2は、RS−232C回路30−1からのDTRと入
力端子30Vからの制御Vとの論理和(AND)を出力
し、MPU回路30−3の動作制御端子(例えばENA
BLE端子)に入力する。MPU回路30−3は、RS
−232C回路30−1からの通信データを入力端子D
inに取り込み、出力端子Do1から拡大制御信号(拡
大X)を、出力端子Do2から表示制御信号(表示W)
を出力する。拡大Xおよび表示Wは、それぞれ主制御回
路30の出力端子30Xおよび30Wを介して、図3に
おける拡大制御回路25および表示制御回路4に供与さ
れる。
制御Hを入力端子30H、High/Lowの制御Vを
入力端子30Vに入力する。RS−232C回路30−
1は制御Hをとりこみ、例えば制御Hが入力したことを
知らせるデータターミナルレディ信号(DTR)と、R
S−232Cの通信データを出力する。AND回路30
−2は、RS−232C回路30−1からのDTRと入
力端子30Vからの制御Vとの論理和(AND)を出力
し、MPU回路30−3の動作制御端子(例えばENA
BLE端子)に入力する。MPU回路30−3は、RS
−232C回路30−1からの通信データを入力端子D
inに取り込み、出力端子Do1から拡大制御信号(拡
大X)を、出力端子Do2から表示制御信号(表示W)
を出力する。拡大Xおよび表示Wは、それぞれ主制御回
路30の出力端子30Xおよび30Wを介して、図3に
おける拡大制御回路25および表示制御回路4に供与さ
れる。
【0057】なお、一般にRS−232Cを用いた通信
方式では、データの送受が可能である。従って、例えば
図4において、RS−232C回路30−1からMPU
回路30−3へのデータ通信だけではなく、MPU回路
30−3からRS−232C回路30−1へのデータ送
信も可能である。この場合、端子30Xおよび30Wを
介して拡大回路31あるいは駆動回路32からの情報を
制御Hに送ることも可能となる。
方式では、データの送受が可能である。従って、例えば
図4において、RS−232C回路30−1からMPU
回路30−3へのデータ通信だけではなく、MPU回路
30−3からRS−232C回路30−1へのデータ送
信も可能である。この場合、端子30Xおよび30Wを
介して拡大回路31あるいは駆動回路32からの情報を
制御Hに送ることも可能となる。
【0058】図4の効果:図4では、制御Hを入力しさ
らに制御VをHigh入力したときにAND回路30−
2の出力がHighとなり、MPU回路30−3からの
拡大Xおよび表示Wの出力が可能となる。制御Hを入力
しない場合、あるいは制御Hを入力しても制御VがLo
w入力入力のとき、AND回路32の出力はLowとな
り、MPU回路30−3からは新たな制御データは出力
されない。
らに制御VをHigh入力したときにAND回路30−
2の出力がHighとなり、MPU回路30−3からの
拡大Xおよび表示Wの出力が可能となる。制御Hを入力
しない場合、あるいは制御Hを入力しても制御VがLo
w入力入力のとき、AND回路32の出力はLowとな
り、MPU回路30−3からは新たな制御データは出力
されない。
【0059】したがって図1に示す本発明のマルチ画面
映像表示システムの第1実施例において、2系統1組の
制御Hおよび制御Vによって、特定の映像表示装置の拡
大・表示を制御する制御方式が可能となる。
映像表示システムの第1実施例において、2系統1組の
制御Hおよび制御Vによって、特定の映像表示装置の拡
大・表示を制御する制御方式が可能となる。
【0060】図4に示す主制御回路30は制御H、制御
Vを入力するだけの簡単な構成であり、制御系統35H
−1,35H−2,35V−1,35V−2で制御され
る映像表示装置1−1〜1−4の台数が多くなると制御
の負荷を重くする要因となる。
Vを入力するだけの簡単な構成であり、制御系統35H
−1,35H−2,35V−1,35V−2で制御され
る映像表示装置1−1〜1−4の台数が多くなると制御
の負荷を重くする要因となる。
【0061】制御系統の負荷を低減するための構成例と
して、例えば、入力した制御H、制御Vをバッファ回路
を介して出力する回路を設ける構成例を図5を用いて説
明する。
して、例えば、入力した制御H、制御Vをバッファ回路
を介して出力する回路を設ける構成例を図5を用いて説
明する。
【0062】図5の説明(主制御回路のブロック図その
2):図5は、図4に示す主制御回路30を基にしてバ
ッファ回路を内蔵した、主制御回路30の構成例であ
る。
2):図5は、図4に示す主制御回路30を基にしてバ
ッファ回路を内蔵した、主制御回路30の構成例であ
る。
【0063】図5の構成:図5に示す主制御回路30
は、大部分が図4に示す主制御回路30と同じである
が、制御Hのバッファ出力端子30H’および制御Vの
バッファ出力端子30V’を設けた点が、図4と異な
る。
は、大部分が図4に示す主制御回路30と同じである
が、制御Hのバッファ出力端子30H’および制御Vの
バッファ出力端子30V’を設けた点が、図4と異な
る。
【0064】すなわち、制御Hを入力端子30Hに入力
してRS−232C回路30−1で処理し、同時にRS
−232C回路30−1の内部バッファを介して出力端
子30H’に出力する。また、制御Vは入力端子30V
に入力してAND回路30−2に供与し、同時にバッフ
ァ回路30−4を介して出力端子30V’に出力する。
してRS−232C回路30−1で処理し、同時にRS
−232C回路30−1の内部バッファを介して出力端
子30H’に出力する。また、制御Vは入力端子30V
に入力してAND回路30−2に供与し、同時にバッフ
ァ回路30−4を介して出力端子30V’に出力する。
【0065】図5の効果:図5に示す主制御回路30
は、制御H、制御Vのバッファ機能を有しているので、
主制御回路30同士の従属接続が事実上無制限に可能で
ある。
は、制御H、制御Vのバッファ機能を有しているので、
主制御回路30同士の従属接続が事実上無制限に可能で
ある。
【0066】したがって、図5に示す主制御回路30を
内蔵する映像表示装置1を用いることにより、映像表示
装置1の従属接続が可能となることは明かである。
内蔵する映像表示装置1を用いることにより、映像表示
装置1の従属接続が可能となることは明かである。
【0067】したがってまた、バッファ出力を有する主
制御回路30を内蔵する映像表示装置1を用いることに
より、映像表示装置1−1〜1−4を経由して、集中制
御卓300からの制御系統35V−1〜35H−2を再
帰させることが可能である。制御系統の再帰について図
6に示すマルチ画面映像表示システムを用いて説明す
る。
制御回路30を内蔵する映像表示装置1を用いることに
より、映像表示装置1−1〜1−4を経由して、集中制
御卓300からの制御系統35V−1〜35H−2を再
帰させることが可能である。制御系統の再帰について図
6に示すマルチ画面映像表示システムを用いて説明す
る。
【0068】図6の説明(マルチ画面映像表示システム
の実施例2):図6は、映像表示装置1−1〜1−4を
経由して、集中制御卓300からの制御系統35V−1
〜35H−2を再帰させる実施例を説明するための、マ
ルチ画面映像表示システム図である。
の実施例2):図6は、映像表示装置1−1〜1−4を
経由して、集中制御卓300からの制御系統35V−1
〜35H−2を再帰させる実施例を説明するための、マ
ルチ画面映像表示システム図である。
【0069】図6の構成:図6に示すマルチ画面映像表
示システムは、図3に示すマルチ画面映像表示システム
と大部分が同じであるが、集中制御卓300からの制御
系統35V−1,35V−2,35H−1,35H−2
を再帰させる点が、図3と異なる。
示システムは、図3に示すマルチ画面映像表示システム
と大部分が同じであるが、集中制御卓300からの制御
系統35V−1,35V−2,35H−1,35H−2
を再帰させる点が、図3と異なる。
【0070】図6の動作:図6に示すマルチ画面映像表
示システムの動作は、図3に示すマルチ画面映像表示シ
ステムと同様に個々の映像表示システムを高速に制御可
能である点で、図3同じである。ただし、制御系統を再
帰させる構成であることにより、映像表示装置1−1〜
1−4からの動作情報、例えば故障モード等を集中制御
卓300に取り込むことが可能である。
示システムの動作は、図3に示すマルチ画面映像表示シ
ステムと同様に個々の映像表示システムを高速に制御可
能である点で、図3同じである。ただし、制御系統を再
帰させる構成であることにより、映像表示装置1−1〜
1−4からの動作情報、例えば故障モード等を集中制御
卓300に取り込むことが可能である。
【0071】図6の効果:図6に示すマルチ画面映像表
示システムでは、制御系統の再帰構成により一般のLA
N(Local Areal Network)と同じループ構成でありな
がら、制御H、制御Vで映像表示装置1−1〜1−4の
拡大・合成表示の高速な制御は勿論のこと、特定の映像
表示装置における動作情報の迅速な収集も可能である。
示システムでは、制御系統の再帰構成により一般のLA
N(Local Areal Network)と同じループ構成でありな
がら、制御H、制御Vで映像表示装置1−1〜1−4の
拡大・合成表示の高速な制御は勿論のこと、特定の映像
表示装置における動作情報の迅速な収集も可能である。
【0072】上記図1〜図6に示すマルチ画面映像表示
システムの実施例では、映像表示装置を2系統1組の制
御系統で制御している。2系統以上の組み合せで制御す
ることも可能であることを、図7を用いて説明する。
システムの実施例では、映像表示装置を2系統1組の制
御系統で制御している。2系統以上の組み合せで制御す
ることも可能であることを、図7を用いて説明する。
【0073】図7の説明(マルチ画面映像表示システム
の実施例3):図7は、3系統1組の制御系統によるマ
ルチ画面映像表示システムの実施例である。
の実施例3):図7は、3系統1組の制御系統によるマ
ルチ画面映像表示システムの実施例である。
【0074】図7の構成:図7に示すマルチ画面映像表
示システムは、図1に示すマルチ画面映像表示システム
と大部分が同じであるが、点線で示す再帰的な制御系統
35Tを追加した点が図1の構成と異なる。すなわち、
横方向制御系統35V−1と35V−2、縦方向制御系
統35H−1と35H−2に加えて、再帰的な制御系統
35Tを追加し、これら三系統1組の制御系統によっ
て、各映像表示装置を制御する。
示システムは、図1に示すマルチ画面映像表示システム
と大部分が同じであるが、点線で示す再帰的な制御系統
35Tを追加した点が図1の構成と異なる。すなわち、
横方向制御系統35V−1と35V−2、縦方向制御系
統35H−1と35H−2に加えて、再帰的な制御系統
35Tを追加し、これら三系統1組の制御系統によっ
て、各映像表示装置を制御する。
【0075】図7の動作:図7において、例えば制御系
統35V−1〜35H−2を介して制御H、Vにより各
映像表示装置1−1〜1−4を選択し、制御系統35T
を介して拡大・合成表示の制御データ(制御T)を各映
像表示装置1−1〜1−4に供与し、拡大・合成表示の
動作を制御する。
統35V−1〜35H−2を介して制御H、Vにより各
映像表示装置1−1〜1−4を選択し、制御系統35T
を介して拡大・合成表示の制御データ(制御T)を各映
像表示装置1−1〜1−4に供与し、拡大・合成表示の
動作を制御する。
【0076】図7の効果:図7に示すマルチ画面映像表
示システムは、制御系統35V−1〜35H−2は映像
表示装置1−1〜1−4を選択し、制御系統35Tを介
して拡大・合成表示の制御を行う点で、図1に示すマル
チ画面映像表示システムと同様に高速な制御が可能であ
る。
示システムは、制御系統35V−1〜35H−2は映像
表示装置1−1〜1−4を選択し、制御系統35Tを介
して拡大・合成表示の制御を行う点で、図1に示すマル
チ画面映像表示システムと同様に高速な制御が可能であ
る。
【0077】さらに、制御系統35Tが再帰的な構成で
あるので、図6に示すマルチ画面映像表示システムと同
様に、映像表示装置1−1〜1−4の動作情報を収集す
ることが可能である。
あるので、図6に示すマルチ画面映像表示システムと同
様に、映像表示装置1−1〜1−4の動作情報を収集す
ることが可能である。
【0078】図8の説明(主制御回路のブロック図その
3):図8は、図7に示す本発明の第3の実施例である
マルチ画面映像表示システムにおける制御方式を更に具
体的に説明するための、主制御回路30のブロック構成
例である。制御データの送受方式としてさまざまな規格
が存在するが、図4と同様に、コンピュータ周辺回路の
標準的なインタフェース規格であるRS−232Cを用
いた場合を例にして示す。
3):図8は、図7に示す本発明の第3の実施例である
マルチ画面映像表示システムにおける制御方式を更に具
体的に説明するための、主制御回路30のブロック構成
例である。制御データの送受方式としてさまざまな規格
が存在するが、図4と同様に、コンピュータ周辺回路の
標準的なインタフェース規格であるRS−232Cを用
いた場合を例にして示す。
【0079】図8の構成:図8に示す主制御回路30
は、図4に示す主制御回路30と大部分が同じである
が、新たに設けた入力端子30Tを介してRS−232
C回路30−1に制御Tを入力する点、2入力のAND
回路30−2に制御Hおよび制御Vを入力する点、およ
びMPU回路30−3のデータ入力端子DinにRS−
232C回路30−1の出力を印加する点が図4と異な
る。
は、図4に示す主制御回路30と大部分が同じである
が、新たに設けた入力端子30Tを介してRS−232
C回路30−1に制御Tを入力する点、2入力のAND
回路30−2に制御Hおよび制御Vを入力する点、およ
びMPU回路30−3のデータ入力端子DinにRS−
232C回路30−1の出力を印加する点が図4と異な
る。
【0080】図8の動作:図8に示す主制御回路30の
動作は、図4に示す主制御回路30と同様に、入力端子
30Tを介して制御TのRS−232Cデータを取り込
み、それぞれ主制御回路30の出力端子30Xおよび3
0Wを介して拡大Xおよび表示Wの制御データを出力す
る。ただし、High/Lowの制御V、制御Hを入力
端子30V.30Hを介してAND回路30−2に入力
し、AND回路30−2は制御Vと制御Hとの論理和
(AND)を出力して、MPU回路30−3の動作制御
端子(例えばENABLE端子)制御している。
動作は、図4に示す主制御回路30と同様に、入力端子
30Tを介して制御TのRS−232Cデータを取り込
み、それぞれ主制御回路30の出力端子30Xおよび3
0Wを介して拡大Xおよび表示Wの制御データを出力す
る。ただし、High/Lowの制御V、制御Hを入力
端子30V.30Hを介してAND回路30−2に入力
し、AND回路30−2は制御Vと制御Hとの論理和
(AND)を出力して、MPU回路30−3の動作制御
端子(例えばENABLE端子)制御している。
【0081】すなわち、図8に示す主制御回路30は3
系統1組の制御で動作し、制御Tに基づいて拡大制御信
号(拡大X)および表示制御信号W(表示W)を形成
し、制御Hと制御Vとこれらの拡大Xおよび表示Wの出
力を制御している。
系統1組の制御で動作し、制御Tに基づいて拡大制御信
号(拡大X)および表示制御信号W(表示W)を形成
し、制御Hと制御Vとこれらの拡大Xおよび表示Wの出
力を制御している。
【0082】図8の効果:図8に示す主制御回路30を
搭載した映像表示装置を用いることにより、前述の図7
に示すマルチ画面映像表示システムでの説明のごとく、
制御系統35V−1〜35H−2で映像表示装置1−1
〜1−4を選択し、制御系統35Tを介して拡大・合成
表示の制御を高速に行うことが可能である。
搭載した映像表示装置を用いることにより、前述の図7
に示すマルチ画面映像表示システムでの説明のごとく、
制御系統35V−1〜35H−2で映像表示装置1−1
〜1−4を選択し、制御系統35Tを介して拡大・合成
表示の制御を高速に行うことが可能である。
【0083】以上、マルチ画面映像表示システムに対す
る本発明の実施例を説明した。本発明は、マルチ画面映
像表示システムにおける制御に実施効果が発揮されるも
のであるが、単体画面表示システムに対しての実施も可
能である。以下、単体画面表示システムも考慮した、本
発明の実施例を以下に示す。
る本発明の実施例を説明した。本発明は、マルチ画面映
像表示システムにおける制御に実施効果が発揮されるも
のであるが、単体画面表示システムに対しての実施も可
能である。以下、単体画面表示システムも考慮した、本
発明の実施例を以下に示す。
【0084】図9の説明:(単体画面表示システム実施
例その1) 図は本発明の単体表示システムでの実施例を説明するた
めの、単体表示システムのブロック図である。
例その1) 図は本発明の単体表示システムでの実施例を説明するた
めの、単体表示システムのブロック図である。
【0085】図9の構成:図9に示すシステムブロック
図は、本発明の図1〜図4で説明した2系統1組の主制
御回路を内蔵する映像表示装置1と、信号源の一例とし
てEWS(Engineering Work Station)信号源100と
NTSC(National Television SystemsCommitee;T
Vの放送規格)信号源101と、AV(Audio Visual)
コントローラ200、集中制御卓300から構成され
る。機器配置には多数の表示システムが考えられるが、
図9の構成は特に、講演者もしくは進行管理人が集中制
御卓300に位置し、1台の映像表示装置1にEWSあ
るいはNTSC映像等を拡大・合成表示する構成であ
る。
図は、本発明の図1〜図4で説明した2系統1組の主制
御回路を内蔵する映像表示装置1と、信号源の一例とし
てEWS(Engineering Work Station)信号源100と
NTSC(National Television SystemsCommitee;T
Vの放送規格)信号源101と、AV(Audio Visual)
コントローラ200、集中制御卓300から構成され
る。機器配置には多数の表示システムが考えられるが、
図9の構成は特に、講演者もしくは進行管理人が集中制
御卓300に位置し、1台の映像表示装置1にEWSあ
るいはNTSC映像等を拡大・合成表示する構成であ
る。
【0086】図9の動作:集中制御卓300では、講演
進行のプログラムにあわせて制御系統35Cを介してA
Vコントローラ200を制御するとともに、AVコント
ローラ200からの経路35Hを介して映像表示装置1
の表示制御をおこなう。AVコントローラ200では、
集中制御卓300からの制御情報に基づいて、EWS信
号源100あるいはNTSC信号源101からの映像を
切り替え、切り替えた映像を信号系統11を介して映像
表示装置1に送る。映像表示装置1では、2系統1組の
制御系統のうち、制御系統35Vはその端末35V’を
常時Highに接続して選択し、残りの制御系統35H
からの制御情報に基づいて表示制御を行うことにより、
信号系統11からのEWSあるいはNTSC映像等を同
一画面上に合成表示できる。
進行のプログラムにあわせて制御系統35Cを介してA
Vコントローラ200を制御するとともに、AVコント
ローラ200からの経路35Hを介して映像表示装置1
の表示制御をおこなう。AVコントローラ200では、
集中制御卓300からの制御情報に基づいて、EWS信
号源100あるいはNTSC信号源101からの映像を
切り替え、切り替えた映像を信号系統11を介して映像
表示装置1に送る。映像表示装置1では、2系統1組の
制御系統のうち、制御系統35Vはその端末35V’を
常時Highに接続して選択し、残りの制御系統35H
からの制御情報に基づいて表示制御を行うことにより、
信号系統11からのEWSあるいはNTSC映像等を同
一画面上に合成表示できる。
【0087】なお、上記動作の説明では制御系統35V
は常時Highに固定した状態で使用しているが、敢え
て集中制御卓300によってHigh/Low制御する
ことも可能であることはいうまでもない。
は常時Highに固定した状態で使用しているが、敢え
て集中制御卓300によってHigh/Low制御する
ことも可能であることはいうまでもない。
【0088】図9の効果:以上図の実施例に従えば、2
系統1組の制御によって、映像表示装置を単体で用いた
表示システムを構成し、異なる周波数を有する複数の信
号源からの映像を表示しかつこれらの映像に対してポイ
ンタなどの映像を合成表示できる。
系統1組の制御によって、映像表示装置を単体で用いた
表示システムを構成し、異なる周波数を有する複数の信
号源からの映像を表示しかつこれらの映像に対してポイ
ンタなどの映像を合成表示できる。
【0089】上記図9では、制御系統35Vの端末35
V’をHighに接続して使用しているが、単体画面表
示システムでの使い勝手が向上させるため、主制御回路
30の内部でHigh接続する実施例を、図10および
図11を用いて以下説明する。
V’をHighに接続して使用しているが、単体画面表
示システムでの使い勝手が向上させるため、主制御回路
30の内部でHigh接続する実施例を、図10および
図11を用いて以下説明する。
【0090】図10の説明(主制御回路のブロック図そ
の4):図10は、主制御回路30の内部で制御Vの外
部制御/High接続の切替を行う実施例を説明するた
めの、主制御回路30のブロック図である。
の4):図10は、主制御回路30の内部で制御Vの外
部制御/High接続の切替を行う実施例を説明するた
めの、主制御回路30のブロック図である。
【0091】図10の構成:図10に示す主制御回路3
0の構成は、図4に示す主制御回路30と大部分が同じ
である。ただし、図10ではスイッチ30−4を設け
て、AND回路30−2の一方の入力を制御Vもしくは
Highデータと切り替える構成であり、この点で図4
の構成と異なる。
0の構成は、図4に示す主制御回路30と大部分が同じ
である。ただし、図10ではスイッチ30−4を設け
て、AND回路30−2の一方の入力を制御Vもしくは
Highデータと切り替える構成であり、この点で図4
の構成と異なる。
【0092】図10の動作:図10に示す主制御回路3
0はスイッチ30−4の切替によって、2つの動作が可
能である。
0はスイッチ30−4の切替によって、2つの動作が可
能である。
【0093】(1)スイッチ30−4を入力端子30V
側に切り替えた場合には、主制御回路30の動作は、図
4と全く同じく2系統1組の制御動作となる。
側に切り替えた場合には、主制御回路30の動作は、図
4と全く同じく2系統1組の制御動作となる。
【0094】(2)スイッチ30−4をHigh固定側
に切り替えた場合には、主制御回路30は制御Hだけで
制御できる1系統1組の制御動作となる。
に切り替えた場合には、主制御回路30は制御Hだけで
制御できる1系統1組の制御動作となる。
【0095】図10の効果:上記(1)の動作の場合、
2系統1組の制御Hおよび制御Vによる拡大制御が可能
であって、図1に示す本発明のマルチ画面映像表示シス
テムを構成して映像表示装置の拡大・合成表示を高速に
制御することが可能となる。
2系統1組の制御Hおよび制御Vによる拡大制御が可能
であって、図1に示す本発明のマルチ画面映像表示シス
テムを構成して映像表示装置の拡大・合成表示を高速に
制御することが可能となる。
【0096】上記(2)の動作の場合、1系統1組の制
御Hによる拡大制御が可能であって、例えば次の図11
に示す単体画面表示システムを簡単に構成して映像表示
装置の拡大・合成表示を制御することが可能となる。
御Hによる拡大制御が可能であって、例えば次の図11
に示す単体画面表示システムを簡単に構成して映像表示
装置の拡大・合成表示を制御することが可能となる。
【0097】図11の説明(単体画面表示システム図そ
の2):図11は、図10に示す主制御回路30を内蔵
する映像表示装置を用いた単体画面表示システムの構成
を示すためのブロック図である。
の2):図11は、図10に示す主制御回路30を内蔵
する映像表示装置を用いた単体画面表示システムの構成
を示すためのブロック図である。
【0098】図11の構成:図11の構成は、図9に示
す単体画面表示システムのブロック図と大部分が同じで
あるが、映像表示装置1が制御系統35Hを介して制御
Hのみで制御される構成である点が図9の構成と異な
る。
す単体画面表示システムのブロック図と大部分が同じで
あるが、映像表示装置1が制御系統35Hを介して制御
Hのみで制御される構成である点が図9の構成と異な
る。
【0099】図11の動作:図11の動作は、図9に示
す単体画面表示システムと全く同じである。
す単体画面表示システムと全く同じである。
【0100】図11の効果:図11に示す単体画面表示
システムでは、2系統1組の制御系統のうち制御Vを制
御せずに制御Hだけで映像表示装置1を制御できるた
め、制御ケーブルが少なくなる。
システムでは、2系統1組の制御系統のうち制御Vを制
御せずに制御Hだけで映像表示装置1を制御できるた
め、制御ケーブルが少なくなる。
【0101】以上図1〜図11では、主制御回路30が
データ送受回路としてRS−232C回路を1系統だけ
保有しているものとして説明しているが、複数のデータ
送受回路を混在させることも可能である。例えば、図1
2にRS−232C回路を2系統内蔵する実施例を示
す。
データ送受回路としてRS−232C回路を1系統だけ
保有しているものとして説明しているが、複数のデータ
送受回路を混在させることも可能である。例えば、図1
2にRS−232C回路を2系統内蔵する実施例を示
す。
【0102】図12の説明(主制御回路のブロック図そ
の5):図12は、RS−232Cのデータ送受回路を
2系統設けた主制御回路30を説明するためのブロック
図である。
の5):図12は、RS−232Cのデータ送受回路を
2系統設けた主制御回路30を説明するためのブロック
図である。
【0103】図12の構成:図12に示す主制御回路3
0の構成は、図4に示す主制御回路30とほぼ同じ構成
であるが、入力端子30Vに接続するRS−232C回
路30−1’を設け、既設のRS−232C回路30−
1および新設のRS−232C回路30−1’からのD
TR信号(データターミナルレディ信号)をAND回路
30−2に入力する点が、図4の構成と異なる。
0の構成は、図4に示す主制御回路30とほぼ同じ構成
であるが、入力端子30Vに接続するRS−232C回
路30−1’を設け、既設のRS−232C回路30−
1および新設のRS−232C回路30−1’からのD
TR信号(データターミナルレディ信号)をAND回路
30−2に入力する点が、図4の構成と異なる。
【0104】図12の動作:図12では、制御Hを入力
しさらに制御Vを入力したときにAND回路30−2の
出力がHighとなり、MPU回路30−3からの拡大
Xおよび表示Wの出力が可能となる。制御Hもしくは制
御Vを入力しない場合、AND回路32の出力はLow
となり、MPU回路30−3からは新たな制御データは
出力されない。
しさらに制御Vを入力したときにAND回路30−2の
出力がHighとなり、MPU回路30−3からの拡大
Xおよび表示Wの出力が可能となる。制御Hもしくは制
御Vを入力しない場合、AND回路32の出力はLow
となり、MPU回路30−3からは新たな制御データは
出力されない。
【0105】すなわち、図12において、制御Hかつ制
御Vが入力した場合にのみ、拡大Xおよび表示Wの制御
信号が出力される。
御Vが入力した場合にのみ、拡大Xおよび表示Wの制御
信号が出力される。
【0106】図12の効果:したがって、例えば図1に
示す本発明のマルチ画面映像表示システムのにおいて、
2系統1組の制御Hおよび制御Vによって特定の映像表
示装置を高速に選択でき、拡大・合成表示の制御を迅速
に行うことが可能となる。
示す本発明のマルチ画面映像表示システムのにおいて、
2系統1組の制御Hおよび制御Vによって特定の映像表
示装置を高速に選択でき、拡大・合成表示の制御を迅速
に行うことが可能となる。
【0107】さらに、図12では、制御Hおよび制御V
によって2系統のRS−232Cデータを扱うことが可
能であり、図4に比べてさらに高速のデータ転送が可能
となる。
によって2系統のRS−232Cデータを扱うことが可
能であり、図4に比べてさらに高速のデータ転送が可能
となる。
【0108】以上、図1〜図12を用いて本発明の実施
例を説明した。上記では、拡大・合成制御の為のデータ
転送をRS−232C規格に従って行っているが、図4
の説明で言及したとおり、データ通信として他の方式も
可能であることは言うまでもない。例えば、パラレルデ
ータの通信が可能なGPIB(General Purpose Interf
ace Bus)、Ethernet等による実施も可能であ
る。
例を説明した。上記では、拡大・合成制御の為のデータ
転送をRS−232C規格に従って行っているが、図4
の説明で言及したとおり、データ通信として他の方式も
可能であることは言うまでもない。例えば、パラレルデ
ータの通信が可能なGPIB(General Purpose Interf
ace Bus)、Ethernet等による実施も可能であ
る。
【0109】
【発明の効果】以上本発明のマルチ画面映像表示システ
ムによれば、例えば、一般にN行M列に配列するマルチ
画面映像表示システムにおいて、I番目の制御Vによっ
てI行横方向に列ぶ映像表示装置が制御可能となり、さ
らにJ番目の制御HによってをJ列縦方向に列ぶ映像表
示装置の制御が可能と成る。各映像表示装置はこれら制
御Vおよび制御Hを1組として制御されるのであるか
ら、I番目の制御VおよびJ番目の制御HによってI行
J列目の映像表示装置の制御が選択可能と成る。
ムによれば、例えば、一般にN行M列に配列するマルチ
画面映像表示システムにおいて、I番目の制御Vによっ
てI行横方向に列ぶ映像表示装置が制御可能となり、さ
らにJ番目の制御HによってをJ列縦方向に列ぶ映像表
示装置の制御が可能と成る。各映像表示装置はこれら制
御Vおよび制御Hを1組として制御されるのであるか
ら、I番目の制御VおよびJ番目の制御HによってI行
J列目の映像表示装置の制御が選択可能と成る。
【0110】さらに、制御Vを全てONにした状態でJ
番目の制御により、J列縦方向に列ぶ映像表示装置を一
括制御することも可能である。
番目の制御により、J列縦方向に列ぶ映像表示装置を一
括制御することも可能である。
【0111】さらにまた、制御Vおよび制御Hを同時に
ONとすることにより、全ての映像表示装置を同時に制
御することも可能となる。
ONとすることにより、全ての映像表示装置を同時に制
御することも可能となる。
【0112】すなわち上記構成によれば、本発明のマル
チ画面映像表示システムは、個々の映像表示装置を制御
する従来技術がN×M本のケーブルが必要であるのに比
べて少ない(N+M)本の制御ケーブルでシステム制御
可能となり、また、機器アドレスを設定してリング形式
で制御する従来技術に比べて高速なシステム制御が可能
と成る。
チ画面映像表示システムは、個々の映像表示装置を制御
する従来技術がN×M本のケーブルが必要であるのに比
べて少ない(N+M)本の制御ケーブルでシステム制御
可能となり、また、機器アドレスを設定してリング形式
で制御する従来技術に比べて高速なシステム制御が可能
と成る。
【0113】また、例えば制御Vへのデータ入力を外部
入力もしくは内部スイッチで切り替えて固定データと
し、複数系統1組の制御を1系統1組の制御として利用
することにより、1行M列やN行1列のマルチ画面映像
表示システムあるいは1行1列の単画面映像表示システ
ムにおいてもケーブル本数を増やすことなく、高速な制
御が可能である。
入力もしくは内部スイッチで切り替えて固定データと
し、複数系統1組の制御を1系統1組の制御として利用
することにより、1行M列やN行1列のマルチ画面映像
表示システムあるいは1行1列の単画面映像表示システ
ムにおいてもケーブル本数を増やすことなく、高速な制
御が可能である。
【図1】本発明における第1の実施例を説明するため
の、4台の映像表示装置1−1〜1−4を2行2列に配
列して構成するマルチ画面映像表示システムのブロック
図である。
の、4台の映像表示装置1−1〜1−4を2行2列に配
列して構成するマルチ画面映像表示システムのブロック
図である。
【図2】図1に示す本発明の第1の実施例を更に具体的
に説明するための、2つの入力映像信号を信号処理して
アナログディスプレイに表示する拡大回路内蔵の映像表
示装置の入力端子図である。
に説明するための、2つの入力映像信号を信号処理して
アナログディスプレイに表示する拡大回路内蔵の映像表
示装置の入力端子図である。
【図3】図1に示す本発明の第1の実施例を更に具体的
に説明するための、2つの入力映像信号を信号処理して
アナログディスプレイに表示する拡大回路内蔵の映像表
示装置の回路ブロック図である。
に説明するための、2つの入力映像信号を信号処理して
アナログディスプレイに表示する拡大回路内蔵の映像表
示装置の回路ブロック図である。
【図4】図1に示す本発明の第1の実施例における制御
方式を更に具体的に説明するための、主制御回路30の
ブロック図である。
方式を更に具体的に説明するための、主制御回路30の
ブロック図である。
【図5】図4に示す主制御回路30を基にしてバッファ
回路を内蔵した、主制御回路30のブロック図である。
回路を内蔵した、主制御回路30のブロック図である。
【図6】映像表示装置1−1〜1−4を経由して、集中
制御卓300からの制御系統35V−1〜35H−2を
再帰させる実施例を説明するための、マルチ画面映像表
示システム図である。
制御卓300からの制御系統35V−1〜35H−2を
再帰させる実施例を説明するための、マルチ画面映像表
示システム図である。
【図7】3系統1組の制御系統によるマルチ画面映像表
示システム図である。
示システム図である。
【図8】図7に示す本発明の第3の実施例であるマルチ
画面映像表示システムにおける制御方式を更に具体的に
説明するための、主制御回路30のブロック図である。
画面映像表示システムにおける制御方式を更に具体的に
説明するための、主制御回路30のブロック図である。
【図9】本発明の単体表示システムでの実施例を説明す
るための、単体画面映像表示システム図である。
るための、単体画面映像表示システム図である。
【図10】主制御回路30の内部で制御Vの外部制御/
High接続の切替を行う実施例を説明するための、主
制御回路30のブロック図である。
High接続の切替を行う実施例を説明するための、主
制御回路30のブロック図である。
【図11】図10に示す主制御回路30を内蔵する映像
表示装置を用いた単体画面映像表示システムの構成を示
すためのブロック図である。
表示装置を用いた単体画面映像表示システムの構成を示
すためのブロック図である。
【図12】RS−232Cのデータ送受回路を2系統設
けた主制御回路30のブロック図である。
けた主制御回路30のブロック図である。
1…映像表示装置 4…表示制御回路 5…画面合成回路 6…同期切替回路 7…映像処理回路 8表示ディスプレイ 10A…映像Aの入力端子 10B…映像Bの入力端子 11…映像の信号系統 21…A/D回路 22…メモリ回路 23…D/A回路 24…書込制御回路 25…拡大制御回路 26…読出制御回路 30…主制御回路 30H…制御Hの入力端子 30V…制御Vの入力端子 31…拡大回路 32…駆動回路 35H…制御Hの制御系統 35V…制御Vの制御系統 35C…AVコントローラの制御系統 40A…同期Aの入力端子 40B…同期Bの入力端子 100…EWS信号源 101…NTSC信号源 103…HD信号源 200…AVコントローラ 300…集中制御卓。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 文夫 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内
Claims (8)
- 【請求項1】複数台の映像表示装置をn行m列に配置し
て映像表示するマルチ画面映像表示システムにおいて、
該映像表示装置毎に複数系統の組合せで1組の制御を可
能とする複数系統1組の制御端子を設け、該複数系統1
組の制御端子のうち少なくとも2系統の制御端子30H
および30Vをそれぞれ該映像表示装置のn行、m列毎
に共通に接続して制御することを特徴とするマルチ画面
映像表示システム。 - 【請求項2】複数台の映像表示装置をn行m列に配置し
て映像表示するマルチ画面映像表示システムにおいて、
該映像表示装置毎に2系統の組合せで1組の制御を可能
とする2系統1組の制御端子30H,30Vを設け、該
制御端子30Hおよび30Vをそれぞれ該映像表示装置
のn行、m列毎に共通に接続して制御することを特徴と
するマルチ画面映像表示システム。 - 【請求項3】複数台の映像表示装置をn行m列に配置し
て映像表示するマルチ画面映像表示システムにおいて、
該映像表示装置毎に3系統の組合せで1組の制御を可能
とする3系統1組の制御端子30H,30Vと、30T
を設け、少なくとも該制御端子30Hおよび30Vをそ
れぞれ該映像表示装置のn行、m列毎に共通に接続して
制御することを特徴とするマルチ画面映像表示システ
ム。 - 【請求項4】請求項1,2又は3に記載する映像表示装
置の該複数系統1組の制御系統のうち一部を固定データ
で制御することを特徴とするマルチ画面映像表示システ
ム。 - 【請求項5】請求項1,2又は3に記載する映像表示装
置が、該複数系統1組の制御系統のうち一部を該映像表
示装置の内部制御に切り替えるスイッチを設けたことを
特徴とするマルチ画面映像表示システム。 - 【請求項6】請求項1,2,3,4または5において、
複数系統の制御を組み合せて1組の制御系統を実現する
こと特徴とする映像表示装置。 - 【請求項7】請求項6に記載する映像表示装置を用いて
なることを特徴とするマルチ画面映像表示システム。 - 【請求項8】請求項6に記載する映像表示装置を用いて
なることを特徴とする単画面映像表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015091A JPH07219490A (ja) | 1994-02-09 | 1994-02-09 | マルチ画面映像表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015091A JPH07219490A (ja) | 1994-02-09 | 1994-02-09 | マルチ画面映像表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07219490A true JPH07219490A (ja) | 1995-08-18 |
Family
ID=11879182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6015091A Pending JPH07219490A (ja) | 1994-02-09 | 1994-02-09 | マルチ画面映像表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07219490A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10083639B2 (en) | 2011-02-04 | 2018-09-25 | Seiko Epson Corporation | Control device for controlling image display device, head-mounted display device, image display system, control method for the image display device, and control method for the head-mounted display device |
-
1994
- 1994-02-09 JP JP6015091A patent/JPH07219490A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10083639B2 (en) | 2011-02-04 | 2018-09-25 | Seiko Epson Corporation | Control device for controlling image display device, head-mounted display device, image display system, control method for the image display device, and control method for the head-mounted display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557342A (en) | Video display apparatus for displaying a plurality of video signals having different scanning frequencies and a multi-screen display system using the video display apparatus | |
| EP0454414B1 (en) | Video signal display | |
| US5642498A (en) | System for simultaneous display of multiple video windows on a display device | |
| EP0782333B1 (en) | Image display apparatus | |
| US5027212A (en) | Computer based video/graphics display system | |
| KR100386579B1 (ko) | 멀티 소스용 포맷 변환 장치 | |
| JP2558236B2 (ja) | 画像変換メモリ装置 | |
| JP2003015617A (ja) | 映像信号処理方法及び装置 | |
| AU598678B2 (en) | Apparatus and method for video signal image processing under control of a data processing system | |
| US6201580B1 (en) | Apparatus for supporting multiple video resources | |
| JPH05130572A (ja) | 画像信号の縦横比および走査線数の変換装置 | |
| JPH09179537A (ja) | コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー | |
| JP4445122B2 (ja) | 2タップ/3タップフリッカフィルタリングのためのシステム及び方法 | |
| JPH0775014A (ja) | 映像表示装置、マルチ画面表示システム及び拡大処理回路 | |
| US20060055626A1 (en) | Dual screen display using one digital data output | |
| JPH07261721A (ja) | マルチ映像システム | |
| JP2001128089A (ja) | マルチスクリーン用画面合成装置 | |
| JP3199540B2 (ja) | 映像表示装置、それを用いた画面表示システムおよびマルチ画面表示システム | |
| US7301580B2 (en) | Method of realizing combination of multi-sets of multiple digital images and bus interface technique | |
| JPH11296133A (ja) | 画像表示装置の駆動回路 | |
| JPH11355683A (ja) | 映像表示装置 | |
| JP3373237B2 (ja) | マルチ表示システム、及び画像処理装置 | |
| JPH1124641A (ja) | 画像処理装置 | |
| JP2737557B2 (ja) | 2画面表示テレビジョン受信機及び2画面処理回路 | |
| KR100339401B1 (ko) | 포맷 변환 장치 |