JPH0722418A - アルミニウム配線の形成方法 - Google Patents
アルミニウム配線の形成方法Info
- Publication number
- JPH0722418A JPH0722418A JP16367393A JP16367393A JPH0722418A JP H0722418 A JPH0722418 A JP H0722418A JP 16367393 A JP16367393 A JP 16367393A JP 16367393 A JP16367393 A JP 16367393A JP H0722418 A JPH0722418 A JP H0722418A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- wiring
- aluminum
- forming
- aluminum wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高真空状態を形成することなく、良好な埋め
込み性が得られるアルミニウム配線の形成方法を提供す
ることにある。 【構成】 まず、下層Ａｌ配線４上に層間絶縁膜６を形
成する。次に、ドライエッチングによって層間絶縁膜６
にヴィア孔６ａを形成し、ヴィア孔６ａの底部に下層Ａ
ｌ配線４を露出させる。そして、この下層Ａｌ配線４の
露出表面に形成される酸化アルミニウム４ａ´の膜厚
を，２０オングストローム以下とし、この後、化学気相
成長によって、このヴィア孔６ａ内にＡｌを選択的に堆
積させる。
込み性が得られるアルミニウム配線の形成方法を提供す
ることにある。 【構成】 まず、下層Ａｌ配線４上に層間絶縁膜６を形
成する。次に、ドライエッチングによって層間絶縁膜６
にヴィア孔６ａを形成し、ヴィア孔６ａの底部に下層Ａ
ｌ配線４を露出させる。そして、この下層Ａｌ配線４の
露出表面に形成される酸化アルミニウム４ａ´の膜厚
を，２０オングストローム以下とし、この後、化学気相
成長によって、このヴィア孔６ａ内にＡｌを選択的に堆
積させる。
Description
【０００１】
【産業上の利用分野】本発明は、ヴィア孔を埋め込むこ
とによって多層配線構造を形成するアルミニウム配線の
形成方法に関する。
とによって多層配線構造を形成するアルミニウム配線の
形成方法に関する。
【０００２】
【従来の技術】ＬＳＩの微細化に伴い、ヴィア・コンタ
クトのＡｌ配線が例えば特開平３−１８３７６９などの
選択ＣＶＤ法で形成されるようになっている。この場
合、まず、Ａｌ配線上に絶縁膜を形成した後、この絶縁
膜に対して、フッ素系の混合ガスを用いたドライエッチ
ングを施してヴィア孔を開孔する。この際、開孔したヴ
ィア孔の底部にはＡｌ配線が露出することとなるが、Ａ
ｌ表面は極めて活性であるため、この表面に自然酸化膜
が形成され易い。
クトのＡｌ配線が例えば特開平３−１８３７６９などの
選択ＣＶＤ法で形成されるようになっている。この場
合、まず、Ａｌ配線上に絶縁膜を形成した後、この絶縁
膜に対して、フッ素系の混合ガスを用いたドライエッチ
ングを施してヴィア孔を開孔する。この際、開孔したヴ
ィア孔の底部にはＡｌ配線が露出することとなるが、Ａ
ｌ表面は極めて活性であるため、この表面に自然酸化膜
が形成され易い。
【０００３】
【発明が解決しようとする課題】この後にＡｌ−ＣＶＤ
を実施するが、この際のＡｌの堆積は導電性表面で生じ
るため、このように、堆積の下地となるＡｌ配線の表面
が酸化していると、Ａｌの堆積は生じない。そこで、こ
のＡｌの酸化膜を取り除くために、反応性イオンエッチ
ング（ＲＩＥ）などの清浄化処理が必要であった。
を実施するが、この際のＡｌの堆積は導電性表面で生じ
るため、このように、堆積の下地となるＡｌ配線の表面
が酸化していると、Ａｌの堆積は生じない。そこで、こ
のＡｌの酸化膜を取り除くために、反応性イオンエッチ
ング（ＲＩＥ）などの清浄化処理が必要であった。
【０００４】また、清浄化処理を実施した後のＡｌの再
酸化を防ぐために、非常に高真空まで排気可能な高性能
の排気装置を備えた反応容器や、真空一貫プロセスが必
要と考えられていた。
酸化を防ぐために、非常に高真空まで排気可能な高性能
の排気装置を備えた反応容器や、真空一貫プロセスが必
要と考えられていた。
【０００５】このような高真空状態を形成するには、高
価な排気装置が必要となるばかりでなく、高真空状態を
形成するまでに長時間を要し、生産効率の低下を引き起
こしていた。
価な排気装置が必要となるばかりでなく、高真空状態を
形成するまでに長時間を要し、生産効率の低下を引き起
こしていた。
【０００６】本発明はこのような課題を解決すべくなさ
れたものであり、その目的は、このような高真空状態を
形成することなく、Ａｌ−ＣＶＤによってヴィア孔の埋
め込みを実施した場合に、良好な埋め込み性が得られる
アルミニウム配線の形成方法を提供することにある。
れたものであり、その目的は、このような高真空状態を
形成することなく、Ａｌ−ＣＶＤによってヴィア孔の埋
め込みを実施した場合に、良好な埋め込み性が得られる
アルミニウム配線の形成方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明にかかるアルミニ
ウム配線の形成方法は、第１工程として、半導体基板上
のアルミニウム配線上に、層間絶縁膜を形成する。次
に、第２工程として、この層間絶縁膜にヴィア孔を形成
し、このヴィア孔の底部にアルミニウム配線を露出させ
る。次に、第３工程として、このアルミニウム配線の露
出表面に形成される酸化アルミニウムの膜厚を２０オン
グストローム以下とし、この後、化学気相成長によっ
て、このヴィア孔内にアルミニウムを含むプラグ材料を
選択的に堆積させる工程を含むものである。
ウム配線の形成方法は、第１工程として、半導体基板上
のアルミニウム配線上に、層間絶縁膜を形成する。次
に、第２工程として、この層間絶縁膜にヴィア孔を形成
し、このヴィア孔の底部にアルミニウム配線を露出させ
る。次に、第３工程として、このアルミニウム配線の露
出表面に形成される酸化アルミニウムの膜厚を２０オン
グストローム以下とし、この後、化学気相成長によっ
て、このヴィア孔内にアルミニウムを含むプラグ材料を
選択的に堆積させる工程を含むものである。
【０００８】なお、第３工程では、化学気相成長を施す
時点で、酸化アルミニウムの膜厚を２０オングストロー
ム以下に設定できればよく、この間の工程は何等限定す
るものではない。従って、清浄化処理を施してこの酸化
アルミニウムを一旦除去した後、大気にさらした状態で
移送したり、或いは、このような清浄化処理を施すこと
なく、直ちにＡｌ−ＣＶＤを実施してもよい。
時点で、酸化アルミニウムの膜厚を２０オングストロー
ム以下に設定できればよく、この間の工程は何等限定す
るものではない。従って、清浄化処理を施してこの酸化
アルミニウムを一旦除去した後、大気にさらした状態で
移送したり、或いは、このような清浄化処理を施すこと
なく、直ちにＡｌ−ＣＶＤを実施してもよい。
【０００９】
【作用】Ａｌの堆積は、アルミニウム配線よりなる下地
金属から供給された電子の作用によって生じる。Ａｌ下
地金属の膜厚が比較的厚い場合には、この下地からの電
子の供給はないが、薄い場合にはトンネル電流による電
子の供給が可能となる。従って、Ａｌの酸化膜の膜厚
が、一定の膜厚以下の場合には、Ａｌの堆積を生じさせ
るに十分な電子が、下地金属から供給される。
金属から供給された電子の作用によって生じる。Ａｌ下
地金属の膜厚が比較的厚い場合には、この下地からの電
子の供給はないが、薄い場合にはトンネル電流による電
子の供給が可能となる。従って、Ａｌの酸化膜の膜厚
が、一定の膜厚以下の場合には、Ａｌの堆積を生じさせ
るに十分な電子が、下地金属から供給される。
【００１０】本発明では、ｉｎ−ｓｉｔｕエリプソメト
リを用いてＡｌの酸化膜の膜厚と、その後のＣＶＤにお
ける選択性の関係を調べ、Ａｌの酸化膜の膜厚が２０オ
ングストロームまでは、ＣＶＤによって、この上にＡｌ
が良好に堆積することが明らかになった。
リを用いてＡｌの酸化膜の膜厚と、その後のＣＶＤにお
ける選択性の関係を調べ、Ａｌの酸化膜の膜厚が２０オ
ングストロームまでは、ＣＶＤによって、この上にＡｌ
が良好に堆積することが明らかになった。
【００１１】
＜実施例１＞以下、本発明の実施例を添付図面に基づい
て工程順に説明する。
て工程順に説明する。
【００１２】まず、半導体基板上には、ＦＥＴ等の各種
デバイスからなる下層デバイス層２が形成されており、
この下層デバイス層２上に、下層Ａｌ配線４を形成す
る。その後、この下層Ａｌ配線４上に、酸化シリコンな
どによる層間絶縁膜６を形成する（図１（ａ））。
デバイスからなる下層デバイス層２が形成されており、
この下層デバイス層２上に、下層Ａｌ配線４を形成す
る。その後、この下層Ａｌ配線４上に、酸化シリコンな
どによる層間絶縁膜６を形成する（図１（ａ））。
【００１３】次に、フォトリソグラフィーを用いてレジ
ストパターンを形成し、フッ素系の混合ガスを用いたド
ライエッチングにより、ヴィア孔６ａを開孔し、この後
レジストパターンを除去する（図１（ｂ））。この際、
ヴィア孔６ａの底部に露出した下層Ａｌ配線４の表面に
は、ヴィア孔形成の工程等に伴って自然酸化膜４ａが形
成されている。また、層間絶縁膜６の表面には、ヴィア
孔形成工程などによって変質層６ｂが形成されており、
さらにその上にはレジスト残りなどの汚染物８が付着し
ている。
ストパターンを形成し、フッ素系の混合ガスを用いたド
ライエッチングにより、ヴィア孔６ａを開孔し、この後
レジストパターンを除去する（図１（ｂ））。この際、
ヴィア孔６ａの底部に露出した下層Ａｌ配線４の表面に
は、ヴィア孔形成の工程等に伴って自然酸化膜４ａが形
成されている。また、層間絶縁膜６の表面には、ヴィア
孔形成工程などによって変質層６ｂが形成されており、
さらにその上にはレジスト残りなどの汚染物８が付着し
ている。
【００１４】次に、この半導体基板を収容装置内に配置
し、自然酸化膜４ａや変質層６ｂなどを除去する清浄化
処理を実施する。
し、自然酸化膜４ａや変質層６ｂなどを除去する清浄化
処理を実施する。
【００１５】まず、メカニカルブースターポンプを用い
て、この収容装置内の背圧を０．５ｍＴｏｒｒ以下に排
気する。次にこの収容装置内に、ＢＣｌ3 を８０ｓｃｃ
ｍ、Ａｒを２０ｓｃｃｍ、それぞれ導入して、全圧が
０．１Ｔｏｒｒとなる様に調節する。この雰囲気下にお
いて、この半導体基板にプラズマエッチングを施す。こ
れによって、ヴィア孔６ａ底部の自然酸化膜４ａは除去
され、また、層間絶縁膜６の表面側がエッチングされ、
表面の変質層６ｂおよびその表面上に残っている汚染物
８が取り除かれる（図１（ｃ）参照）。
て、この収容装置内の背圧を０．５ｍＴｏｒｒ以下に排
気する。次にこの収容装置内に、ＢＣｌ3 を８０ｓｃｃ
ｍ、Ａｒを２０ｓｃｃｍ、それぞれ導入して、全圧が
０．１Ｔｏｒｒとなる様に調節する。この雰囲気下にお
いて、この半導体基板にプラズマエッチングを施す。こ
れによって、ヴィア孔６ａ底部の自然酸化膜４ａは除去
され、また、層間絶縁膜６の表面側がエッチングされ、
表面の変質層６ｂおよびその表面上に残っている汚染物
８が取り除かれる（図１（ｃ）参照）。
【００１６】次に、この半導体基板をＣＶＤ室に移送す
る。この移送によって、この清浄化処理を施したヴィア
孔６ａ底部の下層Ａｌ配線４が、常温で、大気に１分間
晒されることとなる。この結果、このヴィア孔６ａ底部
における下層Ａｌ配線４の表面には、自然酸化膜が４ａ
´が再び成膜されており、その膜厚は、１０オングスト
ローム以下であった。
る。この移送によって、この清浄化処理を施したヴィア
孔６ａ底部の下層Ａｌ配線４が、常温で、大気に１分間
晒されることとなる。この結果、このヴィア孔６ａ底部
における下層Ａｌ配線４の表面には、自然酸化膜が４ａ
´が再び成膜されており、その膜厚は、１０オングスト
ローム以下であった。
【００１７】次に、この大気暴露させた半導体基板に対
して、Ａｌ−ＣＶＤを施す。即ち、ＤＭＡＨ（ジメチル
アルミニウムハイドライド）とＨ2 とを用いた選択ＣＶ
Ｄ法により、ヴィア孔６ａ内へＡｌを堆積させ、Ａｌプ
ラグ１２を形成する。この場合、ＤＭＡＨはＨ2 によっ
てバブリングさせて供給している。成膜条件は、基板温
度を２１０℃、収容装置内の全圧を２．０Ｔｏｒｒ、Ｄ
ＭＡＨ分圧を３４ｍＴｏｒｒ、キャリアＨ2 ガス流量を
５００ｓｃｃｍとした。この際、層間絶縁膜６表面への
Ａｌ堆積は全く認められず、ヴィア孔６ａ内にのみ堆積
しており、極めて良好な選択性が得られた（図１
（ｄ））。
して、Ａｌ−ＣＶＤを施す。即ち、ＤＭＡＨ（ジメチル
アルミニウムハイドライド）とＨ2 とを用いた選択ＣＶ
Ｄ法により、ヴィア孔６ａ内へＡｌを堆積させ、Ａｌプ
ラグ１２を形成する。この場合、ＤＭＡＨはＨ2 によっ
てバブリングさせて供給している。成膜条件は、基板温
度を２１０℃、収容装置内の全圧を２．０Ｔｏｒｒ、Ｄ
ＭＡＨ分圧を３４ｍＴｏｒｒ、キャリアＨ2 ガス流量を
５００ｓｃｃｍとした。この際、層間絶縁膜６表面への
Ａｌ堆積は全く認められず、ヴィア孔６ａ内にのみ堆積
しており、極めて良好な選択性が得られた（図１
（ｄ））。
【００１８】また、比較のため、清浄化処理を施したヴ
ィア孔６ａ底部を、３００℃に加熱した状態で、６０分
間、大気に放置し、この後、同一の条件においてＡｌ−
ＣＶＤを施した。この場合には、ヴィア孔６ａは全く埋
め込まれなかった。
ィア孔６ａ底部を、３００℃に加熱した状態で、６０分
間、大気に放置し、この後、同一の条件においてＡｌ−
ＣＶＤを施した。この場合には、ヴィア孔６ａは全く埋
め込まれなかった。
【００１９】＜実施例２＞次に、清浄化されたＡｌ表面
の酸素暴露量と、その表面に形成されるアルミニウム酸
化膜の膜厚との関係を調べた。
の酸素暴露量と、その表面に形成されるアルミニウム酸
化膜の膜厚との関係を調べた。
【００２０】まず、１×１０-9Ｔｏｒｒ以下の超高真空
雰囲気を反応容器内に形成し、この中に配設した基板上
に、電子ビーム蒸着法によって、清浄なアルミニウムを
形成する。そして、所定圧力の酸素分子を反応容器内に
導入し、所定時間暴露させ、この清浄なアルミニウム上
にアルミニウム酸化膜を成膜する。そして、この時の酸
素暴露量と、形成されたアルミニウム酸化膜の膜厚との
関係を調べた。
雰囲気を反応容器内に形成し、この中に配設した基板上
に、電子ビーム蒸着法によって、清浄なアルミニウムを
形成する。そして、所定圧力の酸素分子を反応容器内に
導入し、所定時間暴露させ、この清浄なアルミニウム上
にアルミニウム酸化膜を成膜する。そして、この時の酸
素暴露量と、形成されたアルミニウム酸化膜の膜厚との
関係を調べた。
【００２１】なお、酸素暴露量は、真空度（Ｔｏｒｒ）
と時間（秒）との積で表されるラングミュア単位（記号
“Ｌ”，１Ｌ＝１×１０-6Ｔｏｒｒ・ｓｅｃ）で示し
た。また、基板の温度を、２５℃、１５０℃、３５０℃
の３通りで実施し、反応容器内の酸素圧力を、乾燥空
気、１００Ｔｏｒｒ、１Ｔｏｒｒの３通に変化させ、同
一の測定を実施した。
と時間（秒）との積で表されるラングミュア単位（記号
“Ｌ”，１Ｌ＝１×１０-6Ｔｏｒｒ・ｓｅｃ）で示し
た。また、基板の温度を、２５℃、１５０℃、３５０℃
の３通りで実施し、反応容器内の酸素圧力を、乾燥空
気、１００Ｔｏｒｒ、１Ｔｏｒｒの３通に変化させ、同
一の測定を実施した。
【００２２】この結果を図２に示す。エリプソ法によっ
て、酸素暴露量とアルミニウム酸化膜の膜厚との関係を
調べたところ、各基板温度において、酸素暴露量の増加
に伴って、Ａｌの酸化膜厚が略一定の割合で増加する傾
向にあることが明らかになった。この結果より、酸素暴
露量を調節することによって、形成されるアルミニウム
酸化膜の膜厚を調節できることになる。
て、酸素暴露量とアルミニウム酸化膜の膜厚との関係を
調べたところ、各基板温度において、酸素暴露量の増加
に伴って、Ａｌの酸化膜厚が略一定の割合で増加する傾
向にあることが明らかになった。この結果より、酸素暴
露量を調節することによって、形成されるアルミニウム
酸化膜の膜厚を調節できることになる。
【００２３】続いて、この酸素暴露によって形成された
アルミニウム酸化膜上に、Ａｌ−ＣＶＤによってＡｌを
析出させ、析出するＡｌの有無を調べた。堆積条件は、
前述した実施例１の場合と同じ条件で実施し、堆積時間
を１５分間とした。
アルミニウム酸化膜上に、Ａｌ−ＣＶＤによってＡｌを
析出させ、析出するＡｌの有無を調べた。堆積条件は、
前述した実施例１の場合と同じ条件で実施し、堆積時間
を１５分間とした。
【００２４】この結果を図３に示す。この結果より、ア
ルミニウム酸化膜の膜厚が２０オングストローム以下の
場合には、この上にＡｌが析出し、膜厚が２０オングス
トロームを越える場合には、この上にＡｌが析出してい
ない。従って、アルミニウム酸化膜の膜厚が２０オング
ストローム以下であれば、ＣＶＤによって、この上にＡ
ｌが良好に堆積することがわかった。
ルミニウム酸化膜の膜厚が２０オングストローム以下の
場合には、この上にＡｌが析出し、膜厚が２０オングス
トロームを越える場合には、この上にＡｌが析出してい
ない。従って、アルミニウム酸化膜の膜厚が２０オング
ストローム以下であれば、ＣＶＤによって、この上にＡ
ｌが良好に堆積することがわかった。
【００２５】これら各実施例で示した結果より、例え
ば、実施例１の清浄化処理によって下層Ａｌ配線４が露
出されるが、この下層Ａｌ配線４の表面に形成されるア
ルミニウム酸化膜の膜厚が２０オングストローム以下と
なる範囲で、この基板を酸素暴露してもよく、この清浄
化処理後の基板を移送する環境を含み、従来のような超
高真空設備が不要となる。また、真空シール、真空ポン
プ、チャンバ材料などに、低真空用の安価な製品を用い
ることができ、製造条件も緩和できる。
ば、実施例１の清浄化処理によって下層Ａｌ配線４が露
出されるが、この下層Ａｌ配線４の表面に形成されるア
ルミニウム酸化膜の膜厚が２０オングストローム以下と
なる範囲で、この基板を酸素暴露してもよく、この清浄
化処理後の基板を移送する環境を含み、従来のような超
高真空設備が不要となる。また、真空シール、真空ポン
プ、チャンバ材料などに、低真空用の安価な製品を用い
ることができ、製造条件も緩和できる。
【００２６】また、実施例１では、ＲＩＥによる清浄化
処理を実施したが、酸化アルミニウムの膜厚が、２０オ
ングストローム以下であれば、このような清浄化処理を
施すことなく、直ちに、Ａｌ−ＣＶＤを実施してもよ
い。
処理を実施したが、酸化アルミニウムの膜厚が、２０オ
ングストローム以下であれば、このような清浄化処理を
施すことなく、直ちに、Ａｌ−ＣＶＤを実施してもよ
い。
【００２７】また、ＣＶＤで使用する有機金属ガスとし
てＤＭＡＨを例示したが、この他にも、ＴＭＡ（トリメ
チルアルミニウム），ＴＩＢＡ（トリイソブチルアルミ
ニウム）などを使用することも可能である。
てＤＭＡＨを例示したが、この他にも、ＴＭＡ（トリメ
チルアルミニウム），ＴＩＢＡ（トリイソブチルアルミ
ニウム）などを使用することも可能である。
【００２８】
【発明の効果】以上説明したように、本発明にかかるア
ルミニウム配線の形成方法によれば、アルミニウム配線
の露出表面に形成される酸化アルミニウムの膜厚を２０
オングストローム以下とすることにより、この後に施す
Ａｌ−ＣＶＤにおいて、ヴィア孔に対する埋め込み性が
良好であり、また、選択性も良好となるので、従来のよ
うな超高真空設備が不要となるばかりでなく、生産効率
の向上にも寄与するものである。
ルミニウム配線の形成方法によれば、アルミニウム配線
の露出表面に形成される酸化アルミニウムの膜厚を２０
オングストローム以下とすることにより、この後に施す
Ａｌ−ＣＶＤにおいて、ヴィア孔に対する埋め込み性が
良好であり、また、選択性も良好となるので、従来のよ
うな超高真空設備が不要となるばかりでなく、生産効率
の向上にも寄与するものである。
【図１】（ａ）〜（ｄ）は、実施例１にかかるアルミニ
ウム配線の形成方法を順に示す工程図である。
ウム配線の形成方法を順に示す工程図である。
【図２】実施例２の測定結果を示す図表である。
【図３】実施例２の測定結果を示す図表である。
【符号の説明】 ２…下層デバイス層、４…下層Ａｌ配線、４ａ…自然酸
化膜、６…層間絶縁膜、６ａ…ヴィア孔、６ｂ…変質
層、８…汚染物、１２…Ａｌプラグ。
化膜、６…層間絶縁膜、６ａ…ヴィア孔、６ｂ…変質
層、８…汚染物、１２…Ａｌプラグ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 8826−4Ｍ Ｈ０１Ｌ 21/88 Ｃ 8826−4Ｍ 21/90 Ａ (72)発明者 河野 有美子 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社技術研究本部内
Claims (1)
- 【請求項１】 半導体基板上のアルミニウム配線上に、
層間絶縁膜を形成する第１工程と、 この層間絶縁膜にヴィア孔を形成し、このヴィア孔の底
部に前記アルミニウム配線を露出させる第２工程と、 このアルミニウム配線の露出表面に形成される酸化アル
ミニウムの膜厚を２０オングストローム以下とし、この
後、化学気相成長によって、このヴィア孔内にアルミニ
ウムを含むプラグ材料を選択的に堆積させる第３工程
と、 を備えるアルミニウム配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16367393A JPH0722418A (ja) | 1993-07-01 | 1993-07-01 | アルミニウム配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16367393A JPH0722418A (ja) | 1993-07-01 | 1993-07-01 | アルミニウム配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722418A true JPH0722418A (ja) | 1995-01-24 |
Family
ID=15778425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16367393A Pending JPH0722418A (ja) | 1993-07-01 | 1993-07-01 | アルミニウム配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722418A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059963A (ja) * | 2004-08-19 | 2006-03-02 | Tohoku Univ | トンネル型磁気抵抗素子、その製造方法およびその製造装置 |
-
1993
- 1993-07-01 JP JP16367393A patent/JPH0722418A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059963A (ja) * | 2004-08-19 | 2006-03-02 | Tohoku Univ | トンネル型磁気抵抗素子、その製造方法およびその製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236868A (en) | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system | |
| US7208411B2 (en) | Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module | |
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| JPH0922896A (ja) | 金属膜の選択的形成方法 | |
| US6607986B2 (en) | Dry etching method and semiconductor device manufacturing method | |
| JPH10154712A (ja) | 半導体装置の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| US7232763B2 (en) | Method of manufacturing semiconductor device | |
| US20220044967A1 (en) | Encapsulated top via interconnects | |
| US6693040B2 (en) | Method for cleaning the contact area of a metal line | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| JP3038953B2 (ja) | 配線形成方法 | |
| KR100670618B1 (ko) | 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정 | |
| TW523555B (en) | Method and apparatus for manufacturing semiconductor device | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| JPH0722418A (ja) | アルミニウム配線の形成方法 | |
| JPH0722417A (ja) | アルミニウム配線の形成方法 | |
| JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| US7442639B2 (en) | Method of forming plug of semiconductor device | |
| JPH0722416A (ja) | アルミニウム配線の形成方法 | |
| JP2002158213A (ja) | 半導体装置の製造方法 | |
| JPH03110842A (ja) | 堆積膜形成法 | |
| JP3287042B2 (ja) | 半導体装置の製造方法 | |
| JPH07193055A (ja) | ドライエッチング方法 |