JPH07226147A - トンネル効果型半導体電子放出素子 - Google Patents
トンネル効果型半導体電子放出素子Info
- Publication number
- JPH07226147A JPH07226147A JP3646194A JP3646194A JPH07226147A JP H07226147 A JPH07226147 A JP H07226147A JP 3646194 A JP3646194 A JP 3646194A JP 3646194 A JP3646194 A JP 3646194A JP H07226147 A JPH07226147 A JP H07226147A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- layer
- semiconductor
- emitting device
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000000694 effects Effects 0.000 title claims abstract description 11
- 239000002784 hot electron Substances 0.000 claims abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】トンネル効果を利用することによる半導体電子
放出素子の低電圧駆動化および安定動作・高信頼性化 【構成】真空に接するｎ+層４とその下にｐ+層５を形成
し，逆バイアスを印加することによりｐ+層の価電子を
トンネル効果によりｎ+層に注入する．この時，注入さ
れた電子はｎ+半導体の電子アフィニティーよりもエネ
ルギーの高いホット電子であり，容易に半導体表面から
真空中に放出される．
放出素子の低電圧駆動化および安定動作・高信頼性化 【構成】真空に接するｎ+層４とその下にｐ+層５を形成
し，逆バイアスを印加することによりｐ+層の価電子を
トンネル効果によりｎ+層に注入する．この時，注入さ
れた電子はｎ+半導体の電子アフィニティーよりもエネ
ルギーの高いホット電子であり，容易に半導体表面から
真空中に放出される．
Description
【０００１】
【産業上の利用分野】本発明はトンネル効果を利用した
半導体電子放出素子に関するものである．
半導体電子放出素子に関するものである．
【０００２】
【従来の技術】電子放出素子として，従来図１に示す微
小な円錐型突起（以下ｔｉｐと呼称し，図中に番号１で
示す）と周辺にゲート電極（図中番号２で示す）を配置
した，いわゆるスピント型電界放出素子（フィールドエ
ミッター）が知られている．これを縦型素子とすれば，
平面上に同様な構造を形成した横型素子も考案されてお
り，図２に示すようにくさび形や，くし形のエミッター
が考案されている．これらは，周辺のゲート電極に約１
００Ｖ程度の電圧を印加し，約１ミクロン程度隔てたｔ
ｉｐ先端に電界を集中させ，この先端から電子を放出さ
せるものである．（参考文献 伊藤：応用物理 第６２
巻第１２号，１９９３年，１２１６〜１２１７ページ）
小な円錐型突起（以下ｔｉｐと呼称し，図中に番号１で
示す）と周辺にゲート電極（図中番号２で示す）を配置
した，いわゆるスピント型電界放出素子（フィールドエ
ミッター）が知られている．これを縦型素子とすれば，
平面上に同様な構造を形成した横型素子も考案されてお
り，図２に示すようにくさび形や，くし形のエミッター
が考案されている．これらは，周辺のゲート電極に約１
００Ｖ程度の電圧を印加し，約１ミクロン程度隔てたｔ
ｉｐ先端に電界を集中させ，この先端から電子を放出さ
せるものである．（参考文献 伊藤：応用物理 第６２
巻第１２号，１９９３年，１２１６〜１２１７ページ）
【０００３】しかしながら，このような構造では物質か
ら電子を真空まで取り出すに必要なエネルギー（金属の
場合は仕事関数，半導体等では電子アフィニティーと呼
ばれる）が大きいため高電界を必要とし，そのため残留
イオン等のスパッタによるｔｉｐ損傷が起き易く短寿命
不安定となり易く，しかもこのような構造のｔｉｐを多
数アレイ状に集積した場合，加工寸法ばらつきに起因す
る電界集中が発生し，電流が特定の素子に集中してさら
に短寿命不安定となる欠点を有している．また，ｔｉｐ
先端の汚染状態や，真空中の残留ガスの影響により，電
子放出効率が大きくばらつくなどの欠点を有している．
すなわち，図３にシリコンの場合のエネルギー図を示す
が，コンダクションバンド（Ｃ．Ｂ．）に存在する電子
に約４．０ｅＶのエネルギーを与えなければ電子アフィ
ニティー（Ｅ．Ａ．仕事関数）を越えることはできず，
約１００Ｖの高い電圧が必要とされるのみならず，形状
等にばらつきのある各素子に均一に，電子アフィニティ
ーを越えて電子を真空中に引き出すに必要な電界を加え
ることができないので，電流が局部に集中してしまうの
は明らかである．また，電子アフィニティー自体が表面
のガス付着等の汚染や，また強い外部電界で加速された
イオンの衝突などにより上下し，放出電流が大きくばら
つく結果となることも明らかである．
ら電子を真空まで取り出すに必要なエネルギー（金属の
場合は仕事関数，半導体等では電子アフィニティーと呼
ばれる）が大きいため高電界を必要とし，そのため残留
イオン等のスパッタによるｔｉｐ損傷が起き易く短寿命
不安定となり易く，しかもこのような構造のｔｉｐを多
数アレイ状に集積した場合，加工寸法ばらつきに起因す
る電界集中が発生し，電流が特定の素子に集中してさら
に短寿命不安定となる欠点を有している．また，ｔｉｐ
先端の汚染状態や，真空中の残留ガスの影響により，電
子放出効率が大きくばらつくなどの欠点を有している．
すなわち，図３にシリコンの場合のエネルギー図を示す
が，コンダクションバンド（Ｃ．Ｂ．）に存在する電子
に約４．０ｅＶのエネルギーを与えなければ電子アフィ
ニティー（Ｅ．Ａ．仕事関数）を越えることはできず，
約１００Ｖの高い電圧が必要とされるのみならず，形状
等にばらつきのある各素子に均一に，電子アフィニティ
ーを越えて電子を真空中に引き出すに必要な電界を加え
ることができないので，電流が局部に集中してしまうの
は明らかである．また，電子アフィニティー自体が表面
のガス付着等の汚染や，また強い外部電界で加速された
イオンの衝突などにより上下し，放出電流が大きくばら
つく結果となることも明らかである．
【０００４】
【発明が解決しようとする課題】解決しようとする課題
は，素子特性の安定化と長寿命化等による信頼性の向上
である．
は，素子特性の安定化と長寿命化等による信頼性の向上
である．
【０００５】
【課題を解決するための手段】本発明は，半導体のエネ
ルギー構造の特徴を生かしトンネル効果を利用した平面
形電子放出素子を提案するものである．（以下トンネル
型エミッターと呼ぶ）
ルギー構造の特徴を生かしトンネル効果を利用した平面
形電子放出素子を提案するものである．（以下トンネル
型エミッターと呼ぶ）
【０００６】本発明に使用する半導体素子表面近くのエ
ネルギー構造を図４に示す．真空に接しているのはｎ+
型半導体であり，このｎ+型半導体の下にｐ+型半導体を
形成する．
ネルギー構造を図４に示す．真空に接しているのはｎ+
型半導体であり，このｎ+型半導体の下にｐ+型半導体を
形成する．
【０００７】この素子にｐ+−ｎ+接合が逆バイアスされ
るように電位を印加していくと，図４中に示すようにｐ
+型半導体のバレンスバンド（Ｖ．Ｂ．）に存在する電
子がｐ+−ｎ+接合空乏層を，トンネル効果によりつき抜
けてｎ+型半導体中に注入される．
るように電位を印加していくと，図４中に示すようにｐ
+型半導体のバレンスバンド（Ｖ．Ｂ．）に存在する電
子がｐ+−ｎ+接合空乏層を，トンネル効果によりつき抜
けてｎ+型半導体中に注入される．
【０００８】ｎ+型半導体中に注入された電子は一部は
衝突せずそのままのエネルギーで固体・真空界面に達す
るが，十分な逆バイアスを印加した場合にはこの電子の
エネルギーは図４中に示すように電子アフィニティーよ
りも大きなエネルギーを有しており，そのまま真空中に
放出される．
衝突せずそのままのエネルギーで固体・真空界面に達す
るが，十分な逆バイアスを印加した場合にはこの電子の
エネルギーは図４中に示すように電子アフィニティーよ
りも大きなエネルギーを有しており，そのまま真空中に
放出される．
【０００９】また，トンネル注入された電子の一部はｎ
+型半導体中で格子等と衝突し，エネルギーの一部を失
うが，空乏層と表面との距離が十分短かければ１回の衝
突でＳｉの場合には，約１．６ｅＶのエネルギーを失う
のみであるから，これでもＳｉの電子アフィニティーよ
りも大きなエネルギーを表面に達した電子が有すること
になり，そのまま真空中に放出される事も可能である．
+型半導体中で格子等と衝突し，エネルギーの一部を失
うが，空乏層と表面との距離が十分短かければ１回の衝
突でＳｉの場合には，約１．６ｅＶのエネルギーを失う
のみであるから，これでもＳｉの電子アフィニティーよ
りも大きなエネルギーを表面に達した電子が有すること
になり，そのまま真空中に放出される事も可能である．
【００１０】このようなエネルギー状態にするための逆
バイアス電圧は，Ｓｉの場合，約８〜６Ｖでよく，トン
ネル注入現象は半導体接合面内で均一に起き易い性質を
持つ．この現象の特長からこの現象のおきる場所的，時
間的，安定性が極めて高く，この現象を利用した本素子
では高信頼性が期待できる．
バイアス電圧は，Ｓｉの場合，約８〜６Ｖでよく，トン
ネル注入現象は半導体接合面内で均一に起き易い性質を
持つ．この現象の特長からこの現象のおきる場所的，時
間的，安定性が極めて高く，この現象を利用した本素子
では高信頼性が期待できる．
【００１１】このように低い電界で電子を取り出すこと
ができるのでイオン化ガスの発生・衝突による残留ガス
の電子アフィニティーに及ぼす影響を極めて小さくでき
ることは前述の通りであるが，本発明の場合，このばら
つき範囲を越えるエネルギーを電子に与えることは容易
であり，バイアス電圧にこのエネルギー分を加算すれば
よい．このように表面状態の変動が少なく，電子を低エ
ネルギーで取り出しうるので基本的に真空度変動の影響
を受けにくい電子放出素子の実現が極めて容易となる．
ができるのでイオン化ガスの発生・衝突による残留ガス
の電子アフィニティーに及ぼす影響を極めて小さくでき
ることは前述の通りであるが，本発明の場合，このばら
つき範囲を越えるエネルギーを電子に与えることは容易
であり，バイアス電圧にこのエネルギー分を加算すれば
よい．このように表面状態の変動が少なく，電子を低エ
ネルギーで取り出しうるので基本的に真空度変動の影響
を受けにくい電子放出素子の実現が極めて容易となる．
【００１２】
【実施例１】図５に実施例１を示す．以下に示す工程
（１）から（３）によりＳｉウエハー全面に複数個の素
子を形成して，これをダイシングにより切り出し，図５
に示すような約５mm角の素子を作製した． （１）約４００ミクロン厚のｐ型Ｓｉ基板（図５の６で
示し，キャリヤ密度１０16〜１０17／cm3）に拡散によ
りキャリヤ密度約１０18／cm3のｐ+層（図中５）を，約
３ミクロン厚に形成する． （２）次にイオン打込みにより，加速電圧４０ｋＶでホ
ウ素イオンを１０15／cm2打ち込む．その後，９００
℃，２０分間のアニールを行うことにより約０．２ミク
ロン厚のｎ+層（図中４）ができる．
（１）から（３）によりＳｉウエハー全面に複数個の素
子を形成して，これをダイシングにより切り出し，図５
に示すような約５mm角の素子を作製した． （１）約４００ミクロン厚のｐ型Ｓｉ基板（図５の６で
示し，キャリヤ密度１０16〜１０17／cm3）に拡散によ
りキャリヤ密度約１０18／cm3のｐ+層（図中５）を，約
３ミクロン厚に形成する． （２）次にイオン打込みにより，加速電圧４０ｋＶでホ
ウ素イオンを１０15／cm2打ち込む．その後，９００
℃，２０分間のアニールを行うことにより約０．２ミク
ロン厚のｎ+層（図中４）ができる．
【００１３】（３）この段階でｐ型基板のウェハ裏面全
面に電極（図５の７）を付け，ｎ+層表面に細いメッシ
ュ状電極（図５の３）を取り付ける．
面に電極（図５の７）を付け，ｎ+層表面に細いメッシ
ュ状電極（図５の３）を取り付ける．
【００１４】（４）上記の工程でウェハから切り出され
た素子を真空中に入れ，真空度約１＊Ｅ−６（Ｐａ）
で，約１０Ｖの逆バイアスを高抵抗を介して印加し，ア
ノードとして透明導電膜（図５の９）付のガラス（図５
の８）上にＺｎＯ：Ｚｎ蛍光体（図５の１０）を塗布し
たものを約２mm離間して配置し，約３０Ｖの電位を導電
膜に印加した．この状態で図５に示すスイッチをＡの側
に入れると蛍光面は約３００ｃｄ／ｍ2の明るさで発光
し，Ｂの側に入れると蛍光面の発光は消えた．
た素子を真空中に入れ，真空度約１＊Ｅ−６（Ｐａ）
で，約１０Ｖの逆バイアスを高抵抗を介して印加し，ア
ノードとして透明導電膜（図５の９）付のガラス（図５
の８）上にＺｎＯ：Ｚｎ蛍光体（図５の１０）を塗布し
たものを約２mm離間して配置し，約３０Ｖの電位を導電
膜に印加した．この状態で図５に示すスイッチをＡの側
に入れると蛍光面は約３００ｃｄ／ｍ2の明るさで発光
し，Ｂの側に入れると蛍光面の発光は消えた．
【００１５】以上の実施例ではトンネル効果に必要な電
界は約１０6Ｖ／cmであるところから，空乏層の厚さは
８０〜２０nmに設計した．また，ｎ+層中でのキャリヤ
の平均自由工程は約１００nmであるところから，約１０
０nm電子が進行すると，平均約１．６ｅＶのエネルギー
を失うと考えられる．従って，ｎ+層の厚さは１００nm
（０．１ミクロン）以下が望ましい．
界は約１０6Ｖ／cmであるところから，空乏層の厚さは
８０〜２０nmに設計した．また，ｎ+層中でのキャリヤ
の平均自由工程は約１００nmであるところから，約１０
０nm電子が進行すると，平均約１．６ｅＶのエネルギー
を失うと考えられる．従って，ｎ+層の厚さは１００nm
（０．１ミクロン）以下が望ましい．
【００１６】
【実施例２】図７に示すように，図５に示した素子を，
多数Ｘ−Ｙマトリクス状に集積したアレイを作製した．
まず，ｎ型Ｓｉ基板（図７の１１，キャリヤ密度１０16
／cm3）表面に選択拡散により行方向にｐ+型のライン
（図７の５）を形成する．このｐ+型ラインはｎ型基板
からｐ−ｎ接合分離により電気的に絶縁されていること
は言うまでもない．この上に分子ビームエピタキシャル
法（ＭＢＥ）でｎ+型Ｓｉ（図７の４）を，０．１ミク
ロン以下の厚さで均一に形成する．次に電極としてＡｌ
を蒸着（図７の３）し，ｐ型ライン上の角型窓と列方向
ラインを形成する様にパターニングした後，列方向電極
ラインの間のｎ型Ｓｉ膜をエッチングにより除去する．
多数Ｘ−Ｙマトリクス状に集積したアレイを作製した．
まず，ｎ型Ｓｉ基板（図７の１１，キャリヤ密度１０16
／cm3）表面に選択拡散により行方向にｐ+型のライン
（図７の５）を形成する．このｐ+型ラインはｎ型基板
からｐ−ｎ接合分離により電気的に絶縁されていること
は言うまでもない．この上に分子ビームエピタキシャル
法（ＭＢＥ）でｎ+型Ｓｉ（図７の４）を，０．１ミク
ロン以下の厚さで均一に形成する．次に電極としてＡｌ
を蒸着（図７の３）し，ｐ型ライン上の角型窓と列方向
ラインを形成する様にパターニングした後，列方向電極
ラインの間のｎ型Ｓｉ膜をエッチングにより除去する．
【００１７】この行方向ｐ+型ラインの一端に電極を取
り付け，列方向のｎ+型ラインの電極間に電位を印加す
ると，図８に示す電流・電圧特性の素子が各交点に形成
されていることが解った．
り付け，列方向のｎ+型ラインの電極間に電位を印加す
ると，図８に示す電流・電圧特性の素子が各交点に形成
されていることが解った．
【００１８】従って，行方向のｐ+型ラインと列方向の
ｎ+型ラインの電極には，ｎ型基板電位をＧＮＤ（０
Ｖ）とすると，ｐ+型ラインには選択時−１０Ｖ，非選
択時−７Ｖの電位を，ｎ+型ラインには選択時−２Ｖ，
非選択時−６Ｖの電位を印加して線順次（ライン・アト
・ア・タイム）駆動を行ったところ，選択されたライン
の交点にのみ電流が出力された．
ｎ+型ラインの電極には，ｎ型基板電位をＧＮＤ（０
Ｖ）とすると，ｐ+型ラインには選択時−１０Ｖ，非選
択時−７Ｖの電位を，ｎ+型ラインには選択時−２Ｖ，
非選択時−６Ｖの電位を印加して線順次（ライン・アト
・ア・タイム）駆動を行ったところ，選択されたライン
の交点にのみ電流が出力された．
【００１９】このマトリクスアレイを約１＊Ｅ−６（Ｐ
ａ）の真空中に入れ，約０．５mm離間して蛍光面（Ｚｎ
Ｏ：Ｚｎ蛍光体使用）付きの透明導電ガラスをマトリク
ス上に配置した後，蛍光面に＋５０Ｖの電位を印加して
同様なマトリクス駆動を行ったところ，選択された交点
の直上の蛍光面が約３００ｃｄ／ｍ2の明るさで発光し
た．順次別の交点を選択することにより同様な発光の点
滅が観測された．
ａ）の真空中に入れ，約０．５mm離間して蛍光面（Ｚｎ
Ｏ：Ｚｎ蛍光体使用）付きの透明導電ガラスをマトリク
ス上に配置した後，蛍光面に＋５０Ｖの電位を印加して
同様なマトリクス駆動を行ったところ，選択された交点
の直上の蛍光面が約３００ｃｄ／ｍ2の明るさで発光し
た．順次別の交点を選択することにより同様な発光の点
滅が観測された．
【００２０】このようなマトリクス構造の素子は絶縁性
基板上にライン状にｐ型Ｓｉ単結晶を成長させた基板
や，ＧａＡｓなどの絶縁性基板上にＧａＡｓのｐ型ライ
ン状成長を行った基板でも同様な動作が可能であること
を確認した．
基板上にライン状にｐ型Ｓｉ単結晶を成長させた基板
や，ＧａＡｓなどの絶縁性基板上にＧａＡｓのｐ型ライ
ン状成長を行った基板でも同様な動作が可能であること
を確認した．
【００２１】
【発明の効果】以上説明したように本発明による平面型
半導体電子放出素子は，半導体のエネルギー構造をたく
みに利用して，トンネル効果を電子放出素子に結びつけ
発明をなしたものであり，トンネル効果の特長を基に，
以下の効果が確認された． １．全面に，一様に起きる．（局部に集中しない．） ２．温度特性がきわめて小さく，環境特性にすぐれてい
る． ３．降伏電圧が低く（シリコンでは約８〜０Ｖ），駆動
電圧が低くてよい． ４．アバランシェなどの場合にはホット電子のエネルギ
ーは衝突によって失われ，その平均エネルギーはＳｉの
場合約１．６ｅＶであるが，トンネル効果では最大８ｅ
Ｖ程度（Ｓｉの場合）まで電子のエネルギーを高めるこ
とが可能である． ５．マトリクスアレイに集積した場合には，平面からの
電子放出が可能のため各々の素子の放出特性のばらつき
が少なく，微細な構造的加工を必要としないので，製作
がきわめて容易である． ６．真空度が比較的低くてもバイアス電圧の調整によ
り，均一で安定なエミッションが得られる．
半導体電子放出素子は，半導体のエネルギー構造をたく
みに利用して，トンネル効果を電子放出素子に結びつけ
発明をなしたものであり，トンネル効果の特長を基に，
以下の効果が確認された． １．全面に，一様に起きる．（局部に集中しない．） ２．温度特性がきわめて小さく，環境特性にすぐれてい
る． ３．降伏電圧が低く（シリコンでは約８〜０Ｖ），駆動
電圧が低くてよい． ４．アバランシェなどの場合にはホット電子のエネルギ
ーは衝突によって失われ，その平均エネルギーはＳｉの
場合約１．６ｅＶであるが，トンネル効果では最大８ｅ
Ｖ程度（Ｓｉの場合）まで電子のエネルギーを高めるこ
とが可能である． ５．マトリクスアレイに集積した場合には，平面からの
電子放出が可能のため各々の素子の放出特性のばらつき
が少なく，微細な構造的加工を必要としないので，製作
がきわめて容易である． ６．真空度が比較的低くてもバイアス電圧の調整によ
り，均一で安定なエミッションが得られる．
【００２２】これらの特長は本素子を蛍光表示管等の表
示デバイスに応用するうえに十分な価値があり，その信
頼性や表示密度が向上されることは言うまでもない．ま
た，本実施例では半導体として代表的なＳｉ結晶で説明
したが，ｐ−ｎ接合のできる４族，４−４族，３−５
族，２−６族等の半導体を用いて作製できることは明ら
かである．
示デバイスに応用するうえに十分な価値があり，その信
頼性や表示密度が向上されることは言うまでもない．ま
た，本実施例では半導体として代表的なＳｉ結晶で説明
したが，ｐ−ｎ接合のできる４族，４−４族，３−５
族，２−６族等の半導体を用いて作製できることは明ら
かである．
【図１】従来の縦型電子放出素子の断面図である．
【図２】従来の横型電子放出素子の斜視図である．
【図３】従来の電子放出素子のエネルギー図である．
【図４】本発明の電子放出素子のエネルギー図である．
【図５】本発明の電子放出素子の実施例の断面図であ
る．
る．
【図６】本発明の電子放出素子の実施例の平面図であ
る．
る．
【図７】本発明の電子放出素子の他の実施例の斜視図で
ある．
ある．
【図８】本発明の電子放出素子の他の実施例の特性であ
る．
る．
１ エミッター ２ ゲート電極 ３ 電子放出側電極 ４ ｎ+層 ５ ｐ+層 ６ ｐ層 ７ 裏面電極 ８ ガラス板 ９ 透明導電膜 １０ 蛍光体膜 １１ ｎ層
Claims (7)
- 【請求項１】ｐ+−ｎ+接合を有し，ｎ+層を真空に接す
る半導体素子において，ｐ+−ｎ+接合に零あるいは逆バ
イアス電圧を印加して，ｐ+領域の価電子をトンネル効
果によりｎ+領域に注入し，このホット電子のｎ+半導体
中のエネルギー損失を小さくして，この電子の実効的な
ｎ+半導体から真空への放出のためのエネルギー（電子
アフィニティー）が小さくなる（負の場合も含む）よう
にしたことを特徴とする半導体電子放出素子． - 【請求項２】第一項記載の半導体電子放出素子におい
て，ｎ+層表面が平面状の該電子放出素子． - 【請求項３】第一項記載の半導体電子放出素子におい
て，ｐ+−ｎ+接合のｎ+空乏層端からｎ+層真空側表面ま
での距離を１．０ミクロン以下の厚さに形成したことを
特徴とする該半導体電子放出素子． - 【請求項４】第一項記載の半導体電子放出素子におい
て，ｎ+層表面に細いメッシュ状電極を形成し，真空と
の接触面積を広くとったことを特徴とする該半導体電子
放出素子． - 【請求項５】第一項記載の半導体電子放出素子におい
て，ｎ+層表面からわずかに離間して電子取り出し用ア
ノード電極を配置した該半導体電子放出素子利用装置． - 【請求項６】第一項記載の半導体電子放出素子におい
て，該素子を多数アレイ状に集積し，ｐ+領域を行方向
に共通接続し，ｎ+領域を列方向に共通接続して，マト
リクスアレイとしたことを特徴とする該半導体電子放出
素子． - 【請求項７】第６項記載の半導体電子放出素子におい
て，ｎ+層表面からわずかに離間して電子取り出し用ア
ノード電極を配置した該半導体電子放出素子利用装置．
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3646194A JPH07226147A (ja) | 1994-02-09 | 1994-02-09 | トンネル効果型半導体電子放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3646194A JPH07226147A (ja) | 1994-02-09 | 1994-02-09 | トンネル効果型半導体電子放出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226147A true JPH07226147A (ja) | 1995-08-22 |
Family
ID=12470463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3646194A Pending JPH07226147A (ja) | 1994-02-09 | 1994-02-09 | トンネル効果型半導体電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226147A (ja) |
-
1994
- 1994-02-09 JP JP3646194A patent/JPH07226147A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543684A (en) | Flat panel display based on diamond thin films | |
| US5138402A (en) | Semiconductor electron emitting device | |
| JPH0145694B2 (ja) | ||
| JPH08250766A (ja) | 半導体冷電子放出素子及びこれを用いた装置 | |
| EP0249254A1 (en) | Semiconductor device for generating an electron current | |
| JPH0340332A (ja) | 電界放出型スウィチング素子およびその製造方法 | |
| US4506284A (en) | Electron sources and equipment having electron sources | |
| EP0532019A1 (en) | Semiconductor electron emission device | |
| US5710478A (en) | Field emitter having source, channel, and drain layers | |
| US5414272A (en) | Semiconductor electron emission element | |
| US6577058B2 (en) | Injection cold emitter with negative electron affinity based on wide-gap semiconductor structure with controlling base | |
| JPH10200132A (ja) | 高速ダイオード | |
| JPH07226147A (ja) | トンネル効果型半導体電子放出素子 | |
| CA1253260A (en) | Semiconductor device for generating an electron beam | |
| JPH07226148A (ja) | 半導体電子放出素子 | |
| JPWO2000074098A1 (ja) | 薄膜型電子源、それを用いた表示装置及び応用機器 | |
| JPH06162918A (ja) | 半導体電子放出素子並びにその製造方法 | |
| JP3403165B2 (ja) | 電子放出素子の製造方法 | |
| US6340859B1 (en) | Cold cathode electron emission device for activating electron emission using external electric field | |
| JP2780819B2 (ja) | 半導体電子放出素子 | |
| JP3405773B2 (ja) | 微小電界放出陰極装置およびその製造方法 | |
| JP3465890B2 (ja) | 電子放出素子、およびそれを用いたフラットディスプレイ | |
| JP2866174B2 (ja) | ゲートターンオフサイリスタ | |
| JPS6345736A (ja) | 固体電子ビ−ム発生装置 | |
| JPH0395824A (ja) | 半導体電子放出素子 |