JPH0722816A - 誘電体共振器を有するフィルタ回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＴＥＭモード誘電体共振器を含むバンドパス
フィルタに於けるストレーキャパシタンスを小さくす
る。 【構成】 第１及び第２の誘電体共振器１、２をキャパ
シタンスで結合した構成のバンドパスフィルタにおい
て、キャパシタンスを多層基板３の中に導体層４３、４
７を埋設することによって得る。多層基板３の表面のグ
ランド導体層２４に開口部６７を設けると共に、裏面の
グランド導体層６４にも開口部６７を設ける。開口部６
７、６８をキャパシタンス用導体層４３、４７の平面位
置に対応させて設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＴＥＭモード誘電体共
振器を複数個有するフィルタ回路装置に関する。

【０００２】

【従来の技術】基板上に第１及び第２の誘電体共振器を
配置し、入力端子と第１の誘電体共振器との間に入力結
合キャパシタンスを設け、出力端子と第２の誘電体共振
器との間に出力結合キャパシタンスを設け、第１及び第
２の誘電体共振器の相互間に相互結合用キャパシタンス
を設けた構成のフィルタは公知である。また、本件特許
出願人は、多層基板の上に第１及び第２の誘電体共振器
を配置し、入力及び出力結合キャパシタンスと相互結合
キャパシタンスとを多層基板を使用して構成したフィル
タ回路装置を製作した。このフィルタ回路装置において
は、多層基板の表面と裏面の大部分にグランド導体層が
設けられ、表面のグランド導体層に２つの誘電体共振器
の外導体が半田で固着されている。

【０００３】

【発明が解決しようとする課題】ところで、相互結合キ
ャパシタンスを形成するための一対の導体層を多層基板
に埋設すると、これ等の相互間に結合キャパシタンスが
得られる他に、表面及び裏面のグランド導体層との間に
ストレーキャパシタンス（浮遊容量）が生じ、フィルタ
の挿入損失が大きくなる。また、ストレーキャパシタン
スの影響で入力及び出力結合キャパシタンス、相互結合
キャパシタンスがみかけ上小さくなり、所望の結合キャ
パシタンスを得るためにはキャパシタンスの導体層（電
極）面積を大きくすることが必要になり、小型化が妨害
された。

【０００４】そこで、本発明の目的はストレーキャパシ
タンスを低減させることができるフィルタ回路装置を提
供することにある。

【０００５】上記目的を達成するための本発明は、共振
孔を有する柱状誘電体と前記共振孔に設けられた内導体
と前記誘電体の外周面に設けられた外導体とを夫々有し
ている第１及び第２の誘電体共振器と、前記第１及び第
２の誘電体共振器の前記内導体の相互間に設けられた相
互結合キャパシタンスとを備えたフィルタ回路装置であ
り、前記相互結合キャパシタンスを得るための一対の導
体層が多層基板の内部に設けられており、前記多層基板
の表面にグランド導体層が設けられており、前記第１及
び第２の誘電体共振器は前記多層基板の表面上に配置さ
れ且つこれ等の外導体が前記表面のグランド導体層に接
続されており、前記表面に対して直角な方向から前記多
層基板を見て前記グランド導体層が前記一対の導体層の
少なくとも一部を覆わないように配置されていることを
特徴とするフィルタ回路装置に係わるものである。

【０００６】

【発明の作用及び効果】本発明においては、多層基板の
表面のグランド導体層が相互結合キャパシタンスのため
の一対の導体層の少なくとも一部を覆わないので、一対
の導体層とグランドとの間にストレーキャパシタンスが
小さくなり、フィルタの挿入損失が小さくなる。また、
ストレーキャパシタンスが小さくなると、みかけ上相互
結合キャパシタンスが大きくなるので、キャパシタンス
のための導体層の面積を減少させて多層基板の小型化を
図ることができる。

【０００７】

【実施例】次に、図１〜図１０を参照して本発明の実施
例に係わるＴＥＭモード誘電体共振器を有するバンドパ
スフィルタ回路装置を説明する。

【０００８】このバントパスフィルタ回路装置は図１に
示すように第１及び第２の誘電体共振器１、２と、キャ
パシタンス（コンデンサ）のための導体層及びグランド
導体層等を有する多層基板３との組み合せによって構成
されている。第１及び第２の誘電体共振器１、２は、図
１〜図３から明らかなように比誘電率が約８８の柱状又
は円筒状磁器から成る第１及び第２の誘電体４、５と、
第１及び第２の共振孔６、７内に設けられた第１及び第
２の内導体８、９と、誘電体４、５の外周面１０、１１
に設けられた外導体１２、１３とから成る。なお、第１
及び第２の内導体８、９に連続的に第１及び第２の接続
導体１４、１５が設けられている。これ等の第１及び第
２の接続導体１４、１５は誘電体４、５の一方の端面を
通って外周面１０、１１まで延在している。また、第１
及び第２の誘電体４、５の他方の端面上には第１及び第
２の内導体８、９を第１及び第２の外導体１２、１３に
接続するための第１及び第２の短絡導体１６、１７が設
けられている。第１及び第２の誘電体共振器１、２は実
質的に同一に構成されているので、図２に第１の誘電体
共振器１のみを詳しく示し、第２の誘電体共振器２の詳
しい図示は省略する。なお、内導体８、９と、外導体１
２、１３と、接続導体１４、１５と、短絡導体１６、１
７は夫々銀ペーストを塗布して焼き付けた導電体膜から
成る。なお、各導体を銅メッキ等で形成することができ
る。

【０００９】このバンドパスフィルタ回路装置を得るた
めに同軸型ＴＥＭモード誘電体共振器１、２には、図４
のように入力結合キャパシタンスＣa と出力結合キャパ
シタンスＣb と相互結合キャパシタンスＣc とが接続さ
れている。入力結合キャパシタンスＣa は信号入力端子
Ｔ1 と第１の共振器１の一端との間に接続され、出力結
合キャパシタンスＣb は第２の共振器２の一端と出力端
子Ｔ2 との間に接続され、相互結合キャパシタンスＣc
は第１及び第２の共振器１、２の一端の相互間に接続さ
れている。なお、第１及び第２のストレーキャパシタン
スＣ1 、Ｃ2 が第１及び第２の共振器１、２の一端とグ
ランドとの間に生じる。第１及び第２の共振器１、２の
他端即ち外導体１２、１３はグランドに接続されてい
る。

【００１０】多層基板３は、図１及び図３で鎖線で区分
して示すように第１、第２、第３、第４及び第５の誘電
体層１８、１９、２０、２１、２２と各種の導体層とを
有する。多層基板３は第１〜第５の誘電体層１８〜２２
を得るためのグリーンシート（未焼成磁器シート）に導
電性ペーストを所定パターンに夫々塗布して積層し、焼
成したものであり、焼成後においては第１〜第５の誘電
体層１８〜２２は一体化されているが、ここでは説明の
都合上区分されている。

【００１１】多層基板３の表面２３即ち第１の誘電体層
１８の表面には図５に示すようにグランド導体層２４と
第１及び第２の接続導体層２５、２６とが設けられてい
る。グランド導体層２４は第１及び第２の共振器１、２
の外導体１２、１３に対応する部分を有し、更に表面２
３の多くの部分を覆うように形成され、ここには図３に
示すように半田２７によって第１及び第２の共振器１、
２の外導体１２、１３が夫々固着されている。第１及び
第２の接続導体層２５、２６は第１及び第２の共振器
１、２の第１及び第２の接続導体１４、１５に対応する
ように配置され、これ等が半田（図示せず）で夫々固着
されている。第１の誘電体層１８にはヴィア（Ｖｉａ）
ホール２７、２８、２９、３０が表面から裏面に至るよ
うに設けられ、ここには導体が充填されている。

【００１２】第２の誘電体層１９は図４に示した第１及
び第２のストレーキャパシタンスＣ1 、Ｃ2 の値を小さ
くすることを目的として設けたものであり、この表面に
は図５のヴィアホール２７、２８、２９、３０に接続さ
れる４つの接続導体層３１、３２、３３、３４が設けら
れている。第２の誘電体層１９にも各接続導体層３１、
３２、３３、３４の位置にヴィアホール３５、３６、３
７、３８が設けられ、ここに導体が充填されている。

【００１３】第３の誘電体層２０にはグランド接続用導
体層３９、４０及びキャパシタンス用導体層４１、４
２、４３が設けられている。グランド接続用導体層３
９、４０は図６の第２の誘電体層１９のヴィアホール３
５、３６の導体に接続されるように配設され、これ等に
も導体が充填されたヴィアホール４４、４５が設けられ
ている。キャパシタンス用導体層４１、４２は図６の第
２の誘電体層１９のヴィアホール３７、３８の導体に接
続されるように配設されている。図７の一方のキャパシ
タンス用導体層４１のＬ字形延長部４１ａにはヴィアホ
ール４６が設けられ、ここに導体が充填されている。図
７の他方のキャパシタンス用導体層４２にはＬ字形のキ
ャパシタンス用導体層４３が接続されている。このキャ
パシタンス用導体層４３は第４の誘電体層２１の表面の
キャパシタンス用導体層４７に対向して相互結合キャパ
シタンスＣc を形成する。

【００１４】第４の誘電体層２１には図８に示すように
キャパシタンス用導体層４７の他にグランド接続用導体
層４８、４９と入力及び出力結合用キャパシタンス用導
体層５０、５１が設けられている。四角形の導体層４
８、４９、５０、５１には導体が充填されたヴィアホー
ル５２、５３、５４、５５が設けられている。なお、図
８の接続用導体層４８、４９は図７のヴィアホール４
４、４５の導体に接続される。また、図８のキャパシタ
ンス用導体層４７は図７のヴィアホール４６の導体に接
続される。

【００１５】第５の誘電体層２２の表面には図８の第４
の誘電体層２１のヴィアホール５２、５３、５４、５５
の導体に接続されるように接続用導体層５６、５７、５
８、５９が図９に示すように設けられており、これ等に
は導体が充填されたヴィアホール６０、６１、６２、６
３が設けられている。第５の誘電体層２２の裏面即ち多
層基板３の裏面には図１０に示すようグランド導体層６
４と第１及び第２の端子導体層６５、６６が設けられて
いる。グランド導体層６４は図９に示すヴィアホール６
０、６１の導体に接続され、第１及び第２の端子導体層
６５、６６は図９に示すヴィアホール６２、６３の導体
に夫々接続されている。

【００１６】第４の誘電体層２１のキャパシタンス用導
体層４７は第３の誘電体層２０を介してこの表面のキャ
パシタンス用導体層４３に対向しているので、図４の相
互結合キャパシタンスＣc を得ることができる。

【００１７】図７の第３の誘電体層２０の導体層４１は
図８の導体層５０に対向配置されているので、両者の間
に図４に示した入力結合キャパシタンスＣa を得ること
ができる。また、図７の第３の誘電体層２０の導体層４
２は図８の第４の誘電体層２１の導体層５１に対向して
いるので、両者間に図４に示した出力結合キャパシタン
スＣb を得ることができる。図１０の裏面の第１及び第
２の端子導体層６５、６６は図４の入力端子Ｔ1 と出力
端子Ｔ2 に対応する。

【００１８】図５から明らかなようにグランド導体層２
４の中央に切欠部即ち開口部６７が設けられている。こ
の開口部６７は多層基板３の表面に対して垂直な方向か
ら多層基板３を平面的に見てキャパシタンス用導体層４
３、４７の主要部を囲むように形成されている。図１０
に示すように第５の誘電体層２２の裏面のグランド導体
層６４にも開口部６８が形成されている。この開口部６
８は図５の開口部６７と平面的に見て同一位置に配置さ
れている。開口部６７、６８を設けることによって平面
的に見てキャパシタンス用導体層４３、４７を覆わない
ようにグランド導体層２４、６４を設けると、キャパシ
タンス用導体層４３、４７とグランドとの間のストレー
キャパシタンスＣ1 、Ｃ2 を小さくすることができ、フ
ィルタの挿入損失の改善が達成される。また、ストレー
キャパシタンスが小さくなると、見かけ上入力結合キャ
パシタンスＣa 、出力結合キャパシタンスＣb 、相互結
合キャパシタンスＣc が増えたように作用するので、こ
れ等を小さく形成することが可能になり、小型化が達成
される。なお、この実施例では一対のキャパシタンス用
導体層４３、４７が図５に示すように互いに交差するよ
うに配置されているので、ｘ軸方向とｙ軸方向とのいず
れに導体層のパターンのずれが生じても容量値の変化が
生じない。

【００１９】本発明は上述の実施例に限定されるもので
なく、例えば次の変形が可能なものである。 （１） 接続導体１４、１５を設ける代りに、独立の接
続部材で内導体８、９を多層基板３の導体層２５、２６
に接続することができる。 （２） 多層基板３の側面に第１及び第２の端子導体層
６５、６６の延長導体層及びグランド導体層６４の延長
導体層を設けることができる。 （３） 誘電体共振器を更に付加して４段以上のフィル
タを構成する場合にも本発明を適用することができる。 （４） 第１及び第２の実施例で短絡導体層１６、１７
を省いて１／２波長型の共振器１、２を構成することが
できる。

【図面の簡単な説明】

【図１】実施例のフィルタを示す斜視図である。

【図２】誘電体共振器の断面図である。

【図３】図１のフィルタを図７及び図８のＡ−Ａ線に対
応する位置で示す中央縦断面図である。

【図４】図１のフィルタの等価回路図である。

【図５】第１の誘電体層の平面図である。

【図６】第２の誘電体層の平面図である。

【図７】第３の誘電体層の平面図である。

【図８】第４の誘電体層の平面図である。

【図９】第５の誘電体層の平面図である。

【図１０】第５の誘電体層の底面図である。

【符号の説明】

１ 第１の誘電体共振器 ２ 第２の誘電体共振器 ３ 多層基板 ４３、４７ キャパシタンス用導体層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 共振孔を有する柱状誘電体と前記共振孔
   に設けられた内導体と前記誘電体の外周面に設けられた
   外導体とを夫々有している第１及び第２の誘電体共振器
   と、 前記第１及び第２の誘電体共振器の前記内導体の相互間
   に設けられた相互結合キャパシタンスとを備えたフィル
   タ回路装置であり、 前記相互結合キャパシタンスを得るための一対の導体層
   が多層基板の内部に設けられており、 前記多層基板の表面にグランド導体層が設けられてお
   り、 前記第１及び第２の誘電体共振器は前記多層基板の表面
   上に配置され且つこれ等の外導体が前記表面のグランド
   導体層に接続されており、 前記表面に対して直角な方向から前記多層基板を見て前
   記グランド導体層が前記一対の導体層の少なくとも一部
   を覆わないように配置されていることを特徴とするフィ
   ルタ回路装置。