JPH0722851A - 零バイアス電流ローサイドドライバーコントロール回路 - Google Patents
零バイアス電流ローサイドドライバーコントロール回路Info
- Publication number
- JPH0722851A JPH0722851A JP6095881A JP9588194A JPH0722851A JP H0722851 A JPH0722851 A JP H0722851A JP 6095881 A JP6095881 A JP 6095881A JP 9588194 A JP9588194 A JP 9588194A JP H0722851 A JPH0722851 A JP H0722851A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power transistor
- driver circuit
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Liquid Crystal Display Device Control (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 従来の集積回路では、静的な電力消費が回避
できなかった。本発明は該電力消費を実質的に零とした
駆動回路を提供することを目的とする。 【構成】 出力パワートランジスターＰｗがオフのとき
に第２電流発振器を通る電流の経路を遮断し、かつ出力
パワートランジスターの駆動ノードに存在する電圧によ
りコントロールされる手段（ＯＦＦ）を含む回路。
できなかった。本発明は該電力消費を実質的に零とした
駆動回路を提供することを目的とする。 【構成】 出力パワートランジスターＰｗがオフのとき
に第２電流発振器を通る電流の経路を遮断し、かつ出力
パワートランジスターの駆動ノードに存在する電圧によ
りコントロールされる手段（ＯＦＦ）を含む回路。
Description
【０００１】
【産業上の利用分野】本発明は、負荷をグラウンドノー
ドに接続するためのパワースイッチを使用し、ドライバ
ー回路内の静的な電力消費を実質的に除去した出力パワ
ー段に関する。
ドに接続するためのパワースイッチを使用し、ドライバ
ー回路内の静的な電力消費を実質的に除去した出力パワ
ー段に関する。
【０００２】
【従来技術及びその問題点】パワースイッチを使用して
外部負荷をスイッチ可能に接地する回路は図１に示すよ
うな基本的回路を有している。一般にパワースイッチＰ
ｗはトランジスターであり、あるいはバイポーラ接合ト
ランジスターより絶対の有用性を提供する集積ＤＭＯＳ
トランジスターがしばしば使用される。活性負荷の場
合、集積トランジスター構造は本来的にそれを通ってト
ランジェント電流が循環する接合（ダイオード）Ｄｒを
含む。パワートランジスターＰｗは出力段を構成し、か
つ（多くの用途において）「デューティーサイクル」に
従ってトランジスターの導電又は非導電の状態を決定す
るドライバー回路によりコントロールされる。
外部負荷をスイッチ可能に接地する回路は図１に示すよ
うな基本的回路を有している。一般にパワースイッチＰ
ｗはトランジスターであり、あるいはバイポーラ接合ト
ランジスターより絶対の有用性を提供する集積ＤＭＯＳ
トランジスターがしばしば使用される。活性負荷の場
合、集積トランジスター構造は本来的にそれを通ってト
ランジェント電流が循環する接合（ダイオード）Ｄｒを
含む。パワートランジスターＰｗは出力段を構成し、か
つ（多くの用途において）「デューティーサイクル」に
従ってトランジスターの導電又は非導電の状態を決定す
るドライバー回路によりコントロールされる。
【０００３】これによりＶ１＝Ｒｄｓｏｎ×Ｉｄ及びＶ
ｈ＝Ｈ．Ｖ．の間の振幅を有する出力シグナルが生じ、
ここでＨ．Ｖ．は外部負荷が接続されたサプライ電圧、
ＲｄｓｏｎはパワートランジスターＰｗの飽和抵抗そし
てＩｄは負荷を通る電流である。それが導電していると
きにパワートランジスターＰｗを通る低い電圧降下を、
従って電力消費を小さくするためには、Ｒｄｓｏｎ値を
最小にする必要がある。これは、トランジスターをスイ
ッチオンするために必要な電圧より高い（ゲート）電圧
でパワートランジスターを駆動することにより達成され
る。一般に過駆動電圧が約10Ｖに達するようなつまりＶ
ｇｓ＝10ＶとなるようなＤＭＯＳトランジスターではそ
れはコントロール回路のサプライ電圧Ｖｃｃに等しくな
る。
ｈ＝Ｈ．Ｖ．の間の振幅を有する出力シグナルが生じ、
ここでＨ．Ｖ．は外部負荷が接続されたサプライ電圧、
ＲｄｓｏｎはパワートランジスターＰｗの飽和抵抗そし
てＩｄは負荷を通る電流である。それが導電していると
きにパワートランジスターＰｗを通る低い電圧降下を、
従って電力消費を小さくするためには、Ｒｄｓｏｎ値を
最小にする必要がある。これは、トランジスターをスイ
ッチオンするために必要な電圧より高い（ゲート）電圧
でパワートランジスターを駆動することにより達成され
る。一般に過駆動電圧が約10Ｖに達するようなつまりＶ
ｇｓ＝10ＶとなるようなＤＭＯＳトランジスターではそ
れはコントロール回路のサプライ電圧Ｖｃｃに等しくな
る。
【０００４】更に出力シグナル（ＯＵＴ）は図２に示す
ように、互いにコントロールされかつ等しいコントロー
ルシグナル（ＩＮ）として参照されるスルーリング速度
特性（Ｔｆ及びＴｒ）と遅れ（Ｔｐｈｌ及びＴｐｌｈ）
を有することがしばしば要求される。他方パワートラン
ジスターをスイッチオンするためには、トランジスター
のスレッショルド電圧Ｖｔｈより高い電圧までの駆動ノ
ード（ゲートノード）のキャパシタンスをチャージする
ことが必要である。スイッチオンフェーズの間に定電流
発振器Ｉ１を通して駆動が起こると（図１）、ゲート電
圧は図３に示すような時間に関するダイアグラムを有す
る。パワートランジスターの動作の３種類の異なったゾ
ーンが、ゾーンによって異なる実際の入力キャパシタン
スにより決定されるように、区別される。
ように、互いにコントロールされかつ等しいコントロー
ルシグナル（ＩＮ）として参照されるスルーリング速度
特性（Ｔｆ及びＴｒ）と遅れ（Ｔｐｈｌ及びＴｐｌｈ）
を有することがしばしば要求される。他方パワートラン
ジスターをスイッチオンするためには、トランジスター
のスレッショルド電圧Ｖｔｈより高い電圧までの駆動ノ
ード（ゲートノード）のキャパシタンスをチャージする
ことが必要である。スイッチオンフェーズの間に定電流
発振器Ｉ１を通して駆動が起こると（図１）、ゲート電
圧は図３に示すような時間に関するダイアグラムを有す
る。パワートランジスターの動作の３種類の異なったゾ
ーンが、ゾーンによって異なる実際の入力キャパシタン
スにより決定されるように、区別される。
【０００５】特性の第１ゾーンＩでは、ゲート電圧はＶ
ｇｓ＝０からＶｇｓ＝Ｖｔｈまで上昇する。このインタ
ーバルの間はパワートランジスターを通って電流は流れ
ず該トランジスターはオフの状態に維持される。インタ
ーバルｔ０−ｔ１はターンオン遅れ時間として定義され
る。ｔ１の瞬間の後にパワートランジスターは通電を開
始しパワートランジスターを通る電圧ＶｄｓはＶｈから
Ｖｄｓｏｎに降下する。通常飽和ゾーンとして参照され
る特性のゾーンIIでは、比ΔＶｄｓ／ΔＶｇｓは高く、
従ってパワートランジスターの「物理的な」ゲートキャ
パシタンスと比較した場合の入力キャパシタンスを決定
するためにミラー効果が優勢となる。このため、駆動電
流は主として「ミラー」キャパシタンスをチャージし、
一方その無視できる部分がパワートランジスターＰｗの
ゲートとソース間のＣｇｓキャパシタンスをチャージ
し、これによりＶｇｓ電圧の無視できる変化を生じさせ
る。実際にゲート電圧はＶｇｓ＝ＶｔｈからＶｇｓ＝Ｖ
ｓ（Ｖｓは動作電圧としても参照される）まで上昇す
る。インターバルｔ１−ｔ２が降下時間Ｔｆとして定義
される。
ｇｓ＝０からＶｇｓ＝Ｖｔｈまで上昇する。このインタ
ーバルの間はパワートランジスターを通って電流は流れ
ず該トランジスターはオフの状態に維持される。インタ
ーバルｔ０−ｔ１はターンオン遅れ時間として定義され
る。ｔ１の瞬間の後にパワートランジスターは通電を開
始しパワートランジスターを通る電圧ＶｄｓはＶｈから
Ｖｄｓｏｎに降下する。通常飽和ゾーンとして参照され
る特性のゾーンIIでは、比ΔＶｄｓ／ΔＶｇｓは高く、
従ってパワートランジスターの「物理的な」ゲートキャ
パシタンスと比較した場合の入力キャパシタンスを決定
するためにミラー効果が優勢となる。このため、駆動電
流は主として「ミラー」キャパシタンスをチャージし、
一方その無視できる部分がパワートランジスターＰｗの
ゲートとソース間のＣｇｓキャパシタンスをチャージ
し、これによりＶｇｓ電圧の無視できる変化を生じさせ
る。実際にゲート電圧はＶｇｓ＝ＶｔｈからＶｇｓ＝Ｖ
ｓ（Ｖｓは動作電圧としても参照される）まで上昇す
る。インターバルｔ１−ｔ２が降下時間Ｔｆとして定義
される。
【０００６】動作のゾーンIIではゲートキャパシタンス
は電圧Ｖｃｃまで完全にチャージしパワートランジスタ
ーは完全にオンになる（低内部抵抗）。同様にパワート
ランジスターＰｗのスイッチオフのためには、そのゲー
トキャパシタンスがパワートランジスターのゲートノー
ドとグラウンド間に機能的に接続された定電流発振器Ｉ
２を通して放電する。「タイムオフ」フェーズの間には
図４に示すように、「ターンオン」フェーズの間に起こ
るこれらと同様の現象が起こる。この動作フェーズ中
も、実際にゲートキャパシタンスは３個の別個のフェー
ズを通して放電する。
は電圧Ｖｃｃまで完全にチャージしパワートランジスタ
ーは完全にオンになる（低内部抵抗）。同様にパワート
ランジスターＰｗのスイッチオフのためには、そのゲー
トキャパシタンスがパワートランジスターのゲートノー
ドとグラウンド間に機能的に接続された定電流発振器Ｉ
２を通して放電する。「タイムオフ」フェーズの間には
図４に示すように、「ターンオン」フェーズの間に起こ
るこれらと同様の現象が起こる。この動作フェーズ中
も、実際にゲートキャパシタンスは３個の別個のフェー
ズを通して放電する。
【０００７】第１の特性フェーズあるいはゾーンＩで
は、ゲート電圧はＶｇｓ＝Ｖｃｃから動作電圧Ｖｃｃ＝
Ｖｓまで降下し、一方ドレーン電圧はＶｄｓｏｎに維持
される。このインターバルはターンオフ遅れ時間として
定義される。第２の特性領域IIでは、電圧ＶｇｓはＶｓ
からスレッショルド電圧Ｖｔｈまで降下し、このフェー
ズの間にパワートランジスターＰｗはそのスイッチオフ
が完全になるまでより少ない電流を運ぶ。ドレーン電圧
がＶ１からＶｈに上昇する間のこのインターバルの長さ
は上昇時間Ｔｒとして定義される。電流Ｉ１とＩ２が同
じ値を有すると、上昇時間及び降下時間は同一である。
は、ゲート電圧はＶｇｓ＝Ｖｃｃから動作電圧Ｖｃｃ＝
Ｖｓまで降下し、一方ドレーン電圧はＶｄｓｏｎに維持
される。このインターバルはターンオフ遅れ時間として
定義される。第２の特性領域IIでは、電圧ＶｇｓはＶｓ
からスレッショルド電圧Ｖｔｈまで降下し、このフェー
ズの間にパワートランジスターＰｗはそのスイッチオフ
が完全になるまでより少ない電流を運ぶ。ドレーン電圧
がＶ１からＶｈに上昇する間のこのインターバルの長さ
は上昇時間Ｔｒとして定義される。電流Ｉ１とＩ２が同
じ値を有すると、上昇時間及び降下時間は同一である。
【０００８】比較的小さい値のコントロール電流発振器
Ｉ１及びＩ２を使用しながら迅速なスイッチ時間を達成
するためにパワートランジスターＰｗのゲートキャパシ
タンスの大きなチャージ電流（Ｉｃ）と大きなディスチ
ャージ電流（Ｉｓ）を有するためには、図５に示したよ
うなドライバー回路を使用する。実際に電流Ｉｃ及びＩ
ｓを電流ＩD1及びＩD4に関連付けるものは指数関数で、 Ｉｃ＝ｎ＊ＩD1ｅR*ID1/vT Ｉｓ＝ｎ＊ＩD4ｅR*ID4/vT となる。
Ｉ１及びＩ２を使用しながら迅速なスイッチ時間を達成
するためにパワートランジスターＰｗのゲートキャパシ
タンスの大きなチャージ電流（Ｉｃ）と大きなディスチ
ャージ電流（Ｉｓ）を有するためには、図５に示したよ
うなドライバー回路を使用する。実際に電流Ｉｃ及びＩ
ｓを電流ＩD1及びＩD4に関連付けるものは指数関数で、 Ｉｃ＝ｎ＊ＩD1ｅR*ID1/vT Ｉｓ＝ｎ＊ＩD4ｅR*ID4/vT となる。
【０００９】ＩD1及びＩD4が等しいと、電流Ｉｃ及びＩ
ｓは等しく、降下時間及び上昇時間も等しい。図５に示
された回路では実際に電流ＩD4はＩD1と異なっている。
ＭＯＳ（Ｍ１）及び（Ｍ２）は一定のＶｇｓで動作し、
従って電流ＩD1＝Ｉであり、一方それらのソースが固定
電圧に接続されず、ターンオフフェーズの間にその電圧
が降下するパワートランジスターＰｗのゲートに接続さ
れているためＭＯＳ（Ｍ３）及び（Ｍ４）はＶｇｓで動
作する。従ってＩD4≠Ｉではない。
ｓは等しく、降下時間及び上昇時間も等しい。図５に示
された回路では実際に電流ＩD4はＩD1と異なっている。
ＭＯＳ（Ｍ１）及び（Ｍ２）は一定のＶｇｓで動作し、
従って電流ＩD1＝Ｉであり、一方それらのソースが固定
電圧に接続されず、ターンオフフェーズの間にその電圧
が降下するパワートランジスターＰｗのゲートに接続さ
れているためＭＯＳ（Ｍ３）及び（Ｍ４）はＶｇｓで動
作する。従ってＩD4≠Ｉではない。
【００１０】一般にこの欠点を解消するために、ソース
Ｍ３及びＭ４は固定された電圧例えばサプライ電圧Ｖｃ
ｃに接続され、電流ミラーＭ３−Ｍ４は電流ミラーＭ１
−Ｍ２と同じ電流を発生する。このような既知の解決法
が図６に示され、機能的ブロックダイアグラムが図７に
示されている。この回路ではトランジスターＭ２及びＭ
４は正確に同じ条件では動作しない。実際にＭ４は常に
Ｖｇｓ１＝一定及びＶｄｓ１＝一定＝Ｖｃｃ−２Ｖｂｅ
の飽和条件で動作し、トランジスターＭ２はＶｄｓ２＝
Ｖｇｓ２−Ｖｔｈになるまで飽和ゾーンで動作しその後
直線ゾーンで動作する。Ｍ２が直線ゾーンで動作すると
き、パワートランジスターＰｗのゲート電圧は既に動作
電圧Ｖｓを越えて上昇し、従ってトランジスターは最早
ゾーンIIでは動作せず従ってトランジスターのドレーン
は既に電圧Ｖｈを取っている。
Ｍ３及びＭ４は固定された電圧例えばサプライ電圧Ｖｃ
ｃに接続され、電流ミラーＭ３−Ｍ４は電流ミラーＭ１
−Ｍ２と同じ電流を発生する。このような既知の解決法
が図６に示され、機能的ブロックダイアグラムが図７に
示されている。この回路ではトランジスターＭ２及びＭ
４は正確に同じ条件では動作しない。実際にＭ４は常に
Ｖｇｓ１＝一定及びＶｄｓ１＝一定＝Ｖｃｃ−２Ｖｂｅ
の飽和条件で動作し、トランジスターＭ２はＶｄｓ２＝
Ｖｇｓ２−Ｖｔｈになるまで飽和ゾーンで動作しその後
直線ゾーンで動作する。Ｍ２が直線ゾーンで動作すると
き、パワートランジスターＰｗのゲート電圧は既に動作
電圧Ｖｓを越えて上昇し、従ってトランジスターは最早
ゾーンIIでは動作せず従ってトランジスターのドレーン
は既に電圧Ｖｈを取っている。
【００１１】この回路はパワートランジスターＰｗがオ
フのとき従ってそのゲート電圧がＶｇｓ＝０Ｖのとき、
Ｉ２＋ＩD4の合計で与えられる電流消費（サプライライ
ンＶｃｃから引かれる）が起こるという欠点を有してい
る。このタイプの多数の駆動段が存在する集積回路で
は、このような静的な電流消費が認容できないレベルに
達することがある。
フのとき従ってそのゲート電圧がＶｇｓ＝０Ｖのとき、
Ｉ２＋ＩD4の合計で与えられる電流消費（サプライライ
ンＶｃｃから引かれる）が起こるという欠点を有してい
る。このタイプの多数の駆動段が存在する集積回路で
は、このような静的な電流消費が認容できないレベルに
達することがある。
【００１２】
【発明の構成】本発明の主目的は、速度及び正確性の特
性を損なうことなく実質的に静的な電流消費が零である
ローサイド駆動段用の改良されたコントロール回路を提
供することである。この目的は本発明のドライバー回路
により達成され、該回路はパワートランジスターがオフ
状態にあるときに該パワートランジスターのコントロー
ルノードキャパシタンスのディスチャージ電流発振器を
通る電流の流れが発生することを防止できるスイッチが
存在することを特徴とする。このようなスイッチはパワ
ートランジスターのコントロールノードに存在する電圧
によりコントロールされる。実際に本発明のドライバー
回路は、パワートランジスターがオフのときに静的な消
費が零になり又パワートランジスターがオンのときにも
実質的に無視できる極度に小さい電力消費のみを生じさ
せる。
性を損なうことなく実質的に静的な電流消費が零である
ローサイド駆動段用の改良されたコントロール回路を提
供することである。この目的は本発明のドライバー回路
により達成され、該回路はパワートランジスターがオフ
状態にあるときに該パワートランジスターのコントロー
ルノードキャパシタンスのディスチャージ電流発振器を
通る電流の流れが発生することを防止できるスイッチが
存在することを特徴とする。このようなスイッチはパワ
ートランジスターのコントロールノードに存在する電圧
によりコントロールされる。実際に本発明のドライバー
回路は、パワートランジスターがオフのときに静的な消
費が零になり又パワートランジスターがオンのときにも
実質的に無視できる極度に小さい電力消費のみを生じさ
せる。
【００１３】添付図面を参照しながら行う引き続く本発
明の重要な態様の説明により本発明は更に良好に理解さ
れるであろう。図１〜７は上述した通り、従来技術を示
すものである。図８は本発明に従って形成されたドライ
バー回路を例示するブロックダイアグラムである。図９
は本発明に従って形成されたドライバー回路を例示する
ものである。
明の重要な態様の説明により本発明は更に良好に理解さ
れるであろう。図１〜７は上述した通り、従来技術を示
すものである。図８は本発明に従って形成されたドライ
バー回路を例示するブロックダイアグラムである。図９
は本発明に従って形成されたドライバー回路を例示する
ものである。
【００１４】図８に概略的に示したように、本発明のド
ライバー回路は、出力パワートランジスターＰｗのコン
トロールノード（ゲート）のキャパシタンスをディスチ
ャージするために使用される電流発振器Ｉ２を通る電流
の流れを遮断できるスイッチ（ＯＦＦ）を含んで成って
いる。該スイッチ（ＯＦＦ）はパワートランジスターＰ
ｗのコントロールノードに存在する電圧によりコントロ
ールされ、パワートランジスターＰｗがオフのときに電
流の（静的な）消費を実質的に除去する。図９の電気的
ダイアグラムは、図６の機能的回路に全体的に類似する
態様のドライバー回路の場合の本発明回路の他の例を示
すものである。図９のスイッチ（ＯＦＦ）は図示の例で
はＭＯＳトランジスターＭ５により構成されている。パ
ワートランジスターＰｗがスイッチオフのときに、その
ゲート電圧は降下し、トランジスターＭ５のゲート電圧
も減少する。このスイッチオフフェーズの場合、トラン
ジスターＭ５の抵抗Ｒｄｓｏｎは増加し、これにより電
流Ｉ１及びＩ２間の「ミスマッチ」が生ずる。パワート
ランジスターＰｗが既に飽和から抜け出しているときに
このような「ミスマッチ」がそれ自身かなり大きく生ず
るようにトランジスターＭ５のディメンジョンを決定す
ることにより、パワートランジスターが既にスイッチオ
フしているため、このミスマッチは実質的に問題を生じ
させない。勿論トランジスターＭ５は、出力パワートラ
ンジスターのゲートポテンシャルが該パワートランジス
ターＰｗが飽和状態から確実に抜け出す値に降下するま
で、そのＲｄｓｏｎが実質的に無視できるようにそのデ
ィメンジョンが設定されることができる。従ってトラン
ジスターＭ５は、パワートランジスターのゲート電圧が
Ｍ５のスレッショルド電圧値未満に降下するときに開く
スイッチとしての挙動を示し、これによりドライバー回
路のブランチＩ２中の電流の流れを遮断する。電流発振
器（Ｉ２）と直列のスイッチ（Ｍ５）の導入は、ドライ
バー回路の他の機能的な特性を変化させず、その速度特
性を保持し、更に上昇及び降下時間を互いに同一にし、
かつより一般的にはコントロールする。他方、パワート
ランジスターがオフであるときの電流の静的消費が完全
になくなる。本発明の回路配置は簡単に形成できかつ集
積に必要な付加的エリアは最小である。
ライバー回路は、出力パワートランジスターＰｗのコン
トロールノード（ゲート）のキャパシタンスをディスチ
ャージするために使用される電流発振器Ｉ２を通る電流
の流れを遮断できるスイッチ（ＯＦＦ）を含んで成って
いる。該スイッチ（ＯＦＦ）はパワートランジスターＰ
ｗのコントロールノードに存在する電圧によりコントロ
ールされ、パワートランジスターＰｗがオフのときに電
流の（静的な）消費を実質的に除去する。図９の電気的
ダイアグラムは、図６の機能的回路に全体的に類似する
態様のドライバー回路の場合の本発明回路の他の例を示
すものである。図９のスイッチ（ＯＦＦ）は図示の例で
はＭＯＳトランジスターＭ５により構成されている。パ
ワートランジスターＰｗがスイッチオフのときに、その
ゲート電圧は降下し、トランジスターＭ５のゲート電圧
も減少する。このスイッチオフフェーズの場合、トラン
ジスターＭ５の抵抗Ｒｄｓｏｎは増加し、これにより電
流Ｉ１及びＩ２間の「ミスマッチ」が生ずる。パワート
ランジスターＰｗが既に飽和から抜け出しているときに
このような「ミスマッチ」がそれ自身かなり大きく生ず
るようにトランジスターＭ５のディメンジョンを決定す
ることにより、パワートランジスターが既にスイッチオ
フしているため、このミスマッチは実質的に問題を生じ
させない。勿論トランジスターＭ５は、出力パワートラ
ンジスターのゲートポテンシャルが該パワートランジス
ターＰｗが飽和状態から確実に抜け出す値に降下するま
で、そのＲｄｓｏｎが実質的に無視できるようにそのデ
ィメンジョンが設定されることができる。従ってトラン
ジスターＭ５は、パワートランジスターのゲート電圧が
Ｍ５のスレッショルド電圧値未満に降下するときに開く
スイッチとしての挙動を示し、これによりドライバー回
路のブランチＩ２中の電流の流れを遮断する。電流発振
器（Ｉ２）と直列のスイッチ（Ｍ５）の導入は、ドライ
バー回路の他の機能的な特性を変化させず、その速度特
性を保持し、更に上昇及び降下時間を互いに同一にし、
かつより一般的にはコントロールする。他方、パワート
ランジスターがオフであるときの電流の静的消費が完全
になくなる。本発明の回路配置は簡単に形成できかつ集
積に必要な付加的エリアは最小である。
【図１】従来の基本回路を示すダイアグラム。
【図２】互いにコントロールされかつ等しいコントロー
ルシグナル（ＩＮ）として参照されるスルーリング速度
特性を有する出力シグナル。
ルシグナル（ＩＮ）として参照されるスルーリング速度
特性を有する出力シグナル。
【図３】図１の回路のゲート電圧を示す図。
【図４】タイムオフフェーズの間の図３に対応する図。
【図５】従来のドライバー回路の一例を示すダイアグラ
ム。
ム。
【図６】従来技術を解決するための回路のダイアグラ
ム。
ム。
【図７】図６の変形の機能的ブロックダイアグラム。
【図８】本発明に従って形成されたドライバー回路を例
示するブロックダイアグラム。
示するブロックダイアグラム。
【図９】本発明に従って形成されたドライバー回路の他
の例を示すブロックダイアグラム。
の例を示すブロックダイアグラム。
Ｐｗ・・・パワートランジスター ＩD1、ＩD4・・・電
流 Ｉ１、Ｉ２・・・電流 Ｍ５・・・トランジスター（ス
イッチ） ＯＦＦ・・・スイッチ
流 Ｉ１、Ｉ２・・・電流 Ｍ５・・・トランジスター（ス
イッチ） ＯＦＦ・・・スイッチ
フロントページの続き (71)出願人 594044794 コンソルツィオ・ペル・ラ・リセルカ・ス ッラ・ミクロエレットロニカ・ネル・メッ ツォジョルノ イタリア国 カターニア 95121 ストラ ダーレ・プリモソーレ 50 (72)発明者 パトリツィア・ミラッツォ イタリア国 メッシーナ 98100 ヴィ ア・ボットネ 42 (72)発明者 グレゴリオ・ボンテンポ イタリア国 バルセロナ・ポッツォ・デ ィ・ゴット 98051 ヴィア・ヴィットリ オ・マディア 11 (72)発明者 アンジェロ・アルツァーティ イタリア国 ボラーテ 20021 ヴィア・ ヴィットリオ・ヴェネト 114
Claims (7)
- 【請求項１】 そのスレッショルド電圧より高い電圧に
より導電性に導かれるパワートランジスターを使用し、
第１のスイッチングシグナルによりコントロールされか
つパワートランジスターの駆動ノードのキャパシタンス
をチャージするための電流を伝達できる第１の電流発振
器、及び相補スイッチングシグナルによりコントロール
されかつパワートランジスターの駆動ノードの前記キャ
パシタンスをディスチャージするための電流を伝達でき
る第２の電流発振器を含んで成るローサイドドライバー
回路において、 出力パワートランジスターの前記駆動ノードに存在する
電圧によりコントロールされ、かつ該出力パワートラン
ジスターがオフのときに前記第２の電流発振器を通る電
流の経路を遮断する手段を更に含んで成るドライバー回
路。 - 【請求項２】 前記パワートランジスターが集積ＤＭＯ
Ｓトランジスターである請求項１に記載のドライバー回
路。 - 【請求項３】 前記手段が、前記第２の電流発振器と直
列接続されたＭＯＳトランジスターを含むものである請
求項１に記載のドライバー回路。 - 【請求項４】 そのスレッショルド電圧より高い電圧に
より導電性に導かれるパワートランジスターを使用し、
第１のスイッチングシグナルによりコントロールされか
つパワートランジスターの駆動ノードのキャパシタンス
をチャージするための電流を伝達できる第１の電流発振
器により駆動される第１の電流ミラー、及び相補スイッ
チングシグナルによりコントロールされかつパワートラ
ンジスターの駆動ノードの前記キャパシタンスをディス
チャージするための電流を伝達できる第２の電流発振器
により駆動される第２の電流ミラーを含んで成るローサ
イドドライバー回路において、 前記パワートランジスターの前記駆動ノードに存在する
電圧によりコントロールされかつ前記第２の電流発振器
及び回路のグラウンドノード間に接続されたスイッチを
更に含んで成るドライバー回路。 - 【請求項５】 前記パワートランジスターが集積ＤＭＯ
Ｓトランジスターである請求項４に記載のドライバー回
路。 - 【請求項６】 前記スイッチがＭＯＳトランジスターで
ある請求項４に記載のドライバー回路。 - 【請求項７】 前記両電流ミラーがサプライノードと回
路のグラウンドノード間に接続されている請求項４に記
載のドライバー回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP19930830159 EP0620646B1 (en) | 1993-04-09 | 1993-04-09 | Zero bias current low-side driver control circuit |
| AT93830159.5 | 1993-04-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722851A true JPH0722851A (ja) | 1995-01-24 |
| JP3426337B2 JP3426337B2 (ja) | 2003-07-14 |
Family
ID=8215145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09588194A Expired - Fee Related JP3426337B2 (ja) | 1993-04-09 | 1994-04-09 | 零バイアス電流ローサイドドライバーコントロール回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0620646B1 (ja) |
| JP (1) | JP3426337B2 (ja) |
| CA (1) | CA2120884A1 (ja) |
| DE (1) | DE69315980T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014132523A1 (ja) * | 2013-02-28 | 2014-09-04 | 日立オートモティブシステムズ株式会社 | 負荷駆動制御装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4438669C1 (de) * | 1994-10-28 | 1996-08-01 | Sgs Thomson Microelectronics | Treiberschaltung |
| EP0751622B1 (en) * | 1995-06-30 | 2004-09-15 | STMicroelectronics S.r.l. | Electronically driven switch, integrated circuit and electronic card using the switch |
| EP1094606B1 (en) * | 1999-10-22 | 2004-03-03 | STMicroelectronics S.r.l. | Driver circuit for P-channel MOS switches |
| DE10236532C1 (de) | 2002-08-09 | 2003-08-14 | Semikron Elektronik Gmbh | Schaltungsanordnung zur Ansteuerung von Leistungstransistoren |
| CN113054828B (zh) * | 2019-12-26 | 2022-08-16 | 圣邦微电子（北京）股份有限公司 | 一种功率开关管的驱动电路以及电源系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017816A (en) * | 1989-11-08 | 1991-05-21 | National Semiconductor Corp. | Adaptive gate discharge circuit for power FETS |
| WO1993001656A1 (en) * | 1991-07-09 | 1993-01-21 | Micro Linear Corporation | Power mosfet driver with cross-conduction current reduction |
-
1993
- 1993-04-09 DE DE1993615980 patent/DE69315980T2/de not_active Expired - Fee Related
- 1993-04-09 EP EP19930830159 patent/EP0620646B1/en not_active Expired - Lifetime
-
1994
- 1994-04-08 CA CA 2120884 patent/CA2120884A1/en not_active Abandoned
- 1994-04-09 JP JP09588194A patent/JP3426337B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014132523A1 (ja) * | 2013-02-28 | 2014-09-04 | 日立オートモティブシステムズ株式会社 | 負荷駆動制御装置 |
| US9780773B2 (en) | 2013-02-28 | 2017-10-03 | Hitachi Automotive Systems, Ltd. | Load drive control device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0620646A1 (en) | 1994-10-19 |
| EP0620646B1 (en) | 1997-12-29 |
| JP3426337B2 (ja) | 2003-07-14 |
| DE69315980T2 (de) | 1998-04-16 |
| CA2120884A1 (en) | 1994-10-10 |
| DE69315980D1 (de) | 1998-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407594B1 (en) | Zero bias current driver control circuit | |
| US5977814A (en) | Driving circuit for IGBT | |
| US9231570B2 (en) | Fast voltage level shifter circuit | |
| EP0620644B1 (en) | Control, reduction and equalization of delays in a low-side driver stage | |
| US4877982A (en) | MOSFET turn-on/off circuit | |
| KR920005354B1 (ko) | 출력회로 | |
| US4433253A (en) | Three-phase regulated high-voltage charge pump | |
| US5120991A (en) | Driver circuit for converting a cmos level signal to a high-voltage level | |
| US5057721A (en) | Level shift circuit for controlling a driving circuit | |
| KR950701469A (ko) | 모오스(mos) 전께효과 트랜지스터의 구동회로(drive circuitry for a mos field effect tranststor) | |
| US4491807A (en) | FET Negative resistance circuits | |
| JP3426337B2 (ja) | 零バイアス電流ローサイドドライバーコントロール回路 | |
| EP0768762A1 (en) | Output circuit | |
| US5160854A (en) | Single-drive level shifter with low dynamic impedance | |
| KR100736056B1 (ko) | 제어 발진기 시스템 및 방법 | |
| US5631580A (en) | BICMOS ECL-CMOS level converter | |
| US5146109A (en) | Circuit for driving a floating circuit in response to a digital signal | |
| EP0302671B1 (en) | Logic circuit | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| JP2795049B2 (ja) | 論理回路 | |
| KR19990029670A (ko) | 레벨 시프팅 회로 | |
| US5616971A (en) | Power switching circuit | |
| JP2805949B2 (ja) | スイッチング出力回路 | |
| KR100213391B1 (ko) | 고속 구동정지기능을 갖춘 푸쉬-풀 구동회로 | |
| JP3024155B2 (ja) | インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |