JPH0722931A - 出力バッファ回路 - Google Patents
出力バッファ回路Info
- Publication number
- JPH0722931A JPH0722931A JP15097093A JP15097093A JPH0722931A JP H0722931 A JPH0722931 A JP H0722931A JP 15097093 A JP15097093 A JP 15097093A JP 15097093 A JP15097093 A JP 15097093A JP H0722931 A JPH0722931 A JP H0722931A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- output buffer
- buffer circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 出力バッファ回路において出力信号のデュー
ティー比を調整する。 【構成】 入力端子１１にロウレベルが与えられると、
Ｎチャネルトランジスタ２１がオフするとともにトラン
スファーゲート２６がオンする。この結果、抵抗器３１
ａ及びコンデンサ３１ｂで規定される時定数に応じた波
形を備える電圧がシュミットトリガバッファ２５に与え
られ、この電圧が所定のレベルになるとハイレベルが出
力端子１２に現れる。同様に、入力端子１１にハイレベ
ルが与えられると、Ｎチャネルトランジスタ２２がオフ
するとともにトランスファーゲート３０がオンする。抵
抗器３２ａ及びコンデンサ３２ｂで規定される時定数に
応じた波形を備える電圧がシュミットトリガバッファ２
８に与えられ、この電圧が所定のレベルになるとロウレ
ベルが出力端子１２に現れる。
ティー比を調整する。 【構成】 入力端子１１にロウレベルが与えられると、
Ｎチャネルトランジスタ２１がオフするとともにトラン
スファーゲート２６がオンする。この結果、抵抗器３１
ａ及びコンデンサ３１ｂで規定される時定数に応じた波
形を備える電圧がシュミットトリガバッファ２５に与え
られ、この電圧が所定のレベルになるとハイレベルが出
力端子１２に現れる。同様に、入力端子１１にハイレベ
ルが与えられると、Ｎチャネルトランジスタ２２がオフ
するとともにトランスファーゲート３０がオンする。抵
抗器３２ａ及びコンデンサ３２ｂで規定される時定数に
応じた波形を備える電圧がシュミットトリガバッファ２
８に与えられ、この電圧が所定のレベルになるとロウレ
ベルが出力端子１２に現れる。
Description
【０００１】
【産業上の利用分野】本発明に出力バッファ回路に関す
る。
る。
【０００２】
【従来の技術】一般に出力バッファ回路として図２に示
すインバータ回路か用いられている。図示の出力バッフ
ァ回路は入力端子１１及び出力端子１２を備えるととも
にＰチャネルトランジスタ１３及びＮチャネルトランジ
スタ１４を備えている。そして、入力端子１１はこの出
力バッファ回路ではＰチャネルトランジスタ１３及びＮ
チャネルトランジスタ１４のゲートに接続されている。
Ｐチャネルトランジスタ１３のソースは電源に接続さ
れ、Ｎチャネルトランジスタ１４のドレインはアースさ
れている。Ｐチャネルトランジスタ１３のドレイン及び
Ｎチャネルトランジスタ１４のソースは相互に接続され
るとともに出力端子１２に接続されている。
すインバータ回路か用いられている。図示の出力バッフ
ァ回路は入力端子１１及び出力端子１２を備えるととも
にＰチャネルトランジスタ１３及びＮチャネルトランジ
スタ１４を備えている。そして、入力端子１１はこの出
力バッファ回路ではＰチャネルトランジスタ１３及びＮ
チャネルトランジスタ１４のゲートに接続されている。
Ｐチャネルトランジスタ１３のソースは電源に接続さ
れ、Ｎチャネルトランジスタ１４のドレインはアースさ
れている。Ｐチャネルトランジスタ１３のドレイン及び
Ｎチャネルトランジスタ１４のソースは相互に接続され
るとともに出力端子１２に接続されている。
【０００３】入力端子１１にロウレベルが加えられた際
には、Ｐチャネルトランジスタ１３がオンし、その結
果、出力端子１２にはハイレベルが現れることになる。
一方、入力端子１１にハイレベルが加えられた際には、
Ｎチャネルトランジスタ１４がオンし、その結果、出力
端子１２にはロウレベルが現れることになる。
には、Ｐチャネルトランジスタ１３がオンし、その結
果、出力端子１２にはハイレベルが現れることになる。
一方、入力端子１１にハイレベルが加えられた際には、
Ｎチャネルトランジスタ１４がオンし、その結果、出力
端子１２にはロウレベルが現れることになる。
【０００４】ところで、図２に示す出力バッファ回路で
は高速にスイッチングされると、出力端子に接続された
配線を通して空中に不要輻射電波が送出され、これがノ
イズの原因となってしまう。
は高速にスイッチングされると、出力端子に接続された
配線を通して空中に不要輻射電波が送出され、これがノ
イズの原因となってしまう。
【０００５】このような不具合を防止するため、例え
ば、特開昭６０−６２７２５号公報に記載された出力バ
ッファ回路が知られている。
ば、特開昭６０−６２７２５号公報に記載された出力バ
ッファ回路が知られている。
【０００６】図３を参照して、図示の出力バッファ回路
では抵抗器１５及びコンデンサ１６が新たに備えられて
おり、抵抗器１５は入力端子１１に接続されるとともに
Ｐチャネルトランジスタ１３及びＮチャネルトランジス
タ１４のゲートに接続されている。さらに、コンデンサ
１６がＰチャネルトランジスタ１３及びＮチャネルトラ
ンジスタ１４のゲートに接続されるとともにＰチャネル
トランジスタ１３のドレイン及びＮチャネルトランジス
タ１４のソースに接続されている。そして、図示の出力
バッファ回路では抵抗器１５及びコンテンサ１６で規定
される時定数によって出力の立上がり時間及び立ち下が
り時間を制限して、これによって不要輻射電波を抑える
ようにしている。
では抵抗器１５及びコンデンサ１６が新たに備えられて
おり、抵抗器１５は入力端子１１に接続されるとともに
Ｐチャネルトランジスタ１３及びＮチャネルトランジス
タ１４のゲートに接続されている。さらに、コンデンサ
１６がＰチャネルトランジスタ１３及びＮチャネルトラ
ンジスタ１４のゲートに接続されるとともにＰチャネル
トランジスタ１３のドレイン及びＮチャネルトランジス
タ１４のソースに接続されている。そして、図示の出力
バッファ回路では抵抗器１５及びコンテンサ１６で規定
される時定数によって出力の立上がり時間及び立ち下が
り時間を制限して、これによって不要輻射電波を抑える
ようにしている。
【０００７】
【発明が解決しようとする課題】上述の点から明らかな
ように、図２に示す出力バッファ回路において、出力信
号の立上がり遅延時間はＰチャネルトランジスタの動作
速度によって決定され、一方、立ち下がり遅延時間はＮ
チャネルトランジスタの動作速度によって決定される。
ように、図２に示す出力バッファ回路において、出力信
号の立上がり遅延時間はＰチャネルトランジスタの動作
速度によって決定され、一方、立ち下がり遅延時間はＮ
チャネルトランジスタの動作速度によって決定される。
【０００８】ところで、Ｐチャネルトランジスタ及びＮ
チャネルトランジスタの動作時間はそれぞれ正孔及び電
子の動作速度によって決定される関係上Ｐチャネルトラ
ンジスタ及びＮチャネルトランジスタでは動作時間を規
定するパラメータが異なったものとなる。この結果、図
２に示す出力バッファ回路では立上がり遅延時間と立ち
下がり遅延時間とが異なって出力信号のデューティー比
が変動してしまうことがある。
チャネルトランジスタの動作時間はそれぞれ正孔及び電
子の動作速度によって決定される関係上Ｐチャネルトラ
ンジスタ及びＮチャネルトランジスタでは動作時間を規
定するパラメータが異なったものとなる。この結果、図
２に示す出力バッファ回路では立上がり遅延時間と立ち
下がり遅延時間とが異なって出力信号のデューティー比
が変動してしまうことがある。
【０００９】前述のように、図３に示す出力バッファ回
路では抵抗器及びコンデンサで規定される時定数によっ
て立上がり遅延時間及び立ち下がり遅延時間を変化させ
ることができるが、立上がり遅延時間及び立ち下がり遅
延時間を各々独立して変化させることはできない。
路では抵抗器及びコンデンサで規定される時定数によっ
て立上がり遅延時間及び立ち下がり遅延時間を変化させ
ることができるが、立上がり遅延時間及び立ち下がり遅
延時間を各々独立して変化させることはできない。
【００１０】上述の点を考慮すると、図２及び図３に示
す出力バッファ回路ともにプロセス上及び外部要因等に
よって出力信号のデューティ比が大きく崩れた場合、デ
ューティー比の調整を行うことができず、再設計を行わ
なければならない。
す出力バッファ回路ともにプロセス上及び外部要因等に
よって出力信号のデューティ比が大きく崩れた場合、デ
ューティー比の調整を行うことができず、再設計を行わ
なければならない。
【００１１】加えて、従来の出力バッファ回路では必要
に応じてデューティー比を調節することが難しく、この
結果、例えば、集積回路を高速で動作させた際、デュー
ティ比が大きく崩れると、次段の回路が誤動作してしま
うという問題点がある。
に応じてデューティー比を調節することが難しく、この
結果、例えば、集積回路を高速で動作させた際、デュー
ティ比が大きく崩れると、次段の回路が誤動作してしま
うという問題点がある。
【００１２】本発明の目的は出力信号のデューティー比
を調整することのできる出力バッファ回路を提供するこ
とにある。
を調整することのできる出力バッファ回路を提供するこ
とにある。
【００１３】
【課題を解決するための手段】本発明によれば、入力端
子及び出力端子と、該入力端子から入力される入力信号
レベルに応じてオンオフする第１及び第２のスイッチ手
段と、該第１及び該第２のスイッチ手段のオンオフに応
じて前記出力端子に出力信号を送出するようにした出力
バッファ回路において、第１の電圧信号を生成する時定
数可変の第１の電圧生成手段と、第２の電圧信号を生成
する時定数可変の第２の電圧生成手段と、前記第１のス
イッチ手段がオンした際前記第１の電圧信号を受け該第
１の電圧信号が所定のレベルを越えた際第１のパルス信
号を前記出力端子に前記出力信号として与える第１のパ
ルス信号供給手段と、前記第２のスイッチ手段がオンし
た際前記第２の電圧信号を受け該第２の電圧信号が所定
のレベルを越えた際第２のパルス信号を前記出力端子に
前記出力信号として与える第２のパルス信号供給手段と
を有することを特徴とする出力バッファ回路が得られ
る。
子及び出力端子と、該入力端子から入力される入力信号
レベルに応じてオンオフする第１及び第２のスイッチ手
段と、該第１及び該第２のスイッチ手段のオンオフに応
じて前記出力端子に出力信号を送出するようにした出力
バッファ回路において、第１の電圧信号を生成する時定
数可変の第１の電圧生成手段と、第２の電圧信号を生成
する時定数可変の第２の電圧生成手段と、前記第１のス
イッチ手段がオンした際前記第１の電圧信号を受け該第
１の電圧信号が所定のレベルを越えた際第１のパルス信
号を前記出力端子に前記出力信号として与える第１のパ
ルス信号供給手段と、前記第２のスイッチ手段がオンし
た際前記第２の電圧信号を受け該第２の電圧信号が所定
のレベルを越えた際第２のパルス信号を前記出力端子に
前記出力信号として与える第２のパルス信号供給手段と
を有することを特徴とする出力バッファ回路が得られ
る。
【００１４】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１５】図１を参照して、図示の出力バッファ回路
は第１及び第２のＮチャンネルトランジスタ（以下単に
第１及び第２のトランジスタと呼ぶ）２１及び２２を備
えており、第１のトランジスタ２１のゲートは入力端子
１１に接続され、第２のトランジスタ２２のゲートはイ
ンバータ２３を介して入力端子１１に接続されている。
は第１及び第２のＮチャンネルトランジスタ（以下単に
第１及び第２のトランジスタと呼ぶ）２１及び２２を備
えており、第１のトランジスタ２１のゲートは入力端子
１１に接続され、第２のトランジスタ２２のゲートはイ
ンバータ２３を介して入力端子１１に接続されている。
【００１６】第１のトランジスタ２１のソースは第１の
電源端子２４に接続されるとともに第１のシュミットト
リガバッファ２５を介して第１のトランスファーゲート
２６の入力端に接続され、第１のトランジスタ２１のド
レインはアースされている。同様に、第２のトランジス
タ２２のソースは第２の電源端子２７に接続されるとと
もに第２のシュミットトリガバッファ２８及びインバー
タ２９を介して第２のトランスファーゲート３０の入力
端に接続され、第２のトランジスタ２２のドレインはア
ースされている。
電源端子２４に接続されるとともに第１のシュミットト
リガバッファ２５を介して第１のトランスファーゲート
２６の入力端に接続され、第１のトランジスタ２１のド
レインはアースされている。同様に、第２のトランジス
タ２２のソースは第２の電源端子２７に接続されるとと
もに第２のシュミットトリガバッファ２８及びインバー
タ２９を介して第２のトランスファーゲート３０の入力
端に接続され、第２のトランジスタ２２のドレインはア
ースされている。
【００１７】第１及び第２のトランスファーゲート２６
及び３０はその制御端が入力端子１１に接続されるとと
もにインバータ２３に接続されている。そして、第１及
び第２のトランスファーゲート２６及び３０はその出力
端が出力端子１２に接続されている。
及び３０はその制御端が入力端子１１に接続されるとと
もにインバータ２３に接続されている。そして、第１及
び第２のトランスファーゲート２６及び３０はその出力
端が出力端子１２に接続されている。
【００１８】第１の電源端子２４には第１の電源接続器
３１を介して電源が接続され、第２の電源天使２７には
第２の電源接続器３２を介して電源が接続されている。
図示のように第１及び第２の電源接続器３１及び３２は
それぞれ抵抗器３１ａ及び３２ａとコンデンサ３１ｂ及
び３２ｂを備えている。第１の電源接続器３１におい
て、抵抗器３１ａとコンデンサ３１ｂとの接続点が第１
の電源端子２４に接続され、抵抗器３１ａが電源に接続
されるとともにコンデンサ３１ｂがアースされている。
同様に、第２の電源接続器３２において、抵抗器３２ａ
とコンデンサ３２ｂとの接続点が第２の電源端子２７に
接続され、抵抗器３２ａが電源に接続されるとともにコ
ンデンサ３２ｂがアースされている。
３１を介して電源が接続され、第２の電源天使２７には
第２の電源接続器３２を介して電源が接続されている。
図示のように第１及び第２の電源接続器３１及び３２は
それぞれ抵抗器３１ａ及び３２ａとコンデンサ３１ｂ及
び３２ｂを備えている。第１の電源接続器３１におい
て、抵抗器３１ａとコンデンサ３１ｂとの接続点が第１
の電源端子２４に接続され、抵抗器３１ａが電源に接続
されるとともにコンデンサ３１ｂがアースされている。
同様に、第２の電源接続器３２において、抵抗器３２ａ
とコンデンサ３２ｂとの接続点が第２の電源端子２７に
接続され、抵抗器３２ａが電源に接続されるとともにコ
ンデンサ３２ｂがアースされている。
【００１９】いま、入力端子１１からロウレベル
（“０”）信号が入力されると、インバータ２３の出力
にはハイレベル（“１”）が現れるから、第１のトラン
スファーゲート２６はオン（ＯＮ）となり、第２のトラ
ンスファーゲート３０はオフ（ＯＦＦ）となる。また、
第１のトランジスタ２１はオフとなり、第２のトランジ
スタ２２はオンとなる。この結果、第１のシュミットト
リガバッファ２５には抵抗器３１ａ及びコンデンサ３１
ｂで定まる時定数に応じた波形を備える電圧（以下この
電圧を第１の電圧と呼ぶことにする）が加えられること
になる。第１の電圧が所定のレベルを越えると、第１の
シュミットトリガバッファ２５はその出力がハイレベル
となる。前述のように第１のトランスファーゲート２６
はオン状態であるから、出力端子１２にはハイレベルが
現れることになる。
（“０”）信号が入力されると、インバータ２３の出力
にはハイレベル（“１”）が現れるから、第１のトラン
スファーゲート２６はオン（ＯＮ）となり、第２のトラ
ンスファーゲート３０はオフ（ＯＦＦ）となる。また、
第１のトランジスタ２１はオフとなり、第２のトランジ
スタ２２はオンとなる。この結果、第１のシュミットト
リガバッファ２５には抵抗器３１ａ及びコンデンサ３１
ｂで定まる時定数に応じた波形を備える電圧（以下この
電圧を第１の電圧と呼ぶことにする）が加えられること
になる。第１の電圧が所定のレベルを越えると、第１の
シュミットトリガバッファ２５はその出力がハイレベル
となる。前述のように第１のトランスファーゲート２６
はオン状態であるから、出力端子１２にはハイレベルが
現れることになる。
【００２０】入力端子１１からハイレベル信号が入力さ
れると、トランスファーゲート２６がオフとなってトラ
ンスファーゲート３０がオンとなる。また、第１のトラ
ンジスタ２１はオンとなり、第２のトランジスタ２２は
オフとなる。この結果、第２のシュミットトリガバッフ
ァ２８には抵抗器３２ａ及びコンデンサ３２ｂで定まる
時定数に応じた波形を備える電圧（以下この電圧を第２
の電圧と呼ぶことにする）が加えられることになる。第
２の電圧が所定のレベルを越えると、第２のシュミット
トリガバッファ２８はその出力がハイレベルとなり、第
２のトランスファーゲート３０にはロウレベルが与えら
れる。従って、出力端子１２にはロウレベルが現れるこ
とになる。
れると、トランスファーゲート２６がオフとなってトラ
ンスファーゲート３０がオンとなる。また、第１のトラ
ンジスタ２１はオンとなり、第２のトランジスタ２２は
オフとなる。この結果、第２のシュミットトリガバッフ
ァ２８には抵抗器３２ａ及びコンデンサ３２ｂで定まる
時定数に応じた波形を備える電圧（以下この電圧を第２
の電圧と呼ぶことにする）が加えられることになる。第
２の電圧が所定のレベルを越えると、第２のシュミット
トリガバッファ２８はその出力がハイレベルとなり、第
２のトランスファーゲート３０にはロウレベルが与えら
れる。従って、出力端子１２にはロウレベルが現れるこ
とになる。
【００２１】上述のように本発明では抵抗器３１ａ及び
コンデンサ３１ｂを調整することによって時定数を変
え、これによって、第１のシュミットトリガバッファ２
５からの出力タイミングを変化させている。つまり、第
１のシュミットトリガバッファ２５の出力における立上
がりエッジ及び立ち下がりエッジを調整している。同様
に、抵抗器３２ａ及びコンデンサ３２ｂを調整すること
によって時定数を変え、これによって、第２のシュミッ
トトリガバッファ２８からの出力タイミングを変化させ
ている。つまり、第２のシュミットトリガバッファ２８
の出力における立上がりエッジ及び立ち下がりエッジを
調整している。この結果、出力端子１２からの出力信号
はその立上がり時間及び立ち下がり時間を各々独立して
可変できることになる。
コンデンサ３１ｂを調整することによって時定数を変
え、これによって、第１のシュミットトリガバッファ２
５からの出力タイミングを変化させている。つまり、第
１のシュミットトリガバッファ２５の出力における立上
がりエッジ及び立ち下がりエッジを調整している。同様
に、抵抗器３２ａ及びコンデンサ３２ｂを調整すること
によって時定数を変え、これによって、第２のシュミッ
トトリガバッファ２８からの出力タイミングを変化させ
ている。つまり、第２のシュミットトリガバッファ２８
の出力における立上がりエッジ及び立ち下がりエッジを
調整している。この結果、出力端子１２からの出力信号
はその立上がり時間及び立ち下がり時間を各々独立して
可変できることになる。
【００２２】
【発明の効果】以上説明したように本発明では時定数を
調整することが容易であるばかりでなく、出力信号にお
ける立上がり時間及び立ち下がり時間をそれぞれ独立し
て調整することができる。つまり、必要に応じて出力信
号のデューティー比を調整することができるという効果
がある。
調整することが容易であるばかりでなく、出力信号にお
ける立上がり時間及び立ち下がり時間をそれぞれ独立し
て調整することができる。つまり、必要に応じて出力信
号のデューティー比を調整することができるという効果
がある。
【図１】本発明による出力バッファ回路の一実施例を示
すブロック図である。
すブロック図である。
【図２】従来の出力バッファ回路の一例を示すブロック
図である。
図である。
【図３】従来の出力バッファ回路の他の例を示すブロッ
ク図である。
ク図である。
１１ 入力端子 １２ 出力端子 １３ Ｐチャネルトランジスタ １４ Ｎチャネルトランジスタ １５ 抵抗器 １６ コンデンサ ２１，２２ Ｎチャネルトランジスタ ２３，２９ インバータ ２４，２７ 電源端子 ２５，２８ シュミットトリガバッファ ２６，３０ トランスファーゲート ３１，３２ 電源接続器
Claims (5)
- 【請求項１】 入力端子及び出力端子と、該入力端子か
ら入力される入力信号レベルに応じてオンオフする第１
及び第２のスイッチ手段と、該第１及び該第２のスイッ
チ手段のオンオフに応じて前記出力端子に出力信号を送
出するようにした出力バッファ回路において、第１の電
圧信号を生成する時定数可変の第１の電圧生成手段と、
第２の電圧信号を生成する時定数可変の第２の電圧生成
手段と、前記第１のスイッチ手段がオンした際前記第１
の電圧信号を受け該第１の電圧信号が所定のレベルを越
えた際第１のパルス信号を前記出力端子に前記出力信号
として与える第１のパルス信号供給手段と、前記第２の
スイッチ手段がオンした際前記第２の電圧信号を受け該
第２の電圧信号が所定のレベルを越えた際第２のパルス
信号を前記出力端子に前記出力信号として与える第２の
パルス信号供給手段とを有することを特徴とする出力バ
ッファ回路。 - 【請求項２】 請求項１に記載された出力バッファ回路
において、前記第１のスイッチ手段は前記入力信号レベ
ルがロウレベルであるとオンし、前記第２のスイッチ手
段は前記入力信号レベルがハイレベルであるとオンし、
前記第１のパルス信号供給手段は前記第１のパルス信号
としてハイレベル信号を出力する第１のシュミットトリ
ガ手段と前記入力信号レベルがロウレベルであるときオ
ンして前記ハイレベル信号を前記出力端子に供給する第
１のトランスファーゲートとを有し、前記第２の供給手
段は前記第２のパルス信号としてロウレベル信号を出力
する第２のシュミットトリガ手段と前記入力信号レベル
がハイレベルであるときオンして前記ロウレベル信号を
前記出力端子に供給する第２のトランスファーゲートと
を有することを特徴とする出力バッファ回路。 - 【請求項３】 請求項２に記載された出力バッファ回路
において、前記第１及び前記第２のスイッチ手段として
それぞれ第１及び第２のＮチャネルトランジスタが用い
られ、前記第１のＮチャネルトランジスタはそのゲート
が前記入力端子に接続され、前記第２のＮチャネルトラ
ンジスタはそのゲートがインバータを介して前記入力端
子に接続されており、前記第１及び前記第２のＮチャネ
ルトランジスタはそれぞれそのドレインが接地されると
ともにそのソースが前記第１及び前記第２の電圧生成手
段に接続され、前記第１及び前記第２のシュミットトリ
ガ手段はその入力端がそれぞれ前記第１及び前記第２の
Ｎチャネルトランジスタのソースに接続されていること
を特徴とする出力バッファ回路。 - 【請求項４】 請求項３に記載された出力バッファ回路
において、前記第１及び前記第２の電圧生成手段はそれ
ぞれ抵抗器及びコンデンサで構成される時定数回路を備
えることを特徴とする出力バッファ回路。 - 【請求項５】 請求項１に記載された出力バッファ回路
において、前記入力端子及び前記出力端子と、前記第１
及び前記第２のスイッチ手段と、前記第１及び前記第２
のパルス信号供給手段とによって出力バッファが構成さ
れ、該出力バッファには第１及び第２の電源端子が備え
られており、該第１及び該第２の電源端子によって前記
出力バッファが前記第１及び前記第２の電圧生成手段に
接続されていることを特徴とする出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15097093A JPH0722931A (ja) | 1993-06-23 | 1993-06-23 | 出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15097093A JPH0722931A (ja) | 1993-06-23 | 1993-06-23 | 出力バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722931A true JPH0722931A (ja) | 1995-01-24 |
Family
ID=15508424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15097093A Withdrawn JPH0722931A (ja) | 1993-06-23 | 1993-06-23 | 出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722931A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6045748A (en) * | 1997-08-06 | 2000-04-04 | Ngk Insulators, Ltd. | Method for molding an article from powder |
| US6403001B1 (en) | 2000-03-22 | 2002-06-11 | Ngk Insulators, Ltd. | Production of powder-molded body |
-
1993
- 1993-06-23 JP JP15097093A patent/JPH0722931A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6045748A (en) * | 1997-08-06 | 2000-04-04 | Ngk Insulators, Ltd. | Method for molding an article from powder |
| US6403001B1 (en) | 2000-03-22 | 2002-06-11 | Ngk Insulators, Ltd. | Production of powder-molded body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897696B2 (en) | Duty-cycle adjustable buffer and method and method for operating same | |
| KR100236058B1 (ko) | 트리거 전압 조정이 가능한 슈미트 트리거 회로 | |
| US5537067A (en) | Signal driver circuit operable to control signal rise and fall times | |
| JPH05145384A (ja) | Ｃｍｏｓレシーバ入力インターフエース回路 | |
| KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
| JPH0529169B2 (ja) | ||
| US20040080336A1 (en) | Output buffer apparatus capable of adjusting output impedance in synchronization with data signal | |
| JPH0722931A (ja) | 出力バッファ回路 | |
| KR100893593B1 (ko) | 입력 버퍼 | |
| US20030025542A1 (en) | Slew rate control of output drivers using fets with different threshold voltages | |
| JPH05191259A (ja) | 半導体集積回路の出力バッファ | |
| US6198306B1 (en) | CMOS waveshaping buffer | |
| KR200259447Y1 (ko) | 씨모스 회로 | |
| JP2766109B2 (ja) | 出力バッファ | |
| JPH04217116A (ja) | 出力回路 | |
| JP3636910B2 (ja) | ラインドライバ回路 | |
| KR100280410B1 (ko) | 출력구동회로 | |
| JPH06268456A (ja) | 差動増幅器 | |
| KR0161463B1 (ko) | 출력 잡음을 감소시킨 버퍼회로 | |
| JPH05160706A (ja) | Ｃｍｏｓ出力バッファ回路 | |
| KR930004307Y1 (ko) | 슈미트 트리거회로 | |
| KR100280514B1 (ko) | 듀티 싸이클 보정회로 | |
| JPH0879046A (ja) | 出力回路 | |
| JPH0575426A (ja) | 出力バツフア回路 | |
| KR19990057822A (ko) | 반전 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |