JPH07230989A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07230989A JPH07230989A JP2151594A JP2151594A JPH07230989A JP H07230989 A JPH07230989 A JP H07230989A JP 2151594 A JP2151594 A JP 2151594A JP 2151594 A JP2151594 A JP 2151594A JP H07230989 A JPH07230989 A JP H07230989A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- difference
- thickness
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体基板へのイオン注入に関
し、イオン種の違いによって生じる熱酸化膜の膜厚差を
モニターし、この膜厚差による障害を改善する。 【構成】 Si基板１を熱酸化してSiO2膜３を形成する
際、Si基板１内に注入するイオン種２の違いに起因す
る、SiO2膜３の厚さの違いを、Si基板１上に設けたSiO2
膜３の膜厚測定用のモニターパターン４により測定す
る。また、前記SiO2膜３を誘電体膜とするキャパシタに
おいて、前記SiO2膜３の厚さの違いによるキャパシタの
容量変化をSiO2膜３のパターン形状により補正する。
し、イオン種の違いによって生じる熱酸化膜の膜厚差を
モニターし、この膜厚差による障害を改善する。 【構成】 Si基板１を熱酸化してSiO2膜３を形成する
際、Si基板１内に注入するイオン種２の違いに起因す
る、SiO2膜３の厚さの違いを、Si基板１上に設けたSiO2
膜３の膜厚測定用のモニターパターン４により測定す
る。また、前記SiO2膜３を誘電体膜とするキャパシタに
おいて、前記SiO2膜３の厚さの違いによるキャパシタの
容量変化をSiO2膜３のパターン形状により補正する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板へのイオン
注入種の違いによって生じる熱酸化膜の膜厚差をモニタ
ーし、この膜厚差による障害の改善に関する。
注入種の違いによって生じる熱酸化膜の膜厚差をモニタ
ーし、この膜厚差による障害の改善に関する。
【０００２】近年の半導体装置は、ゲート酸化膜等をＭ
ＯＳ容量として回路に形成するが、その場合にSi基板を
電極とするため、空間電荷層の伸びによる容量低下防止
の為に、高濃度のイオン注入（例えば砒素）をSi基板の
電極部に行っている。
ＯＳ容量として回路に形成するが、その場合にSi基板を
電極とするため、空間電荷層の伸びによる容量低下防止
の為に、高濃度のイオン注入（例えば砒素）をSi基板の
電極部に行っている。
【０００３】
【従来の技術】図３は従来例の説明図である。図におい
て、１はSi基板、2aは第１のイオン種、2bは第２のイオ
ン種、３はSiO2膜、５は上層電極、９はフィールドSiO2
膜、10はゲートSiO2膜、11はゲート電極、12はキャパシ
タ拡散層、13はソース・ドレイン拡散層、17はSiO2膜、
18は第１のレジスト膜、19は第２のレジスト膜である。
て、１はSi基板、2aは第１のイオン種、2bは第２のイオ
ン種、３はSiO2膜、５は上層電極、９はフィールドSiO2
膜、10はゲートSiO2膜、11はゲート電極、12はキャパシ
タ拡散層、13はソース・ドレイン拡散層、17はSiO2膜、
18は第１のレジスト膜、19は第２のレジスト膜である。
【０００４】図３は従来例の説明図であり、本発明の解
決すべき問題点である高濃度イオン注入後の膜厚差の発
生原理を示す工程順模式断面図である。図中、左側の図
は高濃度のイオン注入を行ったSi基板の熱酸化により形
成したSiO2膜をキャパシタの誘電体膜として用いるキャ
パシタ領域であり、右図はｎ型ＭＯＳトランジスタの領
域である。
決すべき問題点である高濃度イオン注入後の膜厚差の発
生原理を示す工程順模式断面図である。図中、左側の図
は高濃度のイオン注入を行ったSi基板の熱酸化により形
成したSiO2膜をキャパシタの誘電体膜として用いるキャ
パシタ領域であり、右図はｎ型ＭＯＳトランジスタの領
域である。
【０００５】図３（ａ）〜（ｅ）はウエハプロセスの中
で、問題となるプロセス工程を抜き出したものである。
図３（ａ）に示すように、Si基板上に次工程のイオン注
入のため、及びゲート絶縁膜形成のため、薄い200 Å程
度の厚さのSiO2膜17を熱酸化により形成する。
で、問題となるプロセス工程を抜き出したものである。
図３（ａ）に示すように、Si基板上に次工程のイオン注
入のため、及びゲート絶縁膜形成のため、薄い200 Å程
度の厚さのSiO2膜17を熱酸化により形成する。
【０００６】次に、図３（ｂ）に示すように、マスクを
用いて第１のレジスト膜をパターニングし、キャパシタ
形成領域に第１のイオン種2aを注入する。次に、図３
（ｃ）に示すように、第１のレジスト膜18を剥離・除去
後にウエット処理を行い、SiO2膜17を除去し、ゲート酸
化を行う。この熱酸化処理で、先程のイオン注入部の膜
厚が非注入部より厚くなり、これがキャパシタ用のSiO2
膜３となる。非注入部のＭＯＳトランジスタ形成領域で
はゲートSiO2膜10が 150Åの厚さに形成される。膜厚の
差はイオン注入の量、即ち濃度にもよるが、 100〜200
Å程度である。つまり、倍の厚さの違いとなる。
用いて第１のレジスト膜をパターニングし、キャパシタ
形成領域に第１のイオン種2aを注入する。次に、図３
（ｃ）に示すように、第１のレジスト膜18を剥離・除去
後にウエット処理を行い、SiO2膜17を除去し、ゲート酸
化を行う。この熱酸化処理で、先程のイオン注入部の膜
厚が非注入部より厚くなり、これがキャパシタ用のSiO2
膜３となる。非注入部のＭＯＳトランジスタ形成領域で
はゲートSiO2膜10が 150Åの厚さに形成される。膜厚の
差はイオン注入の量、即ち濃度にもよるが、 100〜200
Å程度である。つまり、倍の厚さの違いとなる。
【０００７】従来行っていたダミーウエハやダイシング
ラインによる通常の膜厚測定では、その部分がイオン注
入されなかったり、もし注入されていても、他のイオン
種と混合になるため濃度差が生じて、実際の注入部分と
は異なっていた。
ラインによる通常の膜厚測定では、その部分がイオン注
入されなかったり、もし注入されていても、他のイオン
種と混合になるため濃度差が生じて、実際の注入部分と
は異なっていた。
【０００８】また、実際の回路上での測定は、素子が微
細なため、測定器の視野に入らず、測定不可能だった。
次に、図３（ｄ）に示すように、キャパシタの上層電極
５およびＭＯＳトランジスタのゲート電極11をパターニ
ングし、ソース・ドレイン拡散層形成のため、第２のイ
オン種2bをSi基板１の全面に注入する。
細なため、測定器の視野に入らず、測定不可能だった。
次に、図３（ｄ）に示すように、キャパシタの上層電極
５およびＭＯＳトランジスタのゲート電極11をパターニ
ングし、ソース・ドレイン拡散層形成のため、第２のイ
オン種2bをSi基板１の全面に注入する。
【０００９】図３（ｅ）に示すように、ソース・ドレイ
ン拡散層15形成後の状態では、＊印で示す部分はキャパ
シタの下層電極となる部分であるが、膜厚差によるイオ
ン注入の偏りで濃度差が生じて負荷が付いてしまうの
で、Al配線とのコンタクト抵抗の上昇等の特性不良につ
ながる。
ン拡散層15形成後の状態では、＊印で示す部分はキャパ
シタの下層電極となる部分であるが、膜厚差によるイオ
ン注入の偏りで濃度差が生じて負荷が付いてしまうの
で、Al配線とのコンタクト抵抗の上昇等の特性不良につ
ながる。
【００１０】そのため、膜厚差が生じても拡散抵抗差に
よる障害の出ない回路のレイアウトパターン設計を行う
必要がある。
よる障害の出ない回路のレイアウトパターン設計を行う
必要がある。
【００１１】
【発明が解決しようとする課題】従来のSi基板への高濃
度注入では、イオン注入後の熱酸化によるゲート酸化に
て、イオン注入部と非注入部にて基板の酸化レートに差
を生じる。そのため酸化膜の厚さに差を生じて、設計段
階での容量値と出来上りが異なったり、その膜厚差によ
るプロセス工程での障害、例えば、エッチングでの残膜
分布やイオン注入の偏りの原因となるため、膜厚差をモ
ニターし、尚かつ、膜厚差を減ずるように工程を改善す
る必要がある。
度注入では、イオン注入後の熱酸化によるゲート酸化に
て、イオン注入部と非注入部にて基板の酸化レートに差
を生じる。そのため酸化膜の厚さに差を生じて、設計段
階での容量値と出来上りが異なったり、その膜厚差によ
るプロセス工程での障害、例えば、エッチングでの残膜
分布やイオン注入の偏りの原因となるため、膜厚差をモ
ニターし、尚かつ、膜厚差を減ずるように工程を改善す
る必要がある。
【００１２】従来の膜厚測定においては、ダミーウエハ
を酸化時に挿入して、そのダミーウエハの膜厚を測定し
たり、製品ウエハのダイシングライン等を測定してい
た。ところが、イオン種が異なる等によって生じるイオ
ン注入差における膜圧差はダミーウエハやダイシングラ
インの膜厚測定では検出ができなかった。
を酸化時に挿入して、そのダミーウエハの膜厚を測定し
たり、製品ウエハのダイシングライン等を測定してい
た。ところが、イオン種が異なる等によって生じるイオ
ン注入差における膜圧差はダミーウエハやダイシングラ
インの膜厚測定では検出ができなかった。
【００１３】従って、イオン注入種の違いによる酸化膜
の厚さの発生で回路特性の不具合を生じていた。本発明
は、以上の点を鑑み、膜厚測定用のモニタパターンをイ
オン種別に設けてモニターすることを目的として、膜厚
差による特性の不具合をレイアウト設計の改善で対処す
る。
の厚さの発生で回路特性の不具合を生じていた。本発明
は、以上の点を鑑み、膜厚測定用のモニタパターンをイ
オン種別に設けてモニターすることを目的として、膜厚
差による特性の不具合をレイアウト設計の改善で対処す
る。
【００１４】
【課題を解決するための手段】図１〜図２は本発明の原
理説明図であり、第一および第二の実施例の説明図であ
る。
理説明図であり、第一および第二の実施例の説明図であ
る。
【００１５】図において、１はSi基板、３はSiO2膜、４
はモニターパターン、５は上層電極、６はチップ、７は
パッド、８はダイシングライン、９はフィールドSiO
2膜、10はゲートSiO2膜、11はゲート電極、12はキャパ
シタ拡散層、13はソース・ドレイン拡散層、14は素子分
離領域、15はソース・ドレイン用イオン注入領域、16は
高濃度イオン注入領域である。
はモニターパターン、５は上層電極、６はチップ、７は
パッド、８はダイシングライン、９はフィールドSiO
2膜、10はゲートSiO2膜、11はゲート電極、12はキャパ
シタ拡散層、13はソース・ドレイン拡散層、14は素子分
離領域、15はソース・ドレイン用イオン注入領域、16は
高濃度イオン注入領域である。
【００１６】図１は本発明の第一の実施例の説明図であ
り、キャパシタSiO2膜の膜厚測定用モニターパターンの
説明図である。図２は本発明の第二の実施例の説明図と
従来例とを対比したものであり、平面図と断面図でキャ
パシタの完成したところの工程を示している。
り、キャパシタSiO2膜の膜厚測定用モニターパターンの
説明図である。図２は本発明の第二の実施例の説明図と
従来例とを対比したものであり、平面図と断面図でキャ
パシタの完成したところの工程を示している。
【００１７】図中、左側の図は高濃度のイオン注入を行
ったSi基板の熱酸化により形成したSiO2膜をキャパシタ
の誘電体膜として用いるキャパシタ領域であり、右図は
ｎ型ＭＯＳトランジスタの領域である。
ったSi基板の熱酸化により形成したSiO2膜をキャパシタ
の誘電体膜として用いるキャパシタ領域であり、右図は
ｎ型ＭＯＳトランジスタの領域である。
【００１８】従来例の問題点を解決するためには、第一
にキャパシタ形成領域の誘電体膜の厚さ、すなわちキャ
パシタSiO2膜３の厚さを正確に測定して、その値を把握
することが必要である。そのためには、測定可能な面積
のモニターパターンをSi基板内に設け、イオン種や不純
物濃度と厚さの関係をモニターする。
にキャパシタ形成領域の誘電体膜の厚さ、すなわちキャ
パシタSiO2膜３の厚さを正確に測定して、その値を把握
することが必要である。そのためには、測定可能な面積
のモニターパターンをSi基板内に設け、イオン種や不純
物濃度と厚さの関係をモニターする。
【００１９】第二に、モニターしたSiO2膜の厚さにより
上層電極の面積を、設計したキャパシタ容量に適合する
ように調整して、上層電極用のマスクパターンを作成す
る。即ち、本発明の目的は、図１に示すように、Si基板
１を熱酸化してSiO2膜３を形成する際、Si基板１内に注
入するイオン種２の違いに起因するSiO2膜３の厚さの違
いを、Si基板１上に設けたSiO2膜３の膜厚測定用のモニ
ターパターン４により測定することにより、また、図２
に示すように、SiO2膜３を誘電体膜とするキャパシタに
おいて、SiO2膜３の厚さの違いによる容量変化を、SiO2
膜のパターン形状により補正することにより達成され
る。
上層電極の面積を、設計したキャパシタ容量に適合する
ように調整して、上層電極用のマスクパターンを作成す
る。即ち、本発明の目的は、図１に示すように、Si基板
１を熱酸化してSiO2膜３を形成する際、Si基板１内に注
入するイオン種２の違いに起因するSiO2膜３の厚さの違
いを、Si基板１上に設けたSiO2膜３の膜厚測定用のモニ
ターパターン４により測定することにより、また、図２
に示すように、SiO2膜３を誘電体膜とするキャパシタに
おいて、SiO2膜３の厚さの違いによる容量変化を、SiO2
膜のパターン形状により補正することにより達成され
る。
【００２０】
【作用】本発明では、イオン注入種別に膜厚測定用のモ
ニターパターンを形成し、膜厚をモニター出来るため、
高濃度イオン注入の有無で熱酸化法で形成したキャパシ
タSiO2膜の膜厚差が生じる場合でも、後工程の改善や特
性の予測が可能となる。
ニターパターンを形成し、膜厚をモニター出来るため、
高濃度イオン注入の有無で熱酸化法で形成したキャパシ
タSiO2膜の膜厚差が生じる場合でも、後工程の改善や特
性の予測が可能となる。
【００２１】更に、設計レイアウトの改善にて膜厚差が
生じても障害の発生を防ぐことが出来る。
生じても障害の発生を防ぐことが出来る。
【００２２】
【実施例】図１は本発明の第一の実施例の説明図であ
り、キャパシタSiO2膜の膜厚測定用モニターパターンの
説明図である。
り、キャパシタSiO2膜の膜厚測定用モニターパターンの
説明図である。
【００２３】図２は本発明の第二の実施例の説明図と従
来例とを対比したものであり、平面図と断面図でキャパ
シタの完成したところの工程を示している。図におい
て、１はSi基板、３はSiO2膜、４はモニターパターン、
５は上層電極、６はチップ、７はパッド、８はダイシン
グライン、９はフィールドSiO2膜、10はゲートSiO2膜、
11はゲート電極、12はキャパシタ拡散層、13はソース・
ドレイン拡散層、14は素子分離領域、15はソース・ドレ
イン用イオン注入領域、16は高濃度イオン注入領域であ
る。
来例とを対比したものであり、平面図と断面図でキャパ
シタの完成したところの工程を示している。図におい
て、１はSi基板、３はSiO2膜、４はモニターパターン、
５は上層電極、６はチップ、７はパッド、８はダイシン
グライン、９はフィールドSiO2膜、10はゲートSiO2膜、
11はゲート電極、12はキャパシタ拡散層、13はソース・
ドレイン拡散層、14は素子分離領域、15はソース・ドレ
イン用イオン注入領域、16は高濃度イオン注入領域であ
る。
【００２４】図１により本発明の第一の実施例を説明す
る。先ず、SiO2膜の膜厚測定用のモニターパターンの大
きさは膜厚測定器の視野限界である90μｍ□に設定す
る。そして、設計レイアウトで、特性測定用のチップ６
が特定場所に設けられているSi基板１では、そのチップ
６内にモニターパターン４を挿入する。例えば、図１
（ａ）においては、Si基板１の中心ならびに上下左右の
周辺４か所に設けられている。
る。先ず、SiO2膜の膜厚測定用のモニターパターンの大
きさは膜厚測定器の視野限界である90μｍ□に設定す
る。そして、設計レイアウトで、特性測定用のチップ６
が特定場所に設けられているSi基板１では、そのチップ
６内にモニターパターン４を挿入する。例えば、図１
（ａ）においては、Si基板１の中心ならびに上下左右の
周辺４か所に設けられている。
【００２５】また、各々のチップ６内に設ける場合は、
図１（ｂ）に示すように、チップ６の角部にモニターパ
ターン群４’を配置し、そのモニターパターン群４’は
図１（ｂ−１）に示すように、Si基板１上にキャパシタ
に限らず各層毎に必要なSiO2膜の厚さを測定するモニタ
ーパターン４を並べて設ける。
図１（ｂ）に示すように、チップ６の角部にモニターパ
ターン群４’を配置し、そのモニターパターン群４’は
図１（ｂ−１）に示すように、Si基板１上にキャパシタ
に限らず各層毎に必要なSiO2膜の厚さを測定するモニタ
ーパターン４を並べて設ける。
【００２６】あるいは、チップ内に並列しているパッド
７の部分の下に設けても良い。モニターパターン４はSi
O2膜の厚さを測定すればその後、その上にパッドや配線
が来ても構わないので、チップ内の空いた場所にモニタ
ーパターン４の設置が困難な場合には利用出来る。この
ように、モニターパターン４を高濃度イオン注入後の膜
厚測定のモニターとして使用するが、このモニターパタ
ーンは測定のみなので、測定に差支えなければゲート配
線やAl配線がその上を通過しても問題はない。
７の部分の下に設けても良い。モニターパターン４はSi
O2膜の厚さを測定すればその後、その上にパッドや配線
が来ても構わないので、チップ内の空いた場所にモニタ
ーパターン４の設置が困難な場合には利用出来る。この
ように、モニターパターン４を高濃度イオン注入後の膜
厚測定のモニターとして使用するが、このモニターパタ
ーンは測定のみなので、測定に差支えなければゲート配
線やAl配線がその上を通過しても問題はない。
【００２７】更に、チープ間のダイシングライン８内に
図１（ｃ）に示すようにモニターパターンを設けること
も出来る。次に、本発明の第二の実施例について、図２
および図３を用いて説明する。
図１（ｃ）に示すようにモニターパターンを設けること
も出来る。次に、本発明の第二の実施例について、図２
および図３を用いて説明する。
【００２８】図中、左側の図は高濃度のイオン注入を行
ったSi基板１の熱酸化により形成したSiO2膜をキャパシ
タの誘電体膜として用いるキャパシタ領域であり、右図
はｎ型ＭＯＳトランジスタの領域である。
ったSi基板１の熱酸化により形成したSiO2膜をキャパシ
タの誘電体膜として用いるキャパシタ領域であり、右図
はｎ型ＭＯＳトランジスタの領域である。
【００２９】図３（ａ）に示すように、Si基板１上に次
工程のイオン注入のため、薄い200Å程度の厚さのSiO2
膜17を熱酸化法により形成する。次に、図３（ｂ）に示
すように、マスクを用いて第１のレジスト膜18をパター
ニングしキャパシタ形成領域の素子部に、イオン注入法
により、第１のイオン種2aとして、例えば, 砒素イオン
(As + ) を、加速電圧30〜80 KeV, ドーズ量 2〜4x1015
／cm2 の条件で注入する。
工程のイオン注入のため、薄い200Å程度の厚さのSiO2
膜17を熱酸化法により形成する。次に、図３（ｂ）に示
すように、マスクを用いて第１のレジスト膜18をパター
ニングしキャパシタ形成領域の素子部に、イオン注入法
により、第１のイオン種2aとして、例えば, 砒素イオン
(As + ) を、加速電圧30〜80 KeV, ドーズ量 2〜4x1015
／cm2 の条件で注入する。
【００３０】次に、図３（ｃ）に示すように、第１のレ
ジスト膜18を剥離して除去後にウエット処理を行いSiO2
膜17を除去し、Si基板１のゲート酸化を行う。この熱酸
化処理で、先程のキャパシタ形成領域の高濃度イオン注
入領域16の膜厚が非注入部であるＭＯＳトランジスタ形
成領域より厚くなる。膜厚の差はイオン注入の量、即ち
濃度にもよるが、 100〜200 Å程度である。ゲートSiO2
膜10の厚さが 150Åのため、SiO2膜３の厚さは倍程度に
なる。
ジスト膜18を剥離して除去後にウエット処理を行いSiO2
膜17を除去し、Si基板１のゲート酸化を行う。この熱酸
化処理で、先程のキャパシタ形成領域の高濃度イオン注
入領域16の膜厚が非注入部であるＭＯＳトランジスタ形
成領域より厚くなる。膜厚の差はイオン注入の量、即ち
濃度にもよるが、 100〜200 Å程度である。ゲートSiO2
膜10の厚さが 150Åのため、SiO2膜３の厚さは倍程度に
なる。
【００３１】従来行っていたダミーウエハやダイシング
ラインによる通常の膜厚測定では、その部分がイオン注
入されなかったり、もし注入されていても、他のイオン
種と混合になるため濃度差が生じて、実際の注入部分と
は異なった膜厚となる。
ラインによる通常の膜厚測定では、その部分がイオン注
入されなかったり、もし注入されていても、他のイオン
種と混合になるため濃度差が生じて、実際の注入部分と
は異なった膜厚となる。
【００３２】また、実際の回路上での測定は、素子が微
細なため、測定器の視野に入らず、測定不可能なので、
前述の第一の実施例のように、本発明では、膜厚測定用
のモニタパターン４を形成し、そのパターンを用いて膜
厚測定モニターを行う。
細なため、測定器の視野に入らず、測定不可能なので、
前述の第一の実施例のように、本発明では、膜厚測定用
のモニタパターン４を形成し、そのパターンを用いて膜
厚測定モニターを行う。
【００３３】次に、図３（ｄ）に示すように、キャパシ
タの上層電極５をゲート電極11と同時にパターニングし
た後、ソース・ドレイン拡散層13の形成のため、イオン
注入法により、第２のイオン種2bとして、例えば砒素イ
オン(As + ) を加速電圧50〜70 KeV, ドーズ量３〜５×
1015／cm2 の条件で注入する。
タの上層電極５をゲート電極11と同時にパターニングし
た後、ソース・ドレイン拡散層13の形成のため、イオン
注入法により、第２のイオン種2bとして、例えば砒素イ
オン(As + ) を加速電圧50〜70 KeV, ドーズ量３〜５×
1015／cm2 の条件で注入する。
【００３４】図３（ｅ）に示すように、従来例では、ソ
ース・ドレイン拡散層13形成後の状態では、＊印で示し
た部分はキャパシタの下層電極５となる部分であるが、
膜厚差によるイオン注入の偏りで濃度差が生じて負荷が
付いてしまうので、Al配線とのコンタクト抵抗の上昇等
の特性不良につながる。
ース・ドレイン拡散層13形成後の状態では、＊印で示し
た部分はキャパシタの下層電極５となる部分であるが、
膜厚差によるイオン注入の偏りで濃度差が生じて負荷が
付いてしまうので、Al配線とのコンタクト抵抗の上昇等
の特性不良につながる。
【００３５】そのため、膜厚差が生じても拡散抵抗差に
よる障害の出ない回路のレイアウトパターン設計を行う
必要がある。本発明では、SiO2膜３を誘電体膜とするキ
ャパシタにおいて、先に測定したこのSiO2膜３の厚さの
違いを、上層電極５のパターン形状により補正する。そ
の例を図２により説明する。
よる障害の出ない回路のレイアウトパターン設計を行う
必要がある。本発明では、SiO2膜３を誘電体膜とするキ
ャパシタにおいて、先に測定したこのSiO2膜３の厚さの
違いを、上層電極５のパターン形状により補正する。そ
の例を図２により説明する。
【００３６】図２は本発明の第二の実施例の説明図と従
来例とを対比したものであり、図２（ａ）〜（ｂ）は従
来例、図２（ｃ）〜（ｄ）は本発明の実施例でキャパシ
タの完成したところの工程を示している。
来例とを対比したものであり、図２（ａ）〜（ｂ）は従
来例、図２（ｃ）〜（ｄ）は本発明の実施例でキャパシ
タの完成したところの工程を示している。
【００３７】前述の図３（ｅ）の図をそのまま図２
（ａ）に示し、その平面図を図２（ｂ）に示す。平面図
と断面図でキャパシタの完成したところの工程を示して
いる。Si基板１への高濃度拡散層の濃度とイオン種によ
りSiO2膜３の膜の厚さが変わり、キャパシタの容量値が
微妙に変化するため、設計値に適合するようにキャパシ
タの容量を補正するため、高濃度イオン注入領域16を図
２（ｂ）の従来例から、図２（ｄ）の本発明のように、
イオン注入領域を変化させるようにSiO2膜３の領域形成
用のマスクパターンを変更する。
（ａ）に示し、その平面図を図２（ｂ）に示す。平面図
と断面図でキャパシタの完成したところの工程を示して
いる。Si基板１への高濃度拡散層の濃度とイオン種によ
りSiO2膜３の膜の厚さが変わり、キャパシタの容量値が
微妙に変化するため、設計値に適合するようにキャパシ
タの容量を補正するため、高濃度イオン注入領域16を図
２（ｂ）の従来例から、図２（ｄ）の本発明のように、
イオン注入領域を変化させるようにSiO2膜３の領域形成
用のマスクパターンを変更する。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
イオン注入種別に膜厚測定用のモニターパターンを形成
し、膜厚をモニター出来るため、高濃度イオン注入の有
無で熱酸化膜の膜厚差が生じる場合でも、後工程の改善
や特性の予測が可能となる。
イオン注入種別に膜厚測定用のモニターパターンを形成
し、膜厚をモニター出来るため、高濃度イオン注入の有
無で熱酸化膜の膜厚差が生じる場合でも、後工程の改善
や特性の予測が可能となる。
【００３９】更に、設計レイアウトの改善にて膜厚差が
生じても障害の発生を防ぐことが出来る。よって、半導
体装置の特性が改善され、半導体装置の性能向上、高信
頼化に寄与するところが大きい。
生じても障害の発生を防ぐことが出来る。よって、半導
体装置の特性が改善され、半導体装置の性能向上、高信
頼化に寄与するところが大きい。
【図１】 本発明の第一の実施例の説明図
【図２】 本発明の第二の実施例の説明図
【図３】 従来例の説明図
図において １ Si基板 ３ SiO2膜 ４ モニターパターン ５ 上層電極 ６ チップ ７ パッド ８ ダイシングライン ９ フィールドSiO2膜 10 ゲートSiO2膜 11 ゲート電極 12 キャパシタ拡散層 13 ソース・ドレイン拡散層 14 素子分離領域 15 ソース・ドレイン用イオン注入領域 16 高濃度イオン注入領域
Claims (2)
- 【請求項１】 シリコン基板(1) を熱酸化して二酸化シ
リコン膜(3) を形成する際、該シリコン基板(1) 内に注
入するイオン種(2) の違いに起因する該二酸化シリコン
膜(3) の厚さの違いを、該シリコン基板(1) 上に設けた
二酸化シリコン膜からなる膜厚測定用モニターパターン
(4) により測定することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記二酸化シリコン膜(3) の厚さの違い
によるキャパシタ用誘電体膜としての容量変化を該二酸
化シリコン膜(3) のパターン形状により補正することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151594A JPH07230989A (ja) | 1994-02-18 | 1994-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151594A JPH07230989A (ja) | 1994-02-18 | 1994-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230989A true JPH07230989A (ja) | 1995-08-29 |
Family
ID=12057115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2151594A Withdrawn JPH07230989A (ja) | 1994-02-18 | 1994-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230989A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035036A (ja) * | 2009-07-30 | 2011-02-17 | Fujitsu Semiconductor Ltd | スクライブコーナモニタ、半導体ウェーハ及びモニタ方法 |
-
1994
- 1994-02-18 JP JP2151594A patent/JPH07230989A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035036A (ja) * | 2009-07-30 | 2011-02-17 | Fujitsu Semiconductor Ltd | スクライブコーナモニタ、半導体ウェーハ及びモニタ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3474332B2 (ja) | Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法 | |
| JP3348997B2 (ja) | 半導体装置の製造方法 | |
| JPS6276653A (ja) | 半導体集積回路 | |
| JPH02260441A (ja) | 半導体素子 | |
| JPH0473938A (ja) | 半導体装置の製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| US20020060575A1 (en) | Shallow trench isolation step height detection method | |
| CN120784211B (zh) | 半导体结构及其制作方法 | |
| KR0185636B1 (ko) | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63229747A (ja) | 半導体装置の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| KR0165448B1 (ko) | 실리콘 처리 모니터링 방법 | |
| JPS63269564A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0230113A (ja) | 半導体集積回路装置 | |
| JPH05175300A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61185974A (ja) | 半導体装置の製造方法 | |
| JP2002026261A (ja) | Ｍｏｓ型キャパシタの製造方法 | |
| JPS59152643A (ja) | 配線形成方法 | |
| JPH02215152A (ja) | 半導体装置の製造方法 | |
| JPS59104125A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH07142546A (ja) | 寄生ｍｏｓ型トランジスタの測定用パターン | |
| JPH03276725A (ja) | 半導体装置の製造方法 | |
| JPH04225551A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |