JPH07231099A - 薄膜半導体素子アレイの製造方法 - Google Patents
薄膜半導体素子アレイの製造方法Info
- Publication number
- JPH07231099A JPH07231099A JP4065694A JP4065694A JPH07231099A JP H07231099 A JPH07231099 A JP H07231099A JP 4065694 A JP4065694 A JP 4065694A JP 4065694 A JP4065694 A JP 4065694A JP H07231099 A JPH07231099 A JP H07231099A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- circuit portion
- silicon thin
- matrix circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 アモルファスシリコン薄膜からなるマトリッ
クス回路部用薄膜トランジスタとポリシリコン薄膜から
なる周辺回路部用薄膜トランジスタとを備えたアクティ
ブマトリックス型の液晶表示装置において、小型化す
る。 【構成】 マトリックス回路部形成領域２２と周辺回路
部形成領域２６との間のアモルファスシリコン薄膜２５
を除去して熱遮断溝２７を形成する。次に、周辺回路部
形成領域２６にレーザビームを照射し、該領域２６のア
モルファスシリコン薄膜２５を結晶化してポリシリコン
薄膜とする。この場合、マトリックス回路部形成領域２
２側への熱の伝達は熱遮断溝２７によって防止される。
このため、同領域２２側のアモルファスシリコン薄膜２
５に熱による欠陥部分が生じることがない。また、欠陥
部分が生じる場合のその幅よりも熱遮断溝２７の幅を小
さくすることができ、その分だけ小型化することができ
る。
クス回路部用薄膜トランジスタとポリシリコン薄膜から
なる周辺回路部用薄膜トランジスタとを備えたアクティ
ブマトリックス型の液晶表示装置において、小型化す
る。 【構成】 マトリックス回路部形成領域２２と周辺回路
部形成領域２６との間のアモルファスシリコン薄膜２５
を除去して熱遮断溝２７を形成する。次に、周辺回路部
形成領域２６にレーザビームを照射し、該領域２６のア
モルファスシリコン薄膜２５を結晶化してポリシリコン
薄膜とする。この場合、マトリックス回路部形成領域２
２側への熱の伝達は熱遮断溝２７によって防止される。
このため、同領域２２側のアモルファスシリコン薄膜２
５に熱による欠陥部分が生じることがない。また、欠陥
部分が生じる場合のその幅よりも熱遮断溝２７の幅を小
さくすることができ、その分だけ小型化することができ
る。
Description
【０００１】
【産業上の利用分野】この発明は薄膜半導体素子アレイ
の製造方法に関し、特に、要求される特性が相違する２
種類の薄膜半導体素子を備えた薄膜半導体素子アレイの
製造方法に関する。
の製造方法に関し、特に、要求される特性が相違する２
種類の薄膜半導体素子を備えた薄膜半導体素子アレイの
製造方法に関する。
【０００２】
【従来の技術】例えばアクティブマトリックス型の液晶
表示装置には、図７に示すように、マトリックス回路部
１とこのマトリックス回路部１を駆動する周辺回路部２
とを薄膜トランジスタ（図示せず）で形成してなる薄膜
トランジスタアレイ（アクティブマトリックスパネル）
３を備えたものがある。この場合、マトリックス回路部
１と周辺回路部２との間は複数の接続端子４で接続され
ている。このような薄膜トランジスタアレイ３では、マ
トリックス回路部用薄膜トランジスタと周辺回路部用薄
膜トランジスタとで要求される特性に違いがある関係か
ら、マトリックス回路部１を消費電力の小さいアモルフ
ァスシリコン薄膜を活性層とする薄膜トランジスタで形
成し、周辺回路部２を移動度の高いポリシリコン薄膜を
活性層とする薄膜トランジスタで形成している。
表示装置には、図７に示すように、マトリックス回路部
１とこのマトリックス回路部１を駆動する周辺回路部２
とを薄膜トランジスタ（図示せず）で形成してなる薄膜
トランジスタアレイ（アクティブマトリックスパネル）
３を備えたものがある。この場合、マトリックス回路部
１と周辺回路部２との間は複数の接続端子４で接続され
ている。このような薄膜トランジスタアレイ３では、マ
トリックス回路部用薄膜トランジスタと周辺回路部用薄
膜トランジスタとで要求される特性に違いがある関係か
ら、マトリックス回路部１を消費電力の小さいアモルフ
ァスシリコン薄膜を活性層とする薄膜トランジスタで形
成し、周辺回路部２を移動度の高いポリシリコン薄膜を
活性層とする薄膜トランジスタで形成している。
【０００３】次に、従来のこのような薄膜トランジスタ
アレイにおいて、要求される特性が相違する２種類の薄
膜トランジスタを１枚のガラス基板上の異なる平面領域
に形成する場合について、図８を参照しながら説明す
る。まず、ガラス基板１１の上面のうちマトリックス回
路部形成領域１２の所定の箇所にマトリックス回路部用
のゲート電極１３を形成し、このゲート電極１３を含む
ガラス基板１１の上面全体にゲート絶縁膜１４を形成
し、このゲート絶縁膜１４の上面全体にアモルファスシ
リコン薄膜１５を形成する。次に、周辺回路部形成領域
１６のアモルファスシリコン薄膜１５にレーザビームを
照射して、この部分のアモルファスシリコン薄膜１５の
みを結晶化してポリシリコン薄膜１７とする。以下、図
示していないが、所定の工程を経ると、マトリックス回
路部形成領域１２のアモルファスシリコン薄膜１５によ
って複数のマトリックス回路部用薄膜トランジスタが形
成され、周辺回路部形成領域１６のポリシリコン薄膜１
７によって複数の周辺回路部用薄膜トランジスタが形成
される。
アレイにおいて、要求される特性が相違する２種類の薄
膜トランジスタを１枚のガラス基板上の異なる平面領域
に形成する場合について、図８を参照しながら説明す
る。まず、ガラス基板１１の上面のうちマトリックス回
路部形成領域１２の所定の箇所にマトリックス回路部用
のゲート電極１３を形成し、このゲート電極１３を含む
ガラス基板１１の上面全体にゲート絶縁膜１４を形成
し、このゲート絶縁膜１４の上面全体にアモルファスシ
リコン薄膜１５を形成する。次に、周辺回路部形成領域
１６のアモルファスシリコン薄膜１５にレーザビームを
照射して、この部分のアモルファスシリコン薄膜１５の
みを結晶化してポリシリコン薄膜１７とする。以下、図
示していないが、所定の工程を経ると、マトリックス回
路部形成領域１２のアモルファスシリコン薄膜１５によ
って複数のマトリックス回路部用薄膜トランジスタが形
成され、周辺回路部形成領域１６のポリシリコン薄膜１
７によって複数の周辺回路部用薄膜トランジスタが形成
される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタアレイの製造方法では、当
初アモルファスシリコン薄膜１５をゲート絶縁膜１４の
上面全体に、すなわちマトリックス回路部形成領域１２
と周辺回路形成領域１６とにわたって形成している。し
かるに、アモルファスシリコン薄膜１５の熱伝導率はゲ
ート絶縁膜１４の熱伝導率よりも一桁以上も大きくなっ
ている。そのため、周辺回路部形成領域１６のアモルフ
ァスシリコン薄膜１５がレーザビームの照射によって加
熱された場合、マトリックス回路部形成領域１２と隣接
する部分における周辺回路部形成領域１６のアモルファ
スシリコン薄膜１５に加えられた熱がゲート絶縁膜１４
側にほとんど逃げず、周辺回路部形成領域１６と隣接す
る部分におけるマトリックス回路部形成領域１２のアモ
ルファスシリコン薄膜１５に大部分の熱が直接伝わるこ
とになる。この結果、周辺回路部形成領域１６と隣接す
る部分におけるマトリックス回路部形成領域１２のアモ
ルファスシリコン薄膜１５から水素が抜けてその部分に
欠陥部分１８が生じてしまう。したがって、この欠陥部
分１８を避けてマトリックス回路部用薄膜トランジスタ
を形成することになるが、欠陥部分１８の幅が数ｍｍ程
度と比較的大きいので、その分だけ大型化するという問
題があった。この発明の目的は、小型化することができ
る薄膜半導体素子アレイの製造方法を提供することにあ
る。
このような薄膜トランジスタアレイの製造方法では、当
初アモルファスシリコン薄膜１５をゲート絶縁膜１４の
上面全体に、すなわちマトリックス回路部形成領域１２
と周辺回路形成領域１６とにわたって形成している。し
かるに、アモルファスシリコン薄膜１５の熱伝導率はゲ
ート絶縁膜１４の熱伝導率よりも一桁以上も大きくなっ
ている。そのため、周辺回路部形成領域１６のアモルフ
ァスシリコン薄膜１５がレーザビームの照射によって加
熱された場合、マトリックス回路部形成領域１２と隣接
する部分における周辺回路部形成領域１６のアモルファ
スシリコン薄膜１５に加えられた熱がゲート絶縁膜１４
側にほとんど逃げず、周辺回路部形成領域１６と隣接す
る部分におけるマトリックス回路部形成領域１２のアモ
ルファスシリコン薄膜１５に大部分の熱が直接伝わるこ
とになる。この結果、周辺回路部形成領域１６と隣接す
る部分におけるマトリックス回路部形成領域１２のアモ
ルファスシリコン薄膜１５から水素が抜けてその部分に
欠陥部分１８が生じてしまう。したがって、この欠陥部
分１８を避けてマトリックス回路部用薄膜トランジスタ
を形成することになるが、欠陥部分１８の幅が数ｍｍ程
度と比較的大きいので、その分だけ大型化するという問
題があった。この発明の目的は、小型化することができ
る薄膜半導体素子アレイの製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】この発明は、基板上にア
モルファスシリコン薄膜を形成し、所定の一の平面領域
と残りの他の平面領域との間の前記アモルファスシリコ
ン薄膜を除去して熱遮断溝を形成し、前記一の平面領域
にレーザビームを照射することにより該一の平面領域の
前記アモルファスシリコン薄膜を結晶化してポリシリコ
ン薄膜とし、該ポリシリコン薄膜によって複数の薄膜半
導体素子を形成するとともに、前記他の平面領域の前記
アモルファスシリコン薄膜によって複数の薄膜半導体素
子を形成するようにしたものである。
モルファスシリコン薄膜を形成し、所定の一の平面領域
と残りの他の平面領域との間の前記アモルファスシリコ
ン薄膜を除去して熱遮断溝を形成し、前記一の平面領域
にレーザビームを照射することにより該一の平面領域の
前記アモルファスシリコン薄膜を結晶化してポリシリコ
ン薄膜とし、該ポリシリコン薄膜によって複数の薄膜半
導体素子を形成するとともに、前記他の平面領域の前記
アモルファスシリコン薄膜によって複数の薄膜半導体素
子を形成するようにしたものである。
【０００６】
【作用】この発明によれば、レーザビーム照射によって
発生した熱が一の平面領域から他の平面領域側のアモル
ファスシリコン薄膜に伝わるのが熱遮断溝によって防止
されることになり、しかもこの熱遮断溝の幅をかなり小
さくすることが可能である上、ある程度小さくしても熱
遮断機能を十分に発揮することができるので、その分だ
け小型化することができる。
発生した熱が一の平面領域から他の平面領域側のアモル
ファスシリコン薄膜に伝わるのが熱遮断溝によって防止
されることになり、しかもこの熱遮断溝の幅をかなり小
さくすることが可能である上、ある程度小さくしても熱
遮断機能を十分に発揮することができるので、その分だ
け小型化することができる。
【０００７】
【実施例】図１〜図６はそれぞれこの発明の一実施例を
適用したアクティブマトリックス型の液晶表示装置にお
ける薄膜半導体素子アレイの製造方法を示したものであ
る。そこで、これらの図を順に参照しながら、この実施
例の薄膜半導体素子アレイの製造方法について説明す
る。なお、この実施例では、ＮＭＯＳ薄膜トランジスタ
からなるマトリックス回路部用薄膜トランジスタとＣＭ
ＯＳ薄膜トランジスタからなる周辺回路部用薄膜トラン
ジスタとを形成する場合について説明する。ＣＭＯＳ薄
膜トランジスタからなる周辺回路部用薄膜トランジスタ
はＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジス
タとからなっている。
適用したアクティブマトリックス型の液晶表示装置にお
ける薄膜半導体素子アレイの製造方法を示したものであ
る。そこで、これらの図を順に参照しながら、この実施
例の薄膜半導体素子アレイの製造方法について説明す
る。なお、この実施例では、ＮＭＯＳ薄膜トランジスタ
からなるマトリックス回路部用薄膜トランジスタとＣＭ
ＯＳ薄膜トランジスタからなる周辺回路部用薄膜トラン
ジスタとを形成する場合について説明する。ＣＭＯＳ薄
膜トランジスタからなる周辺回路部用薄膜トランジスタ
はＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジス
タとからなっている。
【０００８】まず、図１（Ｂ）に示すように、ガラス基
板２１の上面のうちマトリックス回路部形成領域（他の
平面領域）２２の所定の箇所にスパッタやプラズマＣＶ
Ｄ等によりクロムやアルミニウム等の導電材料からなる
マトリックス回路部用のゲート電極２３を成膜パターニ
ングする。次に、ゲート電極２３を含むガラス基板２１
の上面全体にシリコンの酸化物や窒化物等からなる第１
のゲート絶縁膜２４をスパッタやプラズマＣＶＤ等によ
り成膜する。次に、第１のゲート絶縁膜２４の上面全体
にアモルファスシリコン薄膜２５をスパッタやプラズマ
ＣＶＤ等により成膜する。次に、フォトリソグラフィ技
術によりマトリックス回路部形成領域２２と周辺回路部
形成領域（一の平面領域）２６との間のアモルファスシ
リコン薄膜２５を１００〜５００μｍの幅でエッチング
除去して熱遮断溝２７を形成する。この場合、エッチン
グは、ドライエッチングであってもよいが、ウエットエ
ッチングの方が効率的である。また、図１（Ａ）に示す
ように、熱遮断溝２７は平面ほぼＬ字状に形成され、こ
の結果マトリックス回路部形成領域２２側のアモルファ
スシリコン薄膜２５は平面ほぼ方形状となり、周辺回路
部形成領域２６側のアモルファスシリコン薄膜２５は平
面ほぼＬ字状となる。
板２１の上面のうちマトリックス回路部形成領域（他の
平面領域）２２の所定の箇所にスパッタやプラズマＣＶ
Ｄ等によりクロムやアルミニウム等の導電材料からなる
マトリックス回路部用のゲート電極２３を成膜パターニ
ングする。次に、ゲート電極２３を含むガラス基板２１
の上面全体にシリコンの酸化物や窒化物等からなる第１
のゲート絶縁膜２４をスパッタやプラズマＣＶＤ等によ
り成膜する。次に、第１のゲート絶縁膜２４の上面全体
にアモルファスシリコン薄膜２５をスパッタやプラズマ
ＣＶＤ等により成膜する。次に、フォトリソグラフィ技
術によりマトリックス回路部形成領域２２と周辺回路部
形成領域（一の平面領域）２６との間のアモルファスシ
リコン薄膜２５を１００〜５００μｍの幅でエッチング
除去して熱遮断溝２７を形成する。この場合、エッチン
グは、ドライエッチングであってもよいが、ウエットエ
ッチングの方が効率的である。また、図１（Ａ）に示す
ように、熱遮断溝２７は平面ほぼＬ字状に形成され、こ
の結果マトリックス回路部形成領域２２側のアモルファ
スシリコン薄膜２５は平面ほぼ方形状となり、周辺回路
部形成領域２６側のアモルファスシリコン薄膜２５は平
面ほぼＬ字状となる。
【０００９】次に、図２に示すように、周辺回路部形成
領域２６のアモルファスシリコン薄膜２５にレーザビー
ムを照射し、この部分のアモルファスシリコン薄膜２５
を結晶化してポリシリコン薄膜２８とする。この場合、
レーザビーム照射によって発生した熱が周辺回路部形成
領域２６からマトリックス回路部形成領域２２側のアモ
ルファスシリコン薄膜２５に伝わるのが熱遮断溝２７に
よって防止され、この結果マトリックス回路部形成領域
２２側のアモルファスシリコン薄膜２５に熱による欠陥
部分が生じることがない。また、熱遮断溝２７の幅は既
に説明したように１００〜５００μｍ程度とかなり小さ
くすることが可能である上、ある程度小さくしても熱遮
断機能を十分に発揮することができ、したがってその分
だけ小型化することができる。なお、以下マトリックス
回路部形成領域２２および周辺回路部形成領域２６とい
う説明は適宜省略する。
領域２６のアモルファスシリコン薄膜２５にレーザビー
ムを照射し、この部分のアモルファスシリコン薄膜２５
を結晶化してポリシリコン薄膜２８とする。この場合、
レーザビーム照射によって発生した熱が周辺回路部形成
領域２６からマトリックス回路部形成領域２２側のアモ
ルファスシリコン薄膜２５に伝わるのが熱遮断溝２７に
よって防止され、この結果マトリックス回路部形成領域
２２側のアモルファスシリコン薄膜２５に熱による欠陥
部分が生じることがない。また、熱遮断溝２７の幅は既
に説明したように１００〜５００μｍ程度とかなり小さ
くすることが可能である上、ある程度小さくしても熱遮
断機能を十分に発揮することができ、したがってその分
だけ小型化することができる。なお、以下マトリックス
回路部形成領域２２および周辺回路部形成領域２６とい
う説明は適宜省略する。
【００１０】次に、図示していないが、所定のパターン
のフォトレジストをマスクとしてイオン注入装置により
アモルファスシリコン薄膜２５およびポリシリコン薄膜
２８にｎ型不純物を注入し、また別の所定のパターンの
フォトレジストをマスクとしてイオン注入装置によりポ
リシリコン薄膜２８にｐ型不純物を注入し、これにより
図３に示すように、アモルファスシリコン薄膜２５の所
定の箇所にｎ型不純物注入領域２９を形成し、ポリシリ
コン薄膜２８の所定の箇所にｎ型不純物注入領域３０お
よびｐ型不純物注入領域３１を形成する。この後、注入
した不純物を活性化する。
のフォトレジストをマスクとしてイオン注入装置により
アモルファスシリコン薄膜２５およびポリシリコン薄膜
２８にｎ型不純物を注入し、また別の所定のパターンの
フォトレジストをマスクとしてイオン注入装置によりポ
リシリコン薄膜２８にｐ型不純物を注入し、これにより
図３に示すように、アモルファスシリコン薄膜２５の所
定の箇所にｎ型不純物注入領域２９を形成し、ポリシリ
コン薄膜２８の所定の箇所にｎ型不純物注入領域３０お
よびｐ型不純物注入領域３１を形成する。この後、注入
した不純物を活性化する。
【００１１】次に、フォトリソグラフィ技術により不要
な部分のアモルファスシリコン薄膜２５およびポリシリ
コン薄膜２８をエッチング除去して、図４に示すよう
に、第１のゲート絶縁膜２４の上面の所定の箇所にアモ
ルファスシリコン薄膜２５からアモルファスシリコン薄
膜３２をパターン形成するとともに、別の各所定の箇所
にポリシリコン薄膜２８からポリシリコン薄膜３３、３
４をパターン形成する。この状態では、イオン注入工程
において不純物を注入し活性化しているので、アモルフ
ァスシリコン薄膜３２およびポリシリコン薄膜３３、３
４の各中央部はチャネル領域３２ａ、３３ａ、３４ａと
され、その両側は高濃度不純物領域からなるソース・ド
レイン領域３２ｂ、３３ｂ、３４ｂとされている。
な部分のアモルファスシリコン薄膜２５およびポリシリ
コン薄膜２８をエッチング除去して、図４に示すよう
に、第１のゲート絶縁膜２４の上面の所定の箇所にアモ
ルファスシリコン薄膜２５からアモルファスシリコン薄
膜３２をパターン形成するとともに、別の各所定の箇所
にポリシリコン薄膜２８からポリシリコン薄膜３３、３
４をパターン形成する。この状態では、イオン注入工程
において不純物を注入し活性化しているので、アモルフ
ァスシリコン薄膜３２およびポリシリコン薄膜３３、３
４の各中央部はチャネル領域３２ａ、３３ａ、３４ａと
され、その両側は高濃度不純物領域からなるソース・ド
レイン領域３２ｂ、３３ｂ、３４ｂとされている。
【００１２】次に、図５に示すように、アモルファスシ
リコン薄膜３２およびポリシリコン薄膜３３、３４を含
む第１のゲート絶縁膜２４の上面全体にスパッタやプラ
ズマＣＶＤ等によりシリコンの酸化物や窒化物等からな
る第２のゲート絶縁膜３５を成膜する。次に、ポリシリ
コン薄膜３３、３４のチャネル領域３３ａ、３４ａに対
応する部分の第２のゲート絶縁膜３５の上面にスパッタ
やプラズマＣＶＤ等によりクロムやアルミニウム等から
なる周辺回路部用のゲート電極３６、３７を成膜パター
ニングする。次に、ゲート電極３６、３７を含む第２の
ゲート絶縁膜３５の上面全体にスパッタやプラズマＣＶ
Ｄ等によりシリコンの酸化物や窒化物等からなる層間絶
縁膜３８を成膜する。
リコン薄膜３２およびポリシリコン薄膜３３、３４を含
む第１のゲート絶縁膜２４の上面全体にスパッタやプラ
ズマＣＶＤ等によりシリコンの酸化物や窒化物等からな
る第２のゲート絶縁膜３５を成膜する。次に、ポリシリ
コン薄膜３３、３４のチャネル領域３３ａ、３４ａに対
応する部分の第２のゲート絶縁膜３５の上面にスパッタ
やプラズマＣＶＤ等によりクロムやアルミニウム等から
なる周辺回路部用のゲート電極３６、３７を成膜パター
ニングする。次に、ゲート電極３６、３７を含む第２の
ゲート絶縁膜３５の上面全体にスパッタやプラズマＣＶ
Ｄ等によりシリコンの酸化物や窒化物等からなる層間絶
縁膜３８を成膜する。
【００１３】次に、図６に示すように、ソース・ドレイ
ン領域３２ｂ、３３ｂ、３４ｂに対応する部分における
第２のゲート絶縁膜３５および層間絶縁膜３８にコンタ
クトホール３９〜４１を形成する。次に、層間絶縁膜３
８の上面の所定の箇所にスパッタやプラズマＣＶＤ等に
よりＩＴＯからなる画素電極４２を成膜パターニングす
る。次に、コンタクトホール３９〜４１の部分にスパッ
タやプラズマＣＶＤによりクロムやアルミニウム等から
なるソース・ドレイン電極４３〜４５を成膜パターニン
グする。これによって、ＮＭＯＳ薄膜トランジスタ（薄
膜半導体素子）からなるマトリックス回路部用薄膜トラ
ンジスタ４６が形成され、ＮＭＯＳ薄膜トランジスタ
（薄膜半導体素子）４７およびＰＭＯＳ薄膜トランジス
タ（薄膜半導体素子）４８からなる周辺回路部用薄膜ト
ランジスタ４９が形成される。この場合、マトリックス
回路部用薄膜トランジスタ４６のソース・ドレイン電極
４３が画素電極４２と接続され、ＮＭＯＳ薄膜トランジ
スタ４７とＰＭＯＳ薄膜トランジスタ４８の各一方のソ
ース・ドレイン電極４４、４５は互いに接続されてい
る。かくして、マトリックス回路部用薄膜トランジスタ
４６と周辺回路部用薄膜トランジスタ４９とを備えた薄
膜半導体素子アレイが製造される。
ン領域３２ｂ、３３ｂ、３４ｂに対応する部分における
第２のゲート絶縁膜３５および層間絶縁膜３８にコンタ
クトホール３９〜４１を形成する。次に、層間絶縁膜３
８の上面の所定の箇所にスパッタやプラズマＣＶＤ等に
よりＩＴＯからなる画素電極４２を成膜パターニングす
る。次に、コンタクトホール３９〜４１の部分にスパッ
タやプラズマＣＶＤによりクロムやアルミニウム等から
なるソース・ドレイン電極４３〜４５を成膜パターニン
グする。これによって、ＮＭＯＳ薄膜トランジスタ（薄
膜半導体素子）からなるマトリックス回路部用薄膜トラ
ンジスタ４６が形成され、ＮＭＯＳ薄膜トランジスタ
（薄膜半導体素子）４７およびＰＭＯＳ薄膜トランジス
タ（薄膜半導体素子）４８からなる周辺回路部用薄膜ト
ランジスタ４９が形成される。この場合、マトリックス
回路部用薄膜トランジスタ４６のソース・ドレイン電極
４３が画素電極４２と接続され、ＮＭＯＳ薄膜トランジ
スタ４７とＰＭＯＳ薄膜トランジスタ４８の各一方のソ
ース・ドレイン電極４４、４５は互いに接続されてい
る。かくして、マトリックス回路部用薄膜トランジスタ
４６と周辺回路部用薄膜トランジスタ４９とを備えた薄
膜半導体素子アレイが製造される。
【００１４】なお、マトリックス回路部用薄膜トランジ
スタをＰＭＯＳ薄膜トランジスタで形成するようにして
もよく、また周辺回路部用薄膜トランジスタをＮＭＯＳ
薄膜トランジスタとＰＭＯＳ薄膜トランジスタのいずれ
か一方のみで形成するようにしてもよい。また、この発
明は液晶表示装置に限らず、薄膜半導体メモリやイメー
ジセンサ等にも広く適用することができるものであり、
その場合アモルファスシリコン薄膜およびポリシリコン
薄膜により形成する素子は、トランジスタに限らず、ダ
イオードや光電変換素子等の他の半導体素子とすること
も可能である。
スタをＰＭＯＳ薄膜トランジスタで形成するようにして
もよく、また周辺回路部用薄膜トランジスタをＮＭＯＳ
薄膜トランジスタとＰＭＯＳ薄膜トランジスタのいずれ
か一方のみで形成するようにしてもよい。また、この発
明は液晶表示装置に限らず、薄膜半導体メモリやイメー
ジセンサ等にも広く適用することができるものであり、
その場合アモルファスシリコン薄膜およびポリシリコン
薄膜により形成する素子は、トランジスタに限らず、ダ
イオードや光電変換素子等の他の半導体素子とすること
も可能である。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、レーザビーム照射によって発生した熱が一の平面領
域から他の平面領域側のアモルファスシリコン薄膜に伝
わるのが熱遮断溝によって防止されることになり、しか
もこの熱遮断溝の幅をかなり小さくすることが可能であ
る上、ある程度小さくしても熱遮断機能を十分に発揮す
ることができるので、その分だけ小型化することができ
る。
ば、レーザビーム照射によって発生した熱が一の平面領
域から他の平面領域側のアモルファスシリコン薄膜に伝
わるのが熱遮断溝によって防止されることになり、しか
もこの熱遮断溝の幅をかなり小さくすることが可能であ
る上、ある程度小さくしても熱遮断機能を十分に発揮す
ることができるので、その分だけ小型化することができ
る。
【図１】（Ａ）はこの発明の一実施例を適用した薄膜半
導体素子アレイの製造に際し、アモルファスシリコン薄
膜の一部を除去して熱遮断溝を形成した状態の平面図、
（Ｂ）はその一部の断面図。
導体素子アレイの製造に際し、アモルファスシリコン薄
膜の一部を除去して熱遮断溝を形成した状態の平面図、
（Ｂ）はその一部の断面図。
【図２】同薄膜半導体素子アレイの製造に際し、レーザ
ビームを照射した状態の断面図。
ビームを照射した状態の断面図。
【図３】同薄膜半導体素子アレイの製造に際し、不純物
を注入した状態の断面図。
を注入した状態の断面図。
【図４】同薄膜半導体素子アレイの製造に際し、素子分
離した状態の断面図。
離した状態の断面図。
【図５】同薄膜半導体素子アレイの製造に際し、ゲート
電極および層間絶縁膜を形成した状態の断面図。
電極および層間絶縁膜を形成した状態の断面図。
【図６】同薄膜半導体素子アレイの完成した状態の断面
図。
図。
【図７】従来の薄膜トランジスタアレイを説明するため
の平面図。
の平面図。
【図８】従来のレーザビームの照射を説明するための断
面図。
面図。
２１ ガラス基板 ２２ マトリックス回路部形成領域（他の平面領域） ２５ アモルファスシリコン薄膜 ２６ 周辺回路部形成領域（一の平面領域） ２７ 熱遮断溝 ２８ ポリシリコン薄膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｙ
Claims (3)
- 【請求項１】 基板上にアモルファスシリコン薄膜を形
成し、所定の一の平面領域と残りの他の平面領域との間
の前記アモルファスシリコン薄膜を除去して熱遮断溝を
形成し、前記一の平面領域にレーザビームを照射するこ
とにより該一の平面領域の前記アモルファスシリコン薄
膜を結晶化してポリシリコン薄膜とし、該ポリシリコン
薄膜によって複数の薄膜半導体素子を形成するととも
に、前記他の平面領域の前記アモルファスシリコン薄膜
によって複数の薄膜半導体素子を形成することを特徴と
する薄膜半導体素子アレイの製造方法。 - 【請求項２】 前記アモルファスシリコン薄膜によって
形成した複数の薄膜半導体素子によりマトリックス回路
部を構成し、前記ポリシリコン薄膜により形成した複数
の薄膜半導体素子により前記マトリックス回路部を駆動
する周辺回路部を構成することを特徴とする請求項１記
載の薄膜半導体素子アレイの製造方法。 - 【請求項３】 前記マトリックス回路部は液晶表示装置
のマトリックス回路部であることを特徴とする請求項２
記載の薄膜半導体素子アレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4065694A JPH07231099A (ja) | 1994-02-16 | 1994-02-16 | 薄膜半導体素子アレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4065694A JPH07231099A (ja) | 1994-02-16 | 1994-02-16 | 薄膜半導体素子アレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231099A true JPH07231099A (ja) | 1995-08-29 |
Family
ID=12586597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4065694A Pending JPH07231099A (ja) | 1994-02-16 | 1994-02-16 | 薄膜半導体素子アレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231099A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307690C (zh) * | 2002-11-12 | 2007-03-28 | 友达光电股份有限公司 | 多晶硅层的制作方法 |
| JP2008311410A (ja) * | 2007-06-14 | 2008-12-25 | Denso Corp | 半導体装置 |
-
1994
- 1994-02-16 JP JP4065694A patent/JPH07231099A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307690C (zh) * | 2002-11-12 | 2007-03-28 | 友达光电股份有限公司 | 多晶硅层的制作方法 |
| JP2008311410A (ja) * | 2007-06-14 | 2008-12-25 | Denso Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426043B2 (ja) | 半導体装置の作製方法 | |
| CN100365674C (zh) | 平板显示器和制造该平板显示器的方法 | |
| KR950021547A (ko) | 반도체 장치 및 그의 제조방법 | |
| JP3066365B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100570819B1 (ko) | 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들 | |
| CN113871483B (zh) | 薄膜晶体管、显示基板及显示装置 | |
| CN108649036B (zh) | 一种阵列基板及其制作方法 | |
| US20060256251A1 (en) | Polycrystalline liquid crystal display device and method of fabricating the same | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100307459B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2945969B2 (ja) | 不揮発性メモリデバイス並びにその製造方法 | |
| KR0175408B1 (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
| JP2773220B2 (ja) | 半導体装置 | |
| US5493139A (en) | Electrically erasable PROM (E2 PROM) with thin film peripheral transistor | |
| JPH04260336A (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| KR900010795A (ko) | 반도체 불휘발성 메모리 및 그 제조방법 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JPH11238392A (ja) | Ｎｏｒ形マスクｒｏｍ及びその製造方法 | |
| JP2884504B2 (ja) | Ｃｍｏｓ素子の構造及びその製造方法 | |
| JP2699933B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
| JP3536469B2 (ja) | 半導体装置の製造方法 | |
| JPH1197696A (ja) | 薄膜半導体装置 | |
| JPH05145073A (ja) | 相補型薄膜トランジスタ | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 |