JPH07231670A - 高周波インバータ装置 - Google Patents
高周波インバータ装置Info
- Publication number
- JPH07231670A JPH07231670A JP6017398A JP1739894A JPH07231670A JP H07231670 A JPH07231670 A JP H07231670A JP 6017398 A JP6017398 A JP 6017398A JP 1739894 A JP1739894 A JP 1739894A JP H07231670 A JPH07231670 A JP H07231670A
- Authority
- JP
- Japan
- Prior art keywords
- power mos
- mos fet
- current
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 abstract description 32
- 238000011084 recovery Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 14
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 外付けの高速ダイオードやスナバ回路を用い
ることなく、安定に動作する高周波インバータ装置を提
供する。 【構成】 フルブリッジの出力側に、可変リアクタンス
素子ｊＸを接続し、この素子の定数を、フルブリッジの
各ブランチのパワーＭＯＳ ＦＥＴを流れる電流の向き
がデッドタイム後のそのパワーＭＯＳ ＦＥＴの駆動期
間中に反転する値に設定する。このように設定すると、
各パワーＭＯＳ ＦＥＴに等価的に存在する各寄生ダイ
オードＤ１〜Ｄ４は、その寄生ダイオードの属するパワ
ーＭＯＳＦＥＴの駆動期間中に逆回復電流を流すように
なり、主回路が寄生ダイオードの逆回復電流により短絡
することがなく、外付けの高速ダイオードやスナバ回路
を用いなくても安定に動作する。
ることなく、安定に動作する高周波インバータ装置を提
供する。 【構成】 フルブリッジの出力側に、可変リアクタンス
素子ｊＸを接続し、この素子の定数を、フルブリッジの
各ブランチのパワーＭＯＳ ＦＥＴを流れる電流の向き
がデッドタイム後のそのパワーＭＯＳ ＦＥＴの駆動期
間中に反転する値に設定する。このように設定すると、
各パワーＭＯＳ ＦＥＴに等価的に存在する各寄生ダイ
オードＤ１〜Ｄ４は、その寄生ダイオードの属するパワ
ーＭＯＳＦＥＴの駆動期間中に逆回復電流を流すように
なり、主回路が寄生ダイオードの逆回復電流により短絡
することがなく、外付けの高速ダイオードやスナバ回路
を用いなくても安定に動作する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＯ2 レーザ加工機の
発振器の高電圧電源等に好適な高周波インバータ装置に
関するものである。
発振器の高電圧電源等に好適な高周波インバータ装置に
関するものである。
【０００２】
【従来の技術】ＣＯ2 レーザ加工機の発振器の高電圧電
源には、直流から数ＭＨｚの高周波の装置がある。そし
て一般に、交流の方がレーザ発振器の制御がし易く、モ
ードの調整，加工条件の調整がし易いという利点があ
る。
源には、直流から数ＭＨｚの高周波の装置がある。そし
て一般に、交流の方がレーザ発振器の制御がし易く、モ
ードの調整，加工条件の調整がし易いという利点があ
る。
【０００３】図３は、この種の交流高電圧電源を用いら
れるインバータ（従来例１）のフルブリッジの主回路を
示す回路図である。図において、Ｐ１，Ｐ２は入力電源
端子、Ｑ１〜Ｑ４はフルブリッジの各ブランチを構成す
るパワーＭＯＳ ＦＥＴである。ところでパワーＭＯＳ
ＦＥＴは、その製造上必然的に生ずる整流能力を有し
ており、この等価的な整流ダイオードを寄生ダイオード
と呼んでいる。
れるインバータ（従来例１）のフルブリッジの主回路を
示す回路図である。図において、Ｐ１，Ｐ２は入力電源
端子、Ｑ１〜Ｑ４はフルブリッジの各ブランチを構成す
るパワーＭＯＳ ＦＥＴである。ところでパワーＭＯＳ
ＦＥＴは、その製造上必然的に生ずる整流能力を有し
ており、この等価的な整流ダイオードを寄生ダイオード
と呼んでいる。
【０００４】図３では、この寄生ダイオードをＤ１〜Ｄ
４で表示している。Ｌはインバータの出力を昇圧する出
力トランスを含む負荷である。なお寄生ダイオードＤ１
〜Ｄ４は後述のように帰還ダイオードとして動作する。
４で表示している。Ｌはインバータの出力を昇圧する出
力トランスを含む負荷である。なお寄生ダイオードＤ１
〜Ｄ４は後述のように帰還ダイオードとして動作する。
【０００５】この主回路において、パワーＭＯＳ ＦＥ
ＴはＱ１，Ｑ４とＱ３，Ｑ２が交互にオンするように駆
動され、負荷Ｌに所要の交流電力が供給される。
ＴはＱ１，Ｑ４とＱ３，Ｑ２が交互にオンするように駆
動され、負荷Ｌに所要の交流電力が供給される。
【０００６】前述のように、パワーＭＯＳ ＦＥＴＱ
１，Ｑ４とＱ３，Ｑ２は交互にオンするが、Ｑ１，Ｑ４
とＱ３，Ｑ２を同時に切り換えると、ブランチＱ１，Ｑ
２から構成される直列回路、或はブランチＱ３，Ｑ４か
ら構成される直列回路が短絡するので、実際は、図４に
示すように、Ｑ１，Ｑ４とＱ３，Ｑ２の駆動期間の間に
所定のデッドタイムをおいて切り換えている。このデッ
ドタイムは、パワーＭＯＳ ＦＥＴの駆動波形，スレッ
シホールド電圧、型式等に基づいて決定される。
１，Ｑ４とＱ３，Ｑ２は交互にオンするが、Ｑ１，Ｑ４
とＱ３，Ｑ２を同時に切り換えると、ブランチＱ１，Ｑ
２から構成される直列回路、或はブランチＱ３，Ｑ４か
ら構成される直列回路が短絡するので、実際は、図４に
示すように、Ｑ１，Ｑ４とＱ３，Ｑ２の駆動期間の間に
所定のデッドタイムをおいて切り換えている。このデッ
ドタイムは、パワーＭＯＳ ＦＥＴの駆動波形，スレッ
シホールド電圧、型式等に基づいて決定される。
【０００７】図５は、図３に示す従来例１の回路におい
て、Ｑ１，Ｑ２の直列回路の各素子に流れる電流の順序
を示している。図示のように、パワーＭＯＳ ＦＥＴＱ
２の駆動期間が終りデッドタイムが始まると、負荷Ｌに
流れていた電流は寄生ダイオードＤ１を介して電源側に
還流する。
て、Ｑ１，Ｑ２の直列回路の各素子に流れる電流の順序
を示している。図示のように、パワーＭＯＳ ＦＥＴＱ
２の駆動期間が終りデッドタイムが始まると、負荷Ｌに
流れていた電流は寄生ダイオードＤ１を介して電源側に
還流する。
【０００８】負荷Ｌの電流の向きが反転すると、寄生ダ
イオードＤ２を介して電源側に還流し、デッドタイムが
終るとパワーＭＯＳ ＦＥＴＱ１の駆動期間が始まる。
イオードＤ２を介して電源側に還流し、デッドタイムが
終るとパワーＭＯＳ ＦＥＴＱ１の駆動期間が始まる。
【０００９】パワーＭＯＳ ＦＥＴＱ１がオンして、パ
ワーＭＯＳ ＦＥＴＱ２にかかる電圧極性が反転する
と、図６に示すように、パワーＭＯＳ ＦＥＴＱ２の寄
生ダイオードＤ２には５０〜３００ｎｓｅｃの間逆回復
電流が流れ、Ｑ１，Ｑ２の直流回路に短絡電流が流れて
パワーＭＯＳ ＦＥＴを破損するおそれがある。
ワーＭＯＳ ＦＥＴＱ２にかかる電圧極性が反転する
と、図６に示すように、パワーＭＯＳ ＦＥＴＱ２の寄
生ダイオードＤ２には５０〜３００ｎｓｅｃの間逆回復
電流が流れ、Ｑ１，Ｑ２の直流回路に短絡電流が流れて
パワーＭＯＳ ＦＥＴを破損するおそれがある。
【００１０】以下図７〜図１０によりこの短絡現象を詳
しく説明する。
しく説明する。
【００１１】まず、図４に示すパワーＭＯＳ ＦＥＴＱ
３，Ｑ２の駆動期間が始まると、図７に矢印で示すよう
に、Ｑ３，Ｑ２を介して負荷Ｌに電流が流れる。Ｑ３，
Ｑ２の駆動期間が終ると、デッドタイム前半では、図８
に矢印で示すように、負荷Ｌの電流は寄生ダイオードＤ
４，Ｄ１を介して電源側へ還流する。デッドタイム後半
になって負荷Ｌの電流の向きが反転すると、図９に矢印
で示すように、負荷Ｌの電流は寄生ダイオードＤ２，Ｄ
３を介して電源側へ還流する。
３，Ｑ２の駆動期間が始まると、図７に矢印で示すよう
に、Ｑ３，Ｑ２を介して負荷Ｌに電流が流れる。Ｑ３，
Ｑ２の駆動期間が終ると、デッドタイム前半では、図８
に矢印で示すように、負荷Ｌの電流は寄生ダイオードＤ
４，Ｄ１を介して電源側へ還流する。デッドタイム後半
になって負荷Ｌの電流の向きが反転すると、図９に矢印
で示すように、負荷Ｌの電流は寄生ダイオードＤ２，Ｄ
３を介して電源側へ還流する。
【００１２】デッドタイムが終了すると、図４に示すよ
うに、パワーＯＳ ＦＥＴＱ１，Ｑ４の駆動期間とな
り、パワーＭＯＳ ＦＥＴＱ２の電圧極性が反転するの
で、図６に示すように寄生ダイオードＤ２に逆回復電流
が流れ、図１０に矢印で示すように、Ｑ１，Ｑ２の直列
回路に短絡電流が流れる。
うに、パワーＯＳ ＦＥＴＱ１，Ｑ４の駆動期間とな
り、パワーＭＯＳ ＦＥＴＱ２の電圧極性が反転するの
で、図６に示すように寄生ダイオードＤ２に逆回復電流
が流れ、図１０に矢印で示すように、Ｑ１，Ｑ２の直列
回路に短絡電流が流れる。
【００１３】同様にして、パワーＭＯＳ ＦＥＴＱ３，
Ｑ２の駆動期間の始めに寄生ダイオードＤ１に逆回復電
流が流れ、Ｑ１，Ｑ２の直列回路に短絡電流が流れる。
同様の動作によりＱ３，Ｑ４の直列回路にも短絡電流が
流れる。
Ｑ２の駆動期間の始めに寄生ダイオードＤ１に逆回復電
流が流れ、Ｑ１，Ｑ２の直列回路に短絡電流が流れる。
同様の動作によりＱ３，Ｑ４の直列回路にも短絡電流が
流れる。
【００１４】この寄生ダイオードによる短絡電流の変化
ｄｉ／ｄｔと回路中の浮遊インダクタンス等により主回
路に過大電圧，異常発振等が発生し、パワーＭＯＳ Ｆ
ＥＴを破損するおそれがある。この防止対策として、図
１１の従来例２に示すように、各ブランチのパワーＭＯ
Ｓ ＦＥＴに高速ダイオード（高速整流ダイオードとも
いう）１４１，１４２を外付けして寄生ダイオードに電
流を流さないようにする、或は図１２の従来例３に示す
ように、各ブランチのパワーＭＯＳ ＦＥＴに並列に、
コンデンサＣ１２，抵抗Ｒ１２の直列接続からなるスナ
バ回路を接続して過大電圧を抑制することが行われてい
る。
ｄｉ／ｄｔと回路中の浮遊インダクタンス等により主回
路に過大電圧，異常発振等が発生し、パワーＭＯＳ Ｆ
ＥＴを破損するおそれがある。この防止対策として、図
１１の従来例２に示すように、各ブランチのパワーＭＯ
Ｓ ＦＥＴに高速ダイオード（高速整流ダイオードとも
いう）１４１，１４２を外付けして寄生ダイオードに電
流を流さないようにする、或は図１２の従来例３に示す
ように、各ブランチのパワーＭＯＳ ＦＥＴに並列に、
コンデンサＣ１２，抵抗Ｒ１２の直列接続からなるスナ
バ回路を接続して過大電圧を抑制することが行われてい
る。
【００１５】
【発明が解決しようとする課題】前述の従来例２，３に
よれば、一応過大電圧，異常発振等の発生を抑えること
はできる。
よれば、一応過大電圧，異常発振等の発生を抑えること
はできる。
【００１６】しかし図１１の従来例２では、高周波では
外付けの高速ダイオードの逆回復電流が新たに問題とな
る。
外付けの高速ダイオードの逆回復電流が新たに問題とな
る。
【００１７】また図１２の従来例３では、スナバ回路の
適当な定数を決めることが難しいという問題がある。
適当な定数を決めることが難しいという問題がある。
【００１８】本発明は、このような状況のもとでなされ
たもので、外付けの高速ダイオードや、スナバ回路を用
いることなく、安定に動作する高周波インバータ装置を
提供することを目的とするものである。
たもので、外付けの高速ダイオードや、スナバ回路を用
いることなく、安定に動作する高周波インバータ装置を
提供することを目的とするものである。
【００１９】
【課題を解決するための手段】本発明は、前記目的を達
成するため、高周波インバータ装置を次の（１）のとお
りに構成する。
成するため、高周波インバータ装置を次の（１）のとお
りに構成する。
【００２０】（１）フルブリッジの主回路の各ブランチ
におけるスイッチング素子にＭＯＳＦＥＴを用いた高周
波インバータ装置であって、前記フルブリッジの出力側
に接続したリアクタンス素子を備え、このリアクタンス
素子の定数を、前記各ブランチのＭＯＳ ＦＥＴを流れ
る電流の向きが、デッドタイム後のそのＭＯＳ ＦＥＴ
の駆動期間中に反転する値に設定した高周波インバータ
装置。
におけるスイッチング素子にＭＯＳＦＥＴを用いた高周
波インバータ装置であって、前記フルブリッジの出力側
に接続したリアクタンス素子を備え、このリアクタンス
素子の定数を、前記各ブランチのＭＯＳ ＦＥＴを流れ
る電流の向きが、デッドタイム後のそのＭＯＳ ＦＥＴ
の駆動期間中に反転する値に設定した高周波インバータ
装置。
【００２１】
【作用】前記（１）の構成により、主回路を構成する各
パワーＭＯＳ ＦＥＴの駆動期間中に、各パワーＭＯＳ
ＦＥＴ内の寄生ダイオードの逆回復が行われ、寄生ダ
イオードによる主回路の短絡現象が発生しない。
パワーＭＯＳ ＦＥＴの駆動期間中に、各パワーＭＯＳ
ＦＥＴ内の寄生ダイオードの逆回復が行われ、寄生ダ
イオードによる主回路の短絡現象が発生しない。
【００２２】
【実施例】以下本発明を実施例により詳しく説明する。
【００２３】図１は実施例である“高周波インバータ装
置”の主回路を示す回路図である。図において、Ｐ１，
Ｐ２は入力電源端子で、不図示の直流電源の正極側に端
子Ｐ１が負極側に端子Ｐ２が接続される。Ｑ１〜Ｑ４は
スイッチング素子であるパワーＭＯＳ ＦＥＴで、図示
のようにフルブリッジ接続されている。
置”の主回路を示す回路図である。図において、Ｐ１，
Ｐ２は入力電源端子で、不図示の直流電源の正極側に端
子Ｐ１が負極側に端子Ｐ２が接続される。Ｑ１〜Ｑ４は
スイッチング素子であるパワーＭＯＳ ＦＥＴで、図示
のようにフルブリッジ接続されている。
【００２４】ブリッジの出力端には、可変リアクタンス
素子ｊＸと出力端子Ｐ３，Ｐ４が直列接続されている。
出力端子Ｐ３，Ｐ４間には、インバータの出力を昇圧す
る出力トランスを含む負荷Ｌが接続されている。
素子ｊＸと出力端子Ｐ３，Ｐ４が直列接続されている。
出力端子Ｐ３，Ｐ４間には、インバータの出力を昇圧す
る出力トランスを含む負荷Ｌが接続されている。
【００２５】この回路において、不図示のゲート駆動回
路により、パワーＭＯＳ ＦＥＴＱ１，Ｑ４とＱ３，Ｑ
２を、図４に示すように、デッドタイムをおいて交互に
オンするように駆動し、出力端子Ｐ３，Ｐ４に所要の周
波数の高周波出力が供給される。
路により、パワーＭＯＳ ＦＥＴＱ１，Ｑ４とＱ３，Ｑ
２を、図４に示すように、デッドタイムをおいて交互に
オンするように駆動し、出力端子Ｐ３，Ｐ４に所要の周
波数の高周波出力が供給される。
【００２６】この際に、各パワーＭＯＳ ＦＥＴを介し
てブリッジの出力側に流れる電流の向きが、デッドタイ
ム終了後に反転するように可変リアクタンス素子ｊＸの
定数を設定する。
てブリッジの出力側に流れる電流の向きが、デッドタイ
ム終了後に反転するように可変リアクタンス素子ｊＸの
定数を設定する。
【００２７】このように可変リアクタンス素子ｊＸの定
数を設定すると、主回路の各素子に流れる電流は、図２
に示すようになる。
数を設定すると、主回路の各素子に流れる電流は、図２
に示すようになる。
【００２８】すなわち、パワーＭＯＳ ＦＥＴＱ３，Ｑ
２の駆動期間には、パワーＭＯＳＦＥＴＱ２には図７の
矢印に示す向きの電流が流れ、デッドタイムに入ると寄
生ダイオードＤ１には図８に示す向きに電流が流れる。
デッドタイム後半においても電流の向きが反転しないの
で、寄生ダイオードＤ１に流れ続ける。デッドタイムが
終了するとパワーＭＯＳ ＦＥＴＱ１，Ｑ４が駆動さ
れ、パワーＭＯＳ ＦＥＴＱ１には図１０の矢印に示す
向きに電流が流れ始める。このとき、寄生ダイオードＤ
２は直前に電流を流していないので逆回復電流が流れ
ず、一方寄生ダイオードＤ１は逆電圧が印加され逆回復
電流が流れるが、寄生ダイオードＤ１の属するパワーＭ
ＯＳ ＦＥＴＱ１の駆動（オン）期間中なので、パワー
ＭＯＳ ＦＥＴＱ１，Ｑ２の直列回路には短絡現象は発
生しない。
２の駆動期間には、パワーＭＯＳＦＥＴＱ２には図７の
矢印に示す向きの電流が流れ、デッドタイムに入ると寄
生ダイオードＤ１には図８に示す向きに電流が流れる。
デッドタイム後半においても電流の向きが反転しないの
で、寄生ダイオードＤ１に流れ続ける。デッドタイムが
終了するとパワーＭＯＳ ＦＥＴＱ１，Ｑ４が駆動さ
れ、パワーＭＯＳ ＦＥＴＱ１には図１０の矢印に示す
向きに電流が流れ始める。このとき、寄生ダイオードＤ
２は直前に電流を流していないので逆回復電流が流れ
ず、一方寄生ダイオードＤ１は逆電圧が印加され逆回復
電流が流れるが、寄生ダイオードＤ１の属するパワーＭ
ＯＳ ＦＥＴＱ１の駆動（オン）期間中なので、パワー
ＭＯＳ ＦＥＴＱ１，Ｑ２の直列回路には短絡現象は発
生しない。
【００２９】次のデッドタイムになると、ブリッジの出
力側を流れていた電流は、寄生ダイオードＤ２，Ｄ３を
介して電源側に還流する。そのデッドタイムが終了する
とパワーＭＯＳ ＦＥＴＱ３，Ｑ２が駆動され、寄生ダ
イオードＤ２に逆電圧が印加され逆回復電流が流れる
が、寄生ダイオードＤ２の属するパワーＭＯＳ ＦＥＴ
Ｑ２の駆動期間中であり、このときもパワーＭＯＳ Ｆ
ＥＴＱ１，Ｑ２の直列回路には短絡現象は発生しない。
パワーＭＯＳ ＦＥＴＱ３，Ｑ４の直列回路についても
同様の理由で短絡現象は発生しない。
力側を流れていた電流は、寄生ダイオードＤ２，Ｄ３を
介して電源側に還流する。そのデッドタイムが終了する
とパワーＭＯＳ ＦＥＴＱ３，Ｑ２が駆動され、寄生ダ
イオードＤ２に逆電圧が印加され逆回復電流が流れる
が、寄生ダイオードＤ２の属するパワーＭＯＳ ＦＥＴ
Ｑ２の駆動期間中であり、このときもパワーＭＯＳ Ｆ
ＥＴＱ１，Ｑ２の直列回路には短絡現象は発生しない。
パワーＭＯＳ ＦＥＴＱ３，Ｑ４の直列回路についても
同様の理由で短絡現象は発生しない。
【００３０】電流の向きが反転する位相を、図２に示す
ようにＩ01からＩ02と遅らせるにしたがい、短絡発生の
危険性は低くなるが、力率が低下するので出力できる有
効電力も小さくなる。
ようにＩ01からＩ02と遅らせるにしたがい、短絡発生の
危険性は低くなるが、力率が低下するので出力できる有
効電力も小さくなる。
【００３１】このように、本実施例によれば、パワーＭ
ＯＳ ＦＥＴがオンしたとき、そのパワーＭＯＳ ＦＥ
Ｔに直接直列接続されている他のパワーＭＯＳ ＦＥＴ
の寄生ダイオードが逆回復電流を流すことがないので、
短絡現象が発生せず、この短絡電流による過大電圧，異
常発振等が発生しない。
ＯＳ ＦＥＴがオンしたとき、そのパワーＭＯＳ ＦＥ
Ｔに直接直列接続されている他のパワーＭＯＳ ＦＥＴ
の寄生ダイオードが逆回復電流を流すことがないので、
短絡現象が発生せず、この短絡電流による過大電圧，異
常発振等が発生しない。
【００３２】したがって、外付けの高速ダイオードやス
ナバ回路を用いることなく、高周波のスイッチング動作
を安定に行うことができる。
ナバ回路を用いることなく、高周波のスイッチング動作
を安定に行うことができる。
【００３３】なお、実施例では、可変リアクタンス素子
を出力端子に直列に接続しているが、並列に接続する形
で実施することもできる。また、可変リアクタンス素子
をインダクタのみ或はキャパシタのみで構成する、イン
ダクタおよびキャパシタの一方のみを可変するといった
形で実施することができる。更に可変リアクタンス素子
のかわりに所要の値の固定リアクタンス素子を用いる形
で実施することもできる。
を出力端子に直列に接続しているが、並列に接続する形
で実施することもできる。また、可変リアクタンス素子
をインダクタのみ或はキャパシタのみで構成する、イン
ダクタおよびキャパシタの一方のみを可変するといった
形で実施することができる。更に可変リアクタンス素子
のかわりに所要の値の固定リアクタンス素子を用いる形
で実施することもできる。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
寄生ダイオードの逆回復電流による過大電圧，異常発振
等が発生しない、高周波スイッチング動作の安定した高
周波インバータ装置を提供することができる。
寄生ダイオードの逆回復電流による過大電圧，異常発振
等が発生しない、高周波スイッチング動作の安定した高
周波インバータ装置を提供することができる。
【図１】 実施例の回路図
【図２】 実施例の説明図
【図３】 従来例１の回路図
【図４】 インバータのデッドタイムの説明図
【図５】 従来例１の説明図
【図６】 寄生ダイオードの逆回復時間の説明図
【図７】 寄生ダイオードによる短絡の説明図（Ｉ）
【図８】 寄生ダイオードによる短絡の説明図（II）
【図９】 寄生ダイオードによる短絡の説明図（III)
【図１０】 寄生ダイオードによる短絡の説明図（IV）
【図１１】 従来例２の回路図
【図１２】 従来例３の回路図
Ｑ１〜Ｑ４ パワーＭＯＳ ＦＥＴ Ｄ１〜Ｄ４ 寄生ダイオード ｊＸ 可変リアクタンス素子 Ｐ３，Ｐ４ 出力端子
Claims (1)
- 【請求項１】 フルブリッジの主回路の各ブランチにお
けるスイッチング素子にＭＯＳ ＦＥＴを用いた高周波
インバータ装置であって、前記フルブリッジの出力側に
接続したリアクタンス素子を備え、このリアクタンス素
子の定数を、前記各ブランチのＭＯＳ ＦＥＴを流れる
電流の向きが、デッドタイム後のそのＭＯＳ ＦＥＴの
駆動期間中に反転する値に設定したことを特徴とする高
周波インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6017398A JPH07231670A (ja) | 1994-02-14 | 1994-02-14 | 高周波インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6017398A JPH07231670A (ja) | 1994-02-14 | 1994-02-14 | 高周波インバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231670A true JPH07231670A (ja) | 1995-08-29 |
Family
ID=11942894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6017398A Pending JPH07231670A (ja) | 1994-02-14 | 1994-02-14 | 高周波インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231670A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001031786A1 (fr) * | 1999-10-27 | 2001-05-03 | Fuji Electric Co., Ltd. | Transistor unipolaire et convertisseur de puissance equipe de celui-ci |
| US6304475B1 (en) | 1998-06-16 | 2001-10-16 | Mitsubishi Denki Kabushiki Kaisha | Switching power supply for gas laser |
| JP2008118784A (ja) * | 2006-11-06 | 2008-05-22 | Honda Motor Co Ltd | 電力変換回路 |
| JP2009065185A (ja) * | 1996-05-15 | 2009-03-26 | Siliconix Inc | シンクロナス整流器或いは電圧クランプ用の３端子パワーｍｏｓｆｅｔスイッチ |
| JP2020198734A (ja) * | 2019-06-04 | 2020-12-10 | 富士電機株式会社 | 電力変換装置 |
-
1994
- 1994-02-14 JP JP6017398A patent/JPH07231670A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065185A (ja) * | 1996-05-15 | 2009-03-26 | Siliconix Inc | シンクロナス整流器或いは電圧クランプ用の３端子パワーｍｏｓｆｅｔスイッチ |
| US6304475B1 (en) | 1998-06-16 | 2001-10-16 | Mitsubishi Denki Kabushiki Kaisha | Switching power supply for gas laser |
| WO2001031786A1 (fr) * | 1999-10-27 | 2001-05-03 | Fuji Electric Co., Ltd. | Transistor unipolaire et convertisseur de puissance equipe de celui-ci |
| JP2008118784A (ja) * | 2006-11-06 | 2008-05-22 | Honda Motor Co Ltd | 電力変換回路 |
| JP2020198734A (ja) * | 2019-06-04 | 2020-12-10 | 富士電機株式会社 | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876635A (en) | Series resonant inverter with lossless snubber-resetting components | |
| JP2711315B2 (ja) | スイッチング電源装置 | |
| US5768111A (en) | Converter comprising a piezoelectric transformer and a switching stage of a resonant frequency different from that of the transformer | |
| US6055161A (en) | Switching type power supply for arc welding | |
| JP2000134943A (ja) | 正負パルス式高周波スイッチング電源 | |
| KR920011043A (ko) | 인버터 장치 | |
| KR940004928A (ko) | 인버터 장치 | |
| US6108219A (en) | DC power converter circuit | |
| JPS6158198A (ja) | コンパクトなｒｆ螢光ランプ用の一体のクリスタル制御式線路電圧安定器 | |
| EP0593737A1 (en) | Dual snubber circuit | |
| JPH07123717A (ja) | スイッチング電源装置 | |
| JPH07231670A (ja) | 高周波インバータ装置 | |
| US5229930A (en) | Welding inverter and method for controlling a welding inverter | |
| EP0477587A1 (en) | Power apparatus | |
| JP4123508B2 (ja) | スイッチング電源装置 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JPH08186981A (ja) | スイッチング電源装置 | |
| JPH0286091A (ja) | 電力供給回路 | |
| US6816394B2 (en) | Approximated sinusoidal waveform inverter | |
| JP2893466B2 (ja) | プッシュプルインバータ | |
| JP3324774B2 (ja) | 電源装置 | |
| JP2526183Y2 (ja) | 交流アーク溶接機 | |
| JPH06245538A (ja) | デッドタイムによる出力電圧への影響を防止した直流交流電力変換装置およびその駆動方式 | |
| JP2731093B2 (ja) | 電源装置 | |
| JPH10178777A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011218 |