JPH0723568A

JPH0723568A - インバーター

Info

Publication number: JPH0723568A
Application number: JP5217887A
Authority: JP
Inventors: Hiromichi Namikoshi; 博道浪越
Original assignee: Individual
Current assignee: Individual
Priority date: 1993-06-30
Filing date: 1993-06-30
Publication date: 1995-01-24

Abstract

(57)【要約】（修正有）【目的】インバータ装置のパルス幅変調回路におい
て、入力電圧と出力のフィードバック電圧で同時にデュ
ーティ比を制御し回路の安定度を高め、またＦＥＴのド
ライブにあたって、簡単な回路で両極性パルスに変換し
効率の向上をはかる。【構成】入力電圧Ｅ１によって抵抗Ｒ２を通って直接
に電圧→デューティ変換回路Ａ２に入る回路と、出力電
圧Ｅ３と入力電圧Ｅ１と比較器Ａ１で比較して抵抗Ｒ３
を通る回路を設け比較器Ａ１の出力は過剰な反応をしな
いように抵抗Ｒ２，Ｒ３で制限する。ＦＥＴのドライブ
にあたり電圧→デューティ変換回路Ａ２の単極性パルス
の出力はコンデンサーＣ２，Ｃ３，抵抗Ｒ１，Ｒ４，ツ
ェナーダイオードＤ１，Ｄ２によって両極性パルスに変
換され、ＦＥＴに順バイアスと逆バイアスを与える。各
ＦＥＴの出力はコイルＬ１とＣ１からなるフィルターを
通って出力電圧部Ｅ３に入力信号Ｅ１と同じ信号を高効
率で得る事ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は主に直流からサイン波交
流を得る装置に関している。

【０００２】

【従来の技術】種々の技術があるが効率の点でスイッチ
ング方式が多く用いられているようである。そしてデュ
ーティ比のみの制御が多く用いられている。

【０００３】

【発明が解決しようとする課題】デューティ比のみのス
イッチング制御では負荷によって出力のサイン波形が変
化する。またフィードバックのみによってデューティ比
を変化させるスイッチング制御では行き過ぎた制御や不
足する制御あるいは発振等の問題を起こし易い。

【０００４】

【課題を解決するための手段】入力電圧Ｅ１と出力電圧
Ｅ３を比較し正しい出力電圧が得られるようにフィード
バックによってデューティ比を制御する方法が理想的で
あるが、これは前述したようにコイルＬ１，コンデンサ
ーＣ１の時間的遅れのためその調整が容易ではなく常に
行き過ぎた制御や不足した制御、あるいは発振等の危険
が存在する。そのため、あらかじめ入力電圧Ｅ１にそっ
ておおまかなデューティ比を各ＦＥＴに与えると同時に
フィードバックによって最終的に補正する方法を用い
た。

【０００５】

【作用】図４の入力電圧Ｅ１に基準となるサイン波信号
が入るとしよう。その信号は抵抗Ｒ２を通って電圧→デ
ューティ変換回路Ａ２へ行く。そこで、大まかにデュー
ティ比が決められてＦＥＴＱ１及びＱ２をドライブした
後Ｅ３に出力電圧が発生する。この電圧は元の基準とす
る入力信号Ｅ１と比較回路Ａ１で比較されて抵抗Ｒ３を
通り電圧→デューティ変換回路Ａ２の入力信号となって
最終的にデューティ比を補正し正しい出力電圧Ｅ３を得
る。図４に於いて増幅度を１とし電源電圧Ｅ２を１００
Ｖ，入力電圧Ｅ１を５０Ｖとした時、入力電圧Ｅ１の５
０Ｖは抵抗Ｒ２を通って電圧→デューティ変換回路Ａ２
へ与えられる。電圧→デューティ変換回路Ａ２は５０Ｖ
の入力を受けデューティ比５０％の出力を出しＦＥＴＱ
１，Ｑ２をドライブする。コイルＬ１，コンデンサーＣ
１からなるローパスフィルターを通って出力電圧Ｅ３は
約５０Ｖの出力を発生する。ところがこの出力は負荷に
よって多少変化するため出力電圧Ｅ３が入力電圧Ｅ１と
合致しているかどうか比較器Ａ１で比較され、その出力
は抵抗Ｒ３を通って入力信号Ｅ１と混合され微妙にデュ
ーティ比を制御し目的の出力電圧を得る。つまりフィー
ドバックによる制御は抵抗Ｒ２，Ｒ３によって元の５０
％から大きく逸脱する事は制限されフィードバックによ
る行き過ぎた制御は、なくなり安定した動作が可能とな
る。次にＦＥＴＱ１，Ｑ２のドライブ方法であるが。こ
のような回路では前述したように通常ＦＥＴのソースＳ
を基準として±両極性の電圧でドライブする。これはＦ
ＥＴのドレインＤにパルス電圧が加わった時、非常に短
い時間ではあるがゲートＧとドレインＤ間にある内部容
量ＣＤを通って一瞬ゲートＧに電圧が加わってＦＥＴを
オンさせる。図１のような回路ではＦＥＴＱ１とＱ２が
同時にオンになる時間が発生する。これは効率を低下さ
せるため好ましい状況ではなく、そのためにＦＥＴをオ
フ状態にする時、ゲートＧに負の逆バイアスを加えて、
そのような状況になる事を防いでいる。しかしながら、
そのために正と負両極電源をＦＥＴのドライブに用意す
る必要があり複雑となってしまう。本発明は図３のよう
にコンデンサーＣ２，ツェナーダイオードＤ１，抵抗Ｒ
１によって分極し、負極性電源を必要とせずに正と負の
両極性でドライブする事が可能となった。デューティ比
によって正極電圧と負極電圧は変化するかコンデンサー
Ｃ２を比較的大きくする事で、平均的な正及び負極性電
圧を得る事が可能となった。

【０００６】

【発明の効果】以上説明したように直流からスイッチン
グ技術でサイン波を得るような場合に異常発振の対策を
あまり考慮しなくとも安定した歪の少ない出力を得る事
が可能となった。またＦＥＴのドライブ方法についての
発明は回路を複雑にしないでＦＥＴを両極性でドライブ
できるため縦電流を容易に減らし変換効率をよくする事
が可能となった。

【図面の簡単な説明】

【図１】直流からパルス幅変調によって交流を得る基本
的な回路の主要な部分を示す。

【図２】ＦＥＴのゲートＧとドレインＤ間にある内部容
量の存在を示す。

【図３】単極性パルスを両極性パルスに変換してＦＥＴ
をドライブする回路

【図４】本発明の全体を簡単に示した図

【符号の説明】

Ｅ２電源電圧Ｑ１，Ｑ２ＦＥＴＬ１コイルＥ３出力電圧ＧＦＥＴのゲートＳＦＥＴのソースＤＦＥＴのドレインＣＤＦＥＴのゲート、ドレイン間の内部容量Ｃ１，Ｃ２コンデンサーＤ１ツェナーダイオードＥ１入力電圧Ｒ１，Ｒ２，Ｒ３抵抗Ａ１比較器Ａ２電圧→デューティ変換回路Ａ３反転回路

Claims

【特許請求の範囲】

【請求項１】本発明は直流からスイッチングによって
交流を得るような装置に於いてその制御方法に関してい
る。図１に示すような回路でＦＥＴＱ１及びＱ２を交互
にオンオフし目的の出力電圧Ｅ３を得ようとする場合、
ＦＥＴＱ１及びＱ２のオンになる時間比率で、出力電圧
がほぼ決まる。例えばそれぞれ５０％の時間の比率（デ
ューティ比）でオンオフすれば出力電圧Ｅ３は電源電圧
Ｅ２の１／２となる。またＦＥＴＱ１のオンになる時間
比率が１０％でオフになる時間比率が９０％とすれば
（ＦＥＴＱ２は逆に９０％オンで１０％オフとなる。）
その時の出力電圧Ｅ３は電源電圧Ｅ２の１／１０とな
る。このようにしてＦＥＴのオンになる時間比率でほぼ
出力電圧は決まる。ところが、出力電圧部Ｅ３に接続さ
れる負荷の大きさによって出力電圧Ｅ３は若干変化す
る。本発明は例えば仮に電源電圧Ｅ２を１００Ｖとし必
要な出力電圧Ｅ３を５０Ｖとするとデューティ比は５０
％の±１０％程度の自由度を持たせてまず、ＦＥＴを作
動させる。それと同時に出力電圧Ｅ３が正しく５０Ｖに
なるようにフィードバックしデューティ比を微調する。
これは、フィードバックのみで目的の出力電圧を得る方
法がローパスフィルターＬ１，Ｃ１の時間的遅れのため
行き過ぎた制御や発振を起こし易いためで、これを改善
するものである。このようにして、入力信号Ｅ１に基づ
いてまず大まかなデューティ比を与えておき同時にフィ
ードバック信号によって最終的に目的とする正確な出力
電圧を得るインバーター。
【請求項２】ＦＥＴＱ１及びＱ２のドライブ方法に関
している。各々のゲートＧに加えるドライブ電圧（パル
ス）は図１に示すようにソースＳを基準にして±両極性
のパルスを必要とする。これは図２に示すＦＥＴの内部
容量ＣＤの影響によってＦＥＴＱ１がオンすればその瞬
間ＦＥＴＱ２も内部容量ＣＤのためゲートＧに電圧が加
わりＦＥＴＱ１とＱ２が同時にオンとなって縦電流が瞬
間流れる事を防ぐためである。しかしながら±両極性で
ドライブするには別電源を加える複雑さがあり本発明は
図３のようにコンデンサーＣ２，ツェナーダイオードＤ
１，抵抗Ｒ１，によって単極性から両極性に変換してＦ
ＥＴをドライブし縦電流が流れる事を防いだ。これによ
って±両極性の別電源を必要とぜず、回路がより簡素化
されたインバーター。