JPH07235839A - 可変コンダクタンスアンプ - Google Patents
可変コンダクタンスアンプInfo
- Publication number
- JPH07235839A JPH07235839A JP6024366A JP2436694A JPH07235839A JP H07235839 A JPH07235839 A JP H07235839A JP 6024366 A JP6024366 A JP 6024366A JP 2436694 A JP2436694 A JP 2436694A JP H07235839 A JPH07235839 A JP H07235839A
- Authority
- JP
- Japan
- Prior art keywords
- current
- mos transistors
- resistance element
- ohmic resistance
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 低消費電力化に適するとともに、伝達歪を低
く保ちながら相互コンダクタンスの円滑な可変を可能に
する。 【構成】 入力電圧によってオーム抵抗素子に流れる電
流がドレイン電流となるようにゲート電圧が帰還制御さ
れるＭＯＳトランジスタを設けて、このＭＯＳトランジ
スタのゲート電圧を相互コンダクタンス制御回路に入力
させる。 【効果】 電圧依存性のないオーム抵抗素子によって直
線性にすぐれた電圧／電流変換を行わせることができる
とともに、その変換電流がＭＯＳトランジスタのゲート
電圧に縮小されることで低歪を実現できる。
く保ちながら相互コンダクタンスの円滑な可変を可能に
する。 【構成】 入力電圧によってオーム抵抗素子に流れる電
流がドレイン電流となるようにゲート電圧が帰還制御さ
れるＭＯＳトランジスタを設けて、このＭＯＳトランジ
スタのゲート電圧を相互コンダクタンス制御回路に入力
させる。 【効果】 電圧依存性のないオーム抵抗素子によって直
線性にすぐれた電圧／電流変換を行わせることができる
とともに、その変換電流がＭＯＳトランジスタのゲート
電圧に縮小されることで低歪を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、可変コンダクタンスア
ンプ、さらにはアナログ入力電圧の電圧／電流変換を行
う可変コンダクタンスアンプに適用して有効な技術に関
するものであって、たとえばＲＣ時定数型アナログフィ
ルターの時定数素子に利用して有効な技術に関するもの
である。
ンプ、さらにはアナログ入力電圧の電圧／電流変換を行
う可変コンダクタンスアンプに適用して有効な技術に関
するものであって、たとえばＲＣ時定数型アナログフィ
ルターの時定数素子に利用して有効な技術に関するもの
である。
【０００２】
【従来の技術】たとえば、ＲＣ時定数型のアナログフィ
ルターを半導体集積回路装置において実現しようとする
場合、半導体集積回路装置の製造バラツキ等により、そ
のフィルターの遮断特性あるいは周波数特性にバラツキ
が生じ、目的とする特性を高精度かつ再現性良く得るこ
とが一般に困難である。
ルターを半導体集積回路装置において実現しようとする
場合、半導体集積回路装置の製造バラツキ等により、そ
のフィルターの遮断特性あるいは周波数特性にバラツキ
が生じ、目的とする特性を高精度かつ再現性良く得るこ
とが一般に困難である。
【０００３】従来において、上述した特性バラツキを回
避するためには、スイッチドキャパシタ方式のフィルタ
にするか、あるいはフィルターの時定数をなす容量をト
リミング調整することが行われていた。
避するためには、スイッチドキャパシタ方式のフィルタ
にするか、あるいはフィルターの時定数をなす容量をト
リミング調整することが行われていた。
【０００４】しかし、スイッチドキャパシタ方式では、
容量の充放電を高速で繰り返すことを行うので消費電流
が多くなるという問題があった。また、容量のトリミン
グ調整は、そのトリミングを高精度に行おうとするほ
ど、半導体集積回路装置上にて大きな素子面積が必要に
なって、半導体チップの必要面積が増大するという問題
が生じる。しかも、そのトリミング個所は１個所に限ら
ず、複数の素子定数を同時にトリミング修正しなければ
ならない場合が多い。
容量の充放電を高速で繰り返すことを行うので消費電流
が多くなるという問題があった。また、容量のトリミン
グ調整は、そのトリミングを高精度に行おうとするほ
ど、半導体集積回路装置上にて大きな素子面積が必要に
なって、半導体チップの必要面積が増大するという問題
が生じる。しかも、そのトリミング個所は１個所に限ら
ず、複数の素子定数を同時にトリミング修正しなければ
ならない場合が多い。
【０００５】そこで、本発明者らは、図７および図８に
示すように、アナログフィルター等の時定数素子とくに
抵抗を能動回路によって等価的に実現する、いわゆる可
変コンダクタンスアンプの使用を検討した。
示すように、アナログフィルター等の時定数素子とくに
抵抗を能動回路によって等価的に実現する、いわゆる可
変コンダクタンスアンプの使用を検討した。
【０００６】図７に示す回路は、一対のＭＯＳトランジ
スタＭ５，Ｍ６にそれぞれに流れるドレイン電流を定電
流源Ｉ１，Ｉ２によって定電流制御するとともに、両Ｍ
ＯＳトランジスタＭ５，Ｍ６の共通ソースを定電流源Ｉ
５に接続してソース結合型の差動アンプを構成し、その
定電流源Ｉ５の形成電流を制御電圧Ｖｃで可変操作する
ことにより、入力ｉｎｍ，ｉｎｐ間の電圧Ｖｉｎによる
出力電流Ｉｏｕｔの変化率いわゆる相互コンダクタンス
Ｇｍを変化させようとするものである。
スタＭ５，Ｍ６にそれぞれに流れるドレイン電流を定電
流源Ｉ１，Ｉ２によって定電流制御するとともに、両Ｍ
ＯＳトランジスタＭ５，Ｍ６の共通ソースを定電流源Ｉ
５に接続してソース結合型の差動アンプを構成し、その
定電流源Ｉ５の形成電流を制御電圧Ｖｃで可変操作する
ことにより、入力ｉｎｍ，ｉｎｐ間の電圧Ｖｉｎによる
出力電流Ｉｏｕｔの変化率いわゆる相互コンダクタンス
Ｇｍを変化させようとするものである。
【０００７】図８に示す回路は、ＭＯＳトランジスタＭ
１〜Ｍ６と定電流源Ｉ１〜Ｉ４によって構成され、入力
ｉｎｍ，ｉｎｐ間の電圧ＶｉｎをＭＯＳトランジスタＭ
１，Ｍ２を介してＭＯＳトランジスタＭｘのソース・ド
レイン間に印加させ、この印加電圧ＶｉｎによるＭＯＳ
トランジスタＭｘのソース・ドレイン間電流Ｉｘを、Ｍ
ＯＳトランジスタＭ３，Ｍ４を介して、ＭＯＳトランジ
スタＭ５，Ｍ６が形成する出力電流Ｉｏｕｔに反映させ
るというものであって、ＭＯＳトランジスタＭｘのゲー
ト印加電圧Ｖｃを可変操作することにより、入力電圧Ｖ
ｉｎによる出力電流Ｉｏｕｔの変化率いわゆる相互コン
ダクタンスＧｍを変化させる。
１〜Ｍ６と定電流源Ｉ１〜Ｉ４によって構成され、入力
ｉｎｍ，ｉｎｐ間の電圧ＶｉｎをＭＯＳトランジスタＭ
１，Ｍ２を介してＭＯＳトランジスタＭｘのソース・ド
レイン間に印加させ、この印加電圧ＶｉｎによるＭＯＳ
トランジスタＭｘのソース・ドレイン間電流Ｉｘを、Ｍ
ＯＳトランジスタＭ３，Ｍ４を介して、ＭＯＳトランジ
スタＭ５，Ｍ６が形成する出力電流Ｉｏｕｔに反映させ
るというものであって、ＭＯＳトランジスタＭｘのゲー
ト印加電圧Ｖｃを可変操作することにより、入力電圧Ｖ
ｉｎによる出力電流Ｉｏｕｔの変化率いわゆる相互コン
ダクタンスＧｍを変化させる。
【０００８】なお、図８に示した可変コンダクタンスア
ンプに関する文献としては、たとえば以下のようなもの
がある。
ンプに関する文献としては、たとえば以下のようなもの
がある。
【０００９】（１）アイ・イー・イー・イー・ジャーナ
ル・オブ・ソリッド・ステート・サーキッツ、ボリュー
ム２３（１９８８年６月）７５０−７５８ページ（ＩＥ
ＥＥ，ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ
ＣＩＲＣＵＩＴ，ＶＯＬ２３，ＮＯ．３，ＪＵＮＥ
１９８８ ｐｐ．７５０−７５８）。
ル・オブ・ソリッド・ステート・サーキッツ、ボリュー
ム２３（１９８８年６月）７５０−７５８ページ（ＩＥ
ＥＥ，ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ
ＣＩＲＣＵＩＴ，ＶＯＬ２３，ＮＯ．３，ＪＵＮＥ
１９８８ ｐｐ．７５０−７５８）。
【００１０】（２）同、ボリューム２６（１９９１年６
月）８５９−８６７ページ（ＩＥＥＥ，ＪＯＵＲＮＡＬ
ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ，Ｖ
ＯＬ２６，ＮＯ．６，ＪＵＮＥ １９９１ ＰＰ．８５
９−８６７）。
月）８５９−８６７ページ（ＩＥＥＥ，ＪＯＵＲＮＡＬ
ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ，Ｖ
ＯＬ２６，ＮＯ．６，ＪＵＮＥ １９９１ ＰＰ．８５
９−８６７）。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【００１２】すなわち、図７に示したものでは、共通ソ
ースでの非直線性による伝達歪が大きくなるという問題
が生じる。この非直線歪は、とくに入力電圧Ｖｉｎの振
幅が大きくなるほど顕著になる。
ースでの非直線性による伝達歪が大きくなるという問題
が生じる。この非直線歪は、とくに入力電圧Ｖｉｎの振
幅が大きくなるほど顕著になる。
【００１３】また、図８に示したものでは、基板効果な
どによるＭＯＳトランジスＭｘの非直線性によって、そ
のＭＯＳトランジスタＭｘのドレイン・ソース間印加電
圧Ｖｉｎとドレイン・ソース間電流Ｉｘとの間に良好な
直線性が確保できず、したがってこの場合も伝達歪が大
きくなるという問題が生じる。
どによるＭＯＳトランジスＭｘの非直線性によって、そ
のＭＯＳトランジスタＭｘのドレイン・ソース間印加電
圧Ｖｉｎとドレイン・ソース間電流Ｉｘとの間に良好な
直線性が確保できず、したがってこの場合も伝達歪が大
きくなるという問題が生じる。
【００１４】本発明の目的は、低消費電力化に適すると
ともに、伝達歪を低く保ちながら相互コンダクタンスの
円滑な可変を可能にする、という技術を提供することに
ある。
ともに、伝達歪を低く保ちながら相互コンダクタンスの
円滑な可変を可能にする、という技術を提供することに
ある。
【００１５】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１７】すなわち、反転と非反転の２つの入力間に
印加される入力電圧を第１，第２のＭＯＳトランジスタ
を介してオーム抵抗素子の両端に印加させ、この印加電
圧によるオーム抵抗素子での形成電流が第３，第４のＭ
ＯＳトランジスタのドレイン電流となるように、かかる
第３，第４のＭＯＳトランジスタのゲート電圧を帰還制
御する第１の回路と、上記第３，第４のＭＯＳトランジ
スタのゲート電圧がゲートに与えられる第５，第６のＭ
ＯＳトランジスタの共通ソースを可変定電流源で制御す
るとともに、第５，第６のＭＯＳトランジスタにそれぞ
れに流れる電流をカレントミラーによって所定のミラー
比に制御することにより、第６のＭＯＳトランジスタの
ドレインに上記入力電圧から変換された出力電流を得る
第２の回路とを有し、上記可変電流源の形成電流を可変
操作することによって相互コンダクタンスを変化させ
る、というものである。
印加される入力電圧を第１，第２のＭＯＳトランジスタ
を介してオーム抵抗素子の両端に印加させ、この印加電
圧によるオーム抵抗素子での形成電流が第３，第４のＭ
ＯＳトランジスタのドレイン電流となるように、かかる
第３，第４のＭＯＳトランジスタのゲート電圧を帰還制
御する第１の回路と、上記第３，第４のＭＯＳトランジ
スタのゲート電圧がゲートに与えられる第５，第６のＭ
ＯＳトランジスタの共通ソースを可変定電流源で制御す
るとともに、第５，第６のＭＯＳトランジスタにそれぞ
れに流れる電流をカレントミラーによって所定のミラー
比に制御することにより、第６のＭＯＳトランジスタの
ドレインに上記入力電圧から変換された出力電流を得る
第２の回路とを有し、上記可変電流源の形成電流を可変
操作することによって相互コンダクタンスを変化させ
る、というものである。
【００１８】
【作用】上述した手段によれば、第１の回路では電圧依
存性のないオーム抵抗素子によって直線性にすぐれた電
圧／電流変換を行わせることができるとともに、その変
換電流がＭＯＳトランジスタのゲート電圧に換算されて
第２の回路のＭＯＳトランジスタのゲートに伝達される
ことにより、第２の回路では振幅の非常に小さな電圧入
力によって低歪を保持しながら、相互コンダクタンスの
可変制御を行うことができる。
存性のないオーム抵抗素子によって直線性にすぐれた電
圧／電流変換を行わせることができるとともに、その変
換電流がＭＯＳトランジスタのゲート電圧に換算されて
第２の回路のＭＯＳトランジスタのゲートに伝達される
ことにより、第２の回路では振幅の非常に小さな電圧入
力によって低歪を保持しながら、相互コンダクタンスの
可変制御を行うことができる。
【００１９】これにより、低消費電力化に適するととも
に、伝達歪を低く保ちながら相互コンダクタンスの円滑
な可変を可能にする、という目的が達成される。
に、伝達歪を低く保ちながら相互コンダクタンスの円滑
な可変を可能にする、という目的が達成される。
【００２０】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
ながら説明する。
【００２１】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００２２】図１は本発明の技術が適用された可変コン
ダクタンスアンプの一実施例を示したものであって、１
は入力電圧Ｖｉｎを電流Ｉｉｎに変換する第１の回路、
２は第１の回路１にて変換された電流Ｉｉｎが所定の相
互コンダクタンスで出力されるように制御する第２の回
路である。ｉｎｍは反転入力、ｉｎｐは非反転入力、Ｖ
ｉｎは入力電圧、ｏｕｔは出力、ＩＧｍｃは出力電流、
Ｖｃは入力電圧Ｖｉｎに対する出力電流ＩＧｍｃの変化
率いわゆる相互コンダクタンス（Ｇｍ）を可変操作する
ための制御電圧、Ｖｄｄは電源電位である。
ダクタンスアンプの一実施例を示したものであって、１
は入力電圧Ｖｉｎを電流Ｉｉｎに変換する第１の回路、
２は第１の回路１にて変換された電流Ｉｉｎが所定の相
互コンダクタンスで出力されるように制御する第２の回
路である。ｉｎｍは反転入力、ｉｎｐは非反転入力、Ｖ
ｉｎは入力電圧、ｏｕｔは出力、ＩＧｍｃは出力電流、
Ｖｃは入力電圧Ｖｉｎに対する出力電流ＩＧｍｃの変化
率いわゆる相互コンダクタンス（Ｇｍ）を可変操作する
ための制御電圧、Ｖｄｄは電源電位である。
【００２３】本発明に係る可変コンダクタンスアンプ
は、電圧／電流変換段をなす第１の回路１と、相互コン
ダクタンス（Ｇｍ）制御段をなす第２の回路１によって
構成される。
は、電圧／電流変換段をなす第１の回路１と、相互コン
ダクタンス（Ｇｍ）制御段をなす第２の回路１によって
構成される。
【００２４】第１の回路１は、第１〜第４のＭＯＳトラ
ンジスタＭ１〜４、第１〜第４の定電流源Ｉ１〜Ｉ４、
およびオーム抵抗素子Ｒによって形成されている。この
場合、第１，第２のＭＯＳトランジスタＭ１，Ｍ２には
ｐチャンネル型が、第３，第４のＭＯＳトランジスタＭ
３，Ｍ４にはｎチャンネル型がそれぞれ使用されてい
る。
ンジスタＭ１〜４、第１〜第４の定電流源Ｉ１〜Ｉ４、
およびオーム抵抗素子Ｒによって形成されている。この
場合、第１，第２のＭＯＳトランジスタＭ１，Ｍ２には
ｐチャンネル型が、第３，第４のＭＯＳトランジスタＭ
３，Ｍ４にはｎチャンネル型がそれぞれ使用されてい
る。
【００２５】第１のＭＯＳトランジスタＭ１は、ゲート
が反転入力ｉｎｍに、ソースが第１の定電流源に、ドレ
インが第３の定電流源Ｉ３にそれぞれ接続されている。
第２のＭＯＳトランジスタＭ２は、ゲートが非反転入力
ｉｎｍに、ソースが第２の定電流源Ｉ２に、ドレインが
第４の定電流源Ｉ４にそれぞれ接続されている。各定電
流源Ｉ１，Ｉ２は互いに同じ電流を、Ｉ３，Ｉ４はＩ
１，Ｉ２からＭ３，Ｍ４のバイアス電流を減じた電流を
形成するように構成されている。
が反転入力ｉｎｍに、ソースが第１の定電流源に、ドレ
インが第３の定電流源Ｉ３にそれぞれ接続されている。
第２のＭＯＳトランジスタＭ２は、ゲートが非反転入力
ｉｎｍに、ソースが第２の定電流源Ｉ２に、ドレインが
第４の定電流源Ｉ４にそれぞれ接続されている。各定電
流源Ｉ１，Ｉ２は互いに同じ電流を、Ｉ３，Ｉ４はＩ
１，Ｉ２からＭ３，Ｍ４のバイアス電流を減じた電流を
形成するように構成されている。
【００２６】第３のＭＯＳトランジスタＭ３は、ゲート
が第１のＭＯＳトランジスタのドレインに、ドレインが
第１のＭＯＳトランジスタＭ１のソースおよびオーム抵
抗素子Ｒの一端に、ソースが基準電位（接地電位）にそ
れぞれ接続されている。第４のＭＯＳトランジスタＭ４
は、ゲートが第２のＭＯＳトランジスタのドレインに、
ドレインが第２のＭＯＳトランジスタＭ２のソースおよ
びオーム抵抗素子Ｒの他端に、ソースが基準電位（接地
電位）にそれぞれ接続されている。
が第１のＭＯＳトランジスタのドレインに、ドレインが
第１のＭＯＳトランジスタＭ１のソースおよびオーム抵
抗素子Ｒの一端に、ソースが基準電位（接地電位）にそ
れぞれ接続されている。第４のＭＯＳトランジスタＭ４
は、ゲートが第２のＭＯＳトランジスタのドレインに、
ドレインが第２のＭＯＳトランジスタＭ２のソースおよ
びオーム抵抗素子Ｒの他端に、ソースが基準電位（接地
電位）にそれぞれ接続されている。
【００２７】オーム抵抗素子Ｒは電圧／電流特性が直線
（オーム特性）となるような純抵抗素子であって、第１
のＭＯＳトランジスタＭ１のソースと第２のＭＯＳトラ
ンジスタＭ２のソースとの間に架橋接続されている。
（オーム特性）となるような純抵抗素子であって、第１
のＭＯＳトランジスタＭ１のソースと第２のＭＯＳトラ
ンジスタＭ２のソースとの間に架橋接続されている。
【００２８】第２の回路２は、ソースが共通接続された
第５，第６のＭＯＳトランジスタＭ５，Ｍ６、カレント
ミラー回路２１、および制御電圧Ｖｃで形成電流が制御
される可変定電流源Ｉ５によって形成されている。この
場合、第５，６のＭＯＳトランジスタＭ５，Ｍ６にはｎ
チャンネル型が使用されている。
第５，第６のＭＯＳトランジスタＭ５，Ｍ６、カレント
ミラー回路２１、および制御電圧Ｖｃで形成電流が制御
される可変定電流源Ｉ５によって形成されている。この
場合、第５，６のＭＯＳトランジスタＭ５，Ｍ６にはｎ
チャンネル型が使用されている。
【００２９】第５のＭＯＳトランジスタＭ５は、ゲート
が上記第３のＭＯＳトランジスタＭ３のゲートに、ドレ
インがカレントミラー回路２１の一方の電流形成路にそ
れぞれ接続されている。第６のＭＯＳトランジスタＭ６
は、ゲートが上記第４のＭＯＳトランジスタＭ４のゲー
トに、ドレインがカレントミラー回路２１の他方の電流
形成路にそれぞれ接続されている。また、両ＭＯＳトラ
ンジスタＭ５，Ｍ６の共通ソースは可変定電流回路Ｉ５
に接続されている。
が上記第３のＭＯＳトランジスタＭ３のゲートに、ドレ
インがカレントミラー回路２１の一方の電流形成路にそ
れぞれ接続されている。第６のＭＯＳトランジスタＭ６
は、ゲートが上記第４のＭＯＳトランジスタＭ４のゲー
トに、ドレインがカレントミラー回路２１の他方の電流
形成路にそれぞれ接続されている。また、両ＭＯＳトラ
ンジスタＭ５，Ｍ６の共通ソースは可変定電流回路Ｉ５
に接続されている。
【００３０】次に、動作について説明する。
【００３１】第１の回路１では、反転と非反転の２つの
入力ｉｎｍ，ｉｎｐ間に印加される入力電圧Ｖｉｎが、
第１，第２のＭＯＳトランジスタＭ１，Ｍ２のソースフ
ォロワ動作によって、オーム抵抗素子Ｒの両端に印加さ
れる。これにより、抵抗素子Ｒには、上記印加電圧Ｖｉ
ｎと抵抗素子Ｒの抵抗値に応じた電流Ｉｉｎ（Ｉｉｎ＝
Ｖｉｎ／Ｒ）が流れる。この電流Ｉｉｎは第３，第４の
ＭＯＳトランジスタＭ３，Ｍ４のドレインに流れる。
入力ｉｎｍ，ｉｎｐ間に印加される入力電圧Ｖｉｎが、
第１，第２のＭＯＳトランジスタＭ１，Ｍ２のソースフ
ォロワ動作によって、オーム抵抗素子Ｒの両端に印加さ
れる。これにより、抵抗素子Ｒには、上記印加電圧Ｖｉ
ｎと抵抗素子Ｒの抵抗値に応じた電流Ｉｉｎ（Ｉｉｎ＝
Ｖｉｎ／Ｒ）が流れる。この電流Ｉｉｎは第３，第４の
ＭＯＳトランジスタＭ３，Ｍ４のドレインに流れる。
【００３２】このとき、第３，第４のＭＯＳトランジス
タＭ３，Ｍ４のゲート電圧Ｖｇ３，Ｖｇ４は、上記抵抗
素子Ｒでの形成電流をＩｉｎとすると、Ｉ１−Ｉ３＋Ｉ
ｉｎ、Ｉ２−Ｉ４−Ｉｉｎがドレイン電流となるような
電圧に帰還制御される。つまり、抵抗素子Ｒでの形成電
流Ｉｉｎ分だけＭ３，Ｍ４のゲート電圧Ｖｇ３，Ｖｇ４
に変化を生じる。このようにして、抵抗素子Ｒによって
入力電圧Ｖｉｎから変換された電流Ｉｉｎは、ゲート電
圧Ｖｇ３，Ｖｇ４に換算された形で取り出されて第２の
回路２へ伝達される。
タＭ３，Ｍ４のゲート電圧Ｖｇ３，Ｖｇ４は、上記抵抗
素子Ｒでの形成電流をＩｉｎとすると、Ｉ１−Ｉ３＋Ｉ
ｉｎ、Ｉ２−Ｉ４−Ｉｉｎがドレイン電流となるような
電圧に帰還制御される。つまり、抵抗素子Ｒでの形成電
流Ｉｉｎ分だけＭ３，Ｍ４のゲート電圧Ｖｇ３，Ｖｇ４
に変化を生じる。このようにして、抵抗素子Ｒによって
入力電圧Ｖｉｎから変換された電流Ｉｉｎは、ゲート電
圧Ｖｇ３，Ｖｇ４に換算された形で取り出されて第２の
回路２へ伝達される。
【００３３】第２の回路２では、上記形成電流Ｉｉｎを
ドレイン電流として流す第３，第４のＭＯＳトランジス
タＭ３，Ｍ４のゲート電圧Ｖｇ３，Ｖｇ４が、第５，第
６のＭＯＳトランジスタＭ５，Ｍ６のゲートに与えられ
る。これにより、第５，第６のＭＯＳトランジスタＭ
５，Ｍ６は、一種のカレントミラーにより、第３，第４
のトランジスタＭ３，Ｍ４のドレイン電流すなわち抵抗
Ｒに流れる電流Ｉｉｎに応じたドレイン電流を形成する
ようになる。
ドレイン電流として流す第３，第４のＭＯＳトランジス
タＭ３，Ｍ４のゲート電圧Ｖｇ３，Ｖｇ４が、第５，第
６のＭＯＳトランジスタＭ５，Ｍ６のゲートに与えられ
る。これにより、第５，第６のＭＯＳトランジスタＭ
５，Ｍ６は、一種のカレントミラーにより、第３，第４
のトランジスタＭ３，Ｍ４のドレイン電流すなわち抵抗
Ｒに流れる電流Ｉｉｎに応じたドレイン電流を形成する
ようになる。
【００３４】このとき、第６のＭＯＳトランジスタＭ６
のドレイン側には、カレントミラー回路２１によって、
第５のＭＯＳトランジスタＭ５のドレイン側に流れるの
と同じ電流が供給される。一方、両ＭＯＳトランジスタ
Ｍ５，Ｍ６の合計ソース電流は可変定電流源Ｉ５が形成
する電流に制限される。
のドレイン側には、カレントミラー回路２１によって、
第５のＭＯＳトランジスタＭ５のドレイン側に流れるの
と同じ電流が供給される。一方、両ＭＯＳトランジスタ
Ｍ５，Ｍ６の合計ソース電流は可変定電流源Ｉ５が形成
する電流に制限される。
【００３５】この結果、第６のＭＯＳトランジスタＭ６
のドレインから出力ｏｕｔを引き出した場合、その出力
ｏｕｔには、上記抵抗素子Ｒが形成する電流Ｉｉｎに対
して一定の比例関係を持つ出力電流ＩＧｍｃ（＝Ｉｏｕ
ｔ）が得られるとともに、その出力電流ＩＧｍｃの入力
電圧Ｖｉｎに対する変化率いわゆる相互コンダクタンス
が上記可変定電流源Ｉ５の形成電流に依存するようにな
る。
のドレインから出力ｏｕｔを引き出した場合、その出力
ｏｕｔには、上記抵抗素子Ｒが形成する電流Ｉｉｎに対
して一定の比例関係を持つ出力電流ＩＧｍｃ（＝Ｉｏｕ
ｔ）が得られるとともに、その出力電流ＩＧｍｃの入力
電圧Ｖｉｎに対する変化率いわゆる相互コンダクタンス
が上記可変定電流源Ｉ５の形成電流に依存するようにな
る。
【００３６】以上のように、第１の回路１では、電圧依
存性のないオーム抵抗素子Ｒによって直線性にすぐれた
電圧／電流変換を行わせることができる。これととも
に、その変換電流ＩｉｎがＭＯＳトランジスタＭ３，Ｍ
４のゲート電圧に換算されて第２の回路２のＭＯＳトラ
ンジスタＭ５，Ｍ６のゲートに伝達される。ここで、Ｍ
ＯＳトランジスタＭ３，Ｍ４のドレイン電流変化をその
ゲート電圧変化に換算した場合、ＭＯＳトランジスタＭ
３，Ｍ４の増幅作用（相互コンダクタンス）により、そ
のゲート電圧変化はドレイン電流変化に対して非常に小
さなものとなる。
存性のないオーム抵抗素子Ｒによって直線性にすぐれた
電圧／電流変換を行わせることができる。これととも
に、その変換電流ＩｉｎがＭＯＳトランジスタＭ３，Ｍ
４のゲート電圧に換算されて第２の回路２のＭＯＳトラ
ンジスタＭ５，Ｍ６のゲートに伝達される。ここで、Ｍ
ＯＳトランジスタＭ３，Ｍ４のドレイン電流変化をその
ゲート電圧変化に換算した場合、ＭＯＳトランジスタＭ
３，Ｍ４の増幅作用（相互コンダクタンス）により、そ
のゲート電圧変化はドレイン電流変化に対して非常に小
さなものとなる。
【００３７】したがって、第２の回路２では、振幅の非
常に小さな電圧入力によって低歪率を保持しながら、相
互コンダクタンスの可変制御を行うことができる。これ
により、低消費電力化に適するとともに、伝達歪を低く
保ちながら相互コンダクタンスを円滑に可変させること
ができる。
常に小さな電圧入力によって低歪率を保持しながら、相
互コンダクタンスの可変制御を行うことができる。これ
により、低消費電力化に適するとともに、伝達歪を低く
保ちながら相互コンダクタンスを円滑に可変させること
ができる。
【００３８】図１に示した回路の動作を数式モデルを使
って説明すると、次のようになる。
って説明すると、次のようになる。
【００３９】上述したように、入力電圧Ｖｉｎによって
抵抗素子Ｒに流れる電流Ｉｉｎは、 Ｉｉｎ＝Ｖｉｎ／Ｒ となり、この電流ＩｉｎがＭＯＳトランジスタＭ３，Ｍ
４に流れ込む。
抵抗素子Ｒに流れる電流Ｉｉｎは、 Ｉｉｎ＝Ｖｉｎ／Ｒ となり、この電流ＩｉｎがＭＯＳトランジスタＭ３，Ｍ
４に流れ込む。
【００４０】Ｍ３，Ｍ４のゲート電圧Ｖｇ３，Ｖｇ４
は、Ｍ３，Ｍ４の相互コンダクタンスをｇｍ３，ｇｍ４
とした場合、上記電流Ｉｉｎの変化ΔＩｉｎに対して ΔＶｇ３＝ΔＩｉｎ／ｇｍ３ ΔＶｇ４＝ΔＩｉｎ／ｇｍ４ だけ変化する。このように変化するゲート電圧Ｖｇ３，
Ｖｇ４がＧｍ制御段をなす第２の回路２に入力される。
は、Ｍ３，Ｍ４の相互コンダクタンスをｇｍ３，ｇｍ４
とした場合、上記電流Ｉｉｎの変化ΔＩｉｎに対して ΔＶｇ３＝ΔＩｉｎ／ｇｍ３ ΔＶｇ４＝ΔＩｉｎ／ｇｍ４ だけ変化する。このように変化するゲート電圧Ｖｇ３，
Ｖｇ４がＧｍ制御段をなす第２の回路２に入力される。
【００４１】上記ゲート電圧Ｖｇ３，Ｖｇ４がゲートに
入力されることにより、Ｍ５，Ｍ６での形成電流の変化
分ΔＩｍ５，ΔＩｍ６は、Ｍ５，Ｍ６の相互コンダクタ
ンスをｇｍ５，ｇｍ６とすれば、 ΔＩｍ５＝ｇｍ５・ΔＶｇ３ ΔＩｍ６＝ｇｍ６・ΔＶｇ４ で表すことができる。
入力されることにより、Ｍ５，Ｍ６での形成電流の変化
分ΔＩｍ５，ΔＩｍ６は、Ｍ５，Ｍ６の相互コンダクタ
ンスをｇｍ５，ｇｍ６とすれば、 ΔＩｍ５＝ｇｍ５・ΔＶｇ３ ΔＩｍ６＝ｇｍ６・ΔＶｇ４ で表すことができる。
【００４２】ここで、Ｍ６のドレインから取り出される
出力電流ＩＧｍｃの変化分ΔＩＧｍｃは、Ｍ６のドレイ
ン側電流がカレントミラー回路２１によってＭ５のドレ
イン側電流と同じになるように制御される。したがっ
て、定電流源Ｉ１〜Ｉ５の形成電流をＩ１〜Ｉ５とし、
ＭＯＳトランジスタＭ３〜Ｍ６のチャンネル幅／長をＷ
３／Ｌ３〜Ｗ６／Ｌ６とすれば、 ΔＩＧｍｃ＝ΔＩｍ５−ΔＩｍ６ ＝ｇｍ５・ΔＶｇ３−ｇｍ６・ΔＶｇ４ ＝２ΔＩｉｎ・ｇｍ５／ｇｍ３ ＝２ΔＩｉｎ・√〔｛β５・Ｉ５・Ｗ５／Ｌ５｝／｛β
３（Ｉ１−Ｉ３）Ｗ３／Ｌ３｝〕 と表すことができる。
出力電流ＩＧｍｃの変化分ΔＩＧｍｃは、Ｍ６のドレイ
ン側電流がカレントミラー回路２１によってＭ５のドレ
イン側電流と同じになるように制御される。したがっ
て、定電流源Ｉ１〜Ｉ５の形成電流をＩ１〜Ｉ５とし、
ＭＯＳトランジスタＭ３〜Ｍ６のチャンネル幅／長をＷ
３／Ｌ３〜Ｗ６／Ｌ６とすれば、 ΔＩＧｍｃ＝ΔＩｍ５−ΔＩｍ６ ＝ｇｍ５・ΔＶｇ３−ｇｍ６・ΔＶｇ４ ＝２ΔＩｉｎ・ｇｍ５／ｇｍ３ ＝２ΔＩｉｎ・√〔｛β５・Ｉ５・Ｗ５／Ｌ５｝／｛β
３（Ｉ１−Ｉ３）Ｗ３／Ｌ３｝〕 と表すことができる。
【００４３】ここで、 ｇｍ５＝ｇｍ６＝√｛２（β５・Ｉ５・Ｗ５／Ｌ５） ｇｍ３＝ｇｍ４＝√｛２β３（Ｉ１−Ｉ３）Ｗ３／Ｌ
３｝ とすれば、入力電圧Ｖｉｎに対する出力電流ＩＧｍｃの
変化率すなわち出力相互コンダクタンスＧｍは、 Ｇｍ＝ΔＩＧｍｃ／ΔＶｉｎ ＝２√〔（β５・Ｉ５・Ｗ５／Ｌ５）／｛β３（Ｉ１−
Ｉ３）・Ｗ３／Ｌ３｝〕／Ｒ となる。
３｝ とすれば、入力電圧Ｖｉｎに対する出力電流ＩＧｍｃの
変化率すなわち出力相互コンダクタンスＧｍは、 Ｇｍ＝ΔＩＧｍｃ／ΔＶｉｎ ＝２√〔（β５・Ｉ５・Ｗ５／Ｌ５）／｛β３（Ｉ１−
Ｉ３）・Ｗ３／Ｌ３｝〕／Ｒ となる。
【００４４】したがって、可変定電流源Ｉ５の形成電流
Ｉ５を制御電圧Ｖｃで可変制御することによって、入力
電圧Ｖｉｎに対する出力電流ＩＧｍｃの変化率すなわち
出力相互コンダクタンスＧｍを制御することができる。
Ｉ５を制御電圧Ｖｃで可変制御することによって、入力
電圧Ｖｉｎに対する出力電流ＩＧｍｃの変化率すなわち
出力相互コンダクタンスＧｍを制御することができる。
【００４５】さらに、ここで注目すべきことは、Ｇｍ制
御段をなす第２の回路２の入力電圧Ｖｇ３，Ｖｇ４が第
１の回路１の入力電圧Ｖｉｎの１／（ｇｍ３・Ｒ）に縮
小されることである。したがって、その電圧振幅は非常
に小さく、これにより第２の回路２での相互コンダクタ
ンスＧｍの可変は、伝達歪を低く保ったまま行うことが
できる。また、同じ理由により、第１の回路１の入力電
圧Ｖｉｎのダイナミックレンジを大きくすることもでき
る。
御段をなす第２の回路２の入力電圧Ｖｇ３，Ｖｇ４が第
１の回路１の入力電圧Ｖｉｎの１／（ｇｍ３・Ｒ）に縮
小されることである。したがって、その電圧振幅は非常
に小さく、これにより第２の回路２での相互コンダクタ
ンスＧｍの可変は、伝達歪を低く保ったまま行うことが
できる。また、同じ理由により、第１の回路１の入力電
圧Ｖｉｎのダイナミックレンジを大きくすることもでき
る。
【００４６】図２はこの発明の第２の実施例による可変
コンダクタンスアンプを示す。
コンダクタンスアンプを示す。
【００４７】この第２の実施例では、上述した可変コン
ダクタンスアンプにおいて、可変電流源Ｉ５に代えて、
カレントミラー回路２１の一方の電流形成路と他方の電
流形成路のカレントミラー比を切り換えることにより、
入力電圧Ｖｉｎよる出力電流ＩＧｍｃの変化率すなわち
相互コンダクタンスＧｍを可変設定するようにしてあ
る。
ダクタンスアンプにおいて、可変電流源Ｉ５に代えて、
カレントミラー回路２１の一方の電流形成路と他方の電
流形成路のカレントミラー比を切り換えることにより、
入力電圧Ｖｉｎよる出力電流ＩＧｍｃの変化率すなわち
相互コンダクタンスＧｍを可変設定するようにしてあ
る。
【００４８】図２において、Ｍ７はカレントミラー回路
２１の一方の電流形成路をなすｐチャンネルＭＯＳトラ
ンジスタ、Ｍ８，Ｍ８１〜Ｍ８４はその他方の電流形成
路をなすｐチャンネルＭＯＳトランジスタである。ま
た、Ｍ６，Ｍ６１〜Ｍ６４は上記カレントミラー回路２
１の他方の電流形成路にドレインが接続されるＭＯＳト
ランジスタであって、上記他方の電流形成路のＭＯＳト
ランジスタＭ８，Ｍ８１〜Ｍ８４に対応して設けられて
いる。２１１はＣＭＯＳスイッチ回路であって、上記Ｍ
ＯＳトランジスタＭ６，Ｍ６１〜Ｍ６４およびＭ８，Ｍ
８１〜Ｍ８４の並列接続状態を互いに連動して切り換え
る。この切り換えによる並列接続されるＭＯＳトランジ
スタの組み合わせによってカレントミラー比が段階的に
可変設定され、このようにしてカレントミラー比を可変
制御することにより、入力電圧Ｖｉｎに対する出力電流
ＩＧｍｃの変化率すなわち出力相互コンダクタンスＧｍ
を制御することができる。Ｃ１〜Ｃ４はスイッチ回路２
１１の制御信号である。
２１の一方の電流形成路をなすｐチャンネルＭＯＳトラ
ンジスタ、Ｍ８，Ｍ８１〜Ｍ８４はその他方の電流形成
路をなすｐチャンネルＭＯＳトランジスタである。ま
た、Ｍ６，Ｍ６１〜Ｍ６４は上記カレントミラー回路２
１の他方の電流形成路にドレインが接続されるＭＯＳト
ランジスタであって、上記他方の電流形成路のＭＯＳト
ランジスタＭ８，Ｍ８１〜Ｍ８４に対応して設けられて
いる。２１１はＣＭＯＳスイッチ回路であって、上記Ｍ
ＯＳトランジスタＭ６，Ｍ６１〜Ｍ６４およびＭ８，Ｍ
８１〜Ｍ８４の並列接続状態を互いに連動して切り換え
る。この切り換えによる並列接続されるＭＯＳトランジ
スタの組み合わせによってカレントミラー比が段階的に
可変設定され、このようにしてカレントミラー比を可変
制御することにより、入力電圧Ｖｉｎに対する出力電流
ＩＧｍｃの変化率すなわち出力相互コンダクタンスＧｍ
を制御することができる。Ｃ１〜Ｃ４はスイッチ回路２
１１の制御信号である。
【００４９】なお、ＭＯＳトランジスタＭ６，Ｍ６１〜
Ｍ６４およびＭ８，Ｍ８１〜Ｍ８４の各素子サイズ（チ
ャンネル幅／長）に重みづけをすれば、上記カレントミ
ラー比の可変制御を広範囲に行わせることができる。
Ｍ６４およびＭ８，Ｍ８１〜Ｍ８４の各素子サイズ（チ
ャンネル幅／長）に重みづけをすれば、上記カレントミ
ラー比の可変制御を広範囲に行わせることができる。
【００５０】図３はこの発明の第３の実施例による可変
コンダクタンスアンプを示す。
コンダクタンスアンプを示す。
【００５１】この第３の実施例では、図１または図２に
示した実施例に加え、第１のカレントミラー回路２１か
らの出力電流ＩＧｍｃをさらにカレントミラー伝達する
第２のカレントミラー回路２２を設けている。この第２
のカレントミラー回路２２は、その一方の電流形成路と
他方の電流形成路に接続された定電流源Ｉ１６，Ｉ１７
と共に、第１のカレントミラー回路２１から取り出され
る出力電流ＩＧｍｃをバッファ伝達（緩衝伝達）する出
力段を形成する。
示した実施例に加え、第１のカレントミラー回路２１か
らの出力電流ＩＧｍｃをさらにカレントミラー伝達する
第２のカレントミラー回路２２を設けている。この第２
のカレントミラー回路２２は、その一方の電流形成路と
他方の電流形成路に接続された定電流源Ｉ１６，Ｉ１７
と共に、第１のカレントミラー回路２１から取り出され
る出力電流ＩＧｍｃをバッファ伝達（緩衝伝達）する出
力段を形成する。
【００５２】これにより、第１のカレントミラー回路２
１内のＭＯＳトランジスタＭ６のドレイン電圧が出力ｏ
ｕｔ側からの影響で変動するのが防止されるようになっ
て、高精度の可変コンダクタンスアンプが実現できるよ
うになる。
１内のＭＯＳトランジスタＭ６のドレイン電圧が出力ｏ
ｕｔ側からの影響で変動するのが防止されるようになっ
て、高精度の可変コンダクタンスアンプが実現できるよ
うになる。
【００５３】図４は、この発明の可変コンダクタンスア
ンプの第４の実施例であって、とくに図３に示した可変
コンダクタンスアンプのさらに詳細な実施例を示す。
ンプの第４の実施例であって、とくに図３に示した可変
コンダクタンスアンプのさらに詳細な実施例を示す。
【００５４】図４において、ｐチャンネルＭＯＳトラン
ジスタＭＩ１ａ，ＭＩ１ｂおよびＭＩ２ａ，ＭＩ２は、
一定のゲート電圧Ｖｐａ，Ｖｐｂを与えられて第１およ
び第２の定電流源Ｉ１，Ｉ２を形成する。ｎチャンネル
ＭＯＳトランジスタＭＩ３およびＭＩ４は、一定のゲー
ト電圧Ｖｎａを与えられて第３および第４の定電流源Ｉ
３，Ｉ４を形成する。ｎチャンネルＭＯＳトランジスタ
ＭＩ５は、ゲート電圧として可変制御電圧Ｖｃを与えら
れることにより可変定電流源（第５の定電流源）Ｉ５を
形成する。ｎチャンネルＭＯＳトランジスタＭＩ６ａ，
ＭＩ６ｂおよびＭＩ７ａ，ＭＩ７ｂは、一定のゲート電
圧Ｖｎａ，Ｖｎｂを与えられて第６，第７の定電流源Ｉ
６，Ｉ７を形成する。
ジスタＭＩ１ａ，ＭＩ１ｂおよびＭＩ２ａ，ＭＩ２は、
一定のゲート電圧Ｖｐａ，Ｖｐｂを与えられて第１およ
び第２の定電流源Ｉ１，Ｉ２を形成する。ｎチャンネル
ＭＯＳトランジスタＭＩ３およびＭＩ４は、一定のゲー
ト電圧Ｖｎａを与えられて第３および第４の定電流源Ｉ
３，Ｉ４を形成する。ｎチャンネルＭＯＳトランジスタ
ＭＩ５は、ゲート電圧として可変制御電圧Ｖｃを与えら
れることにより可変定電流源（第５の定電流源）Ｉ５を
形成する。ｎチャンネルＭＯＳトランジスタＭＩ６ａ，
ＭＩ６ｂおよびＭＩ７ａ，ＭＩ７ｂは、一定のゲート電
圧Ｖｎａ，Ｖｎｂを与えられて第６，第７の定電流源Ｉ
６，Ｉ７を形成する。
【００５５】ｐチャンネルＭＯＳトランジスタＭ７ａ，
Ｍ８ａ，Ｍ７ｂ，Ｍ８ｂは、Ｍ７ａとＭ７ｂの組および
Ｍ８ａとＭ８ｂの組がそれぞれに直列接続されるととも
に、Ｍ７ｂのゲートとドレインが共通接続されてＭ８ｂ
のゲートに接続され、かつＭ８ａのゲートとドレインが
共通接続されてＭ７ａのゲートに接続されることによ
り、２つの電流形成路の電流を互いに同じに揃えるよう
に動作する第１のカレントミラー回路２１を形成する。
Ｍ８ａ，Ｍ７ｂ，Ｍ８ｂは、Ｍ７ａとＭ７ｂの組および
Ｍ８ａとＭ８ｂの組がそれぞれに直列接続されるととも
に、Ｍ７ｂのゲートとドレインが共通接続されてＭ８ｂ
のゲートに接続され、かつＭ８ａのゲートとドレインが
共通接続されてＭ７ａのゲートに接続されることによ
り、２つの電流形成路の電流を互いに同じに揃えるよう
に動作する第１のカレントミラー回路２１を形成する。
【００５６】ｐチャンネルＭＯＳトランジスタＭ９ａ，
Ｍ１０ａ，Ｍ９ｂ，Ｍ１０ｂは、Ｍ９ａとＭ９ｂの組お
よびＭ１０ａとＭ１０ｂの組がそれぞれに直列接続され
るとともに、Ｍ９ｂのゲートとドレインが共通接続され
てＭ１０ｂのゲートに接続され、Ｍ１０ａのゲートとド
レインが共通接続されてＭ９ａのゲートに接続されるこ
とにより、２つの電流形成路の電流を互いに同じに揃え
るように動作する第２のカレントミラー回路２２を形成
する。
Ｍ１０ａ，Ｍ９ｂ，Ｍ１０ｂは、Ｍ９ａとＭ９ｂの組お
よびＭ１０ａとＭ１０ｂの組がそれぞれに直列接続され
るとともに、Ｍ９ｂのゲートとドレインが共通接続され
てＭ１０ｂのゲートに接続され、Ｍ１０ａのゲートとド
レインが共通接続されてＭ９ａのゲートに接続されるこ
とにより、２つの電流形成路の電流を互いに同じに揃え
るように動作する第２のカレントミラー回路２２を形成
する。
【００５７】同図に示した実施例では、カレントミラー
回路２１，２２での形成電流が相互のミラー制御によっ
て高精度に決定され、これにより可変コンダクタンスア
ンプの精度をさらに高めることができる。
回路２１，２２での形成電流が相互のミラー制御によっ
て高精度に決定され、これにより可変コンダクタンスア
ンプの精度をさらに高めることができる。
【００５８】なお、図において、ＭＯＳトランジスタＭ
Ｂ１，ＭＢ２，ＭＢ３，ＭＢ４ａ，ＭＢ４ｂ，ＭＢ５
ａ，ＭＢ５ｂ，ＭＢ６，ＭＢ７は、定電流源を形成する
ＭＯＳトランジスタのゲート電圧を生成するためのもの
である。
Ｂ１，ＭＢ２，ＭＢ３，ＭＢ４ａ，ＭＢ４ｂ，ＭＢ５
ａ，ＭＢ５ｂ，ＭＢ６，ＭＢ７は、定電流源を形成する
ＭＯＳトランジスタのゲート電圧を生成するためのもの
である。
【００５９】また、Ｍ１，Ｍ２，Ｍ３〜Ｍ６，ＭＩ１
ｂ，ＭＩ２ｂ，Ｍ７ａ，Ｍ７ｂ，Ｍ８ａ，Ｍ８ｂ，Ｍ９
ａ，Ｍ９ｂ，Ｍ１０ａ，Ｍ１０ｂ，ＭＩ６ｂ，ＭＩ７
ｂ，ＭＢ４ｂ，ＭＢ５Ｂは低しきい値型のＭＯＳトラン
ジスタであり、他は標準しきい値型のＭＯＳトランジス
タである。
ｂ，ＭＩ２ｂ，Ｍ７ａ，Ｍ７ｂ，Ｍ８ａ，Ｍ８ｂ，Ｍ９
ａ，Ｍ９ｂ，Ｍ１０ａ，Ｍ１０ｂ，ＭＩ６ｂ，ＭＩ７
ｂ，ＭＢ４ｂ，ＭＢ５Ｂは低しきい値型のＭＯＳトラン
ジスタであり、他は標準しきい値型のＭＯＳトランジス
タである。
【００６０】図５は、特に制限されないが、この発明に
よる可変コンダクタンスアンプを使用した２次バターワ
ース・ローパスフィルタの実施例を示す。
よる可変コンダクタンスアンプを使用した２次バターワ
ース・ローパスフィルタの実施例を示す。
【００６１】同図において、１０１は第１の可変コンダ
クタンスアンプ、１０２は第２の可変コンダクタンスア
ンプ、１０３は第３のオペアンプである。２０１は可変
コンダクタンスアンプ１０１，１０２の相互コンダクタ
ンスＧｍを可変制御するＧｍ制御回路（Ｇｍコントロー
ル回路）である。Ｃは第１の容量素子、２Ｃは第２の容
量素子である。
クタンスアンプ、１０２は第２の可変コンダクタンスア
ンプ、１０３は第３のオペアンプである。２０１は可変
コンダクタンスアンプ１０１，１０２の相互コンダクタ
ンスＧｍを可変制御するＧｍ制御回路（Ｇｍコントロー
ル回路）である。Ｃは第１の容量素子、２Ｃは第２の容
量素子である。
【００６２】各可変コンダクタンスアンプ１０１，１０
２はそれぞれ、出力側から反転入力（−）側への負帰還
によって出力端子と非反転入力端子間の電位差を電流に
変換し、容量の充放電を行う。
２はそれぞれ、出力側から反転入力（−）側への負帰還
によって出力端子と非反転入力端子間の電位差を電流に
変換し、容量の充放電を行う。
【００６３】第１の容量素子Ｃは第３のオペアンプ１０
３の出力（Ｖｏｕｔ）と第２の可変コンダクタンスアン
プ１０２の非反転入力（＋）の間に接続され、第２の容
量素子２Ｃは第３のオペアンプ１０３の非反転入力
（＋）と基準電位の間に接続されている。
３の出力（Ｖｏｕｔ）と第２の可変コンダクタンスアン
プ１０２の非反転入力（＋）の間に接続され、第２の容
量素子２Ｃは第３のオペアンプ１０３の非反転入力
（＋）と基準電位の間に接続されている。
【００６４】以上のようにして、可変コンダクタンスア
ンプ１０１，１０２の相互コンダクタンス（Ｇｍ）と容
量素子Ｃ，２Ｃの容量値を時定数パラメータとするロー
パスフィルタが形成されている。このローパスフィルタ
の伝達特性、とくにカットオフ周波数（遮断周波数）
は、Ｇｍ制御回路２０１による可変可変コンダクタンス
アンプ１０１，１０２のＧｍ制御により、適宜に可変調
節することができる。
ンプ１０１，１０２の相互コンダクタンス（Ｇｍ）と容
量素子Ｃ，２Ｃの容量値を時定数パラメータとするロー
パスフィルタが形成されている。このローパスフィルタ
の伝達特性、とくにカットオフ周波数（遮断周波数）
は、Ｇｍ制御回路２０１による可変可変コンダクタンス
アンプ１０１，１０２のＧｍ制御により、適宜に可変調
節することができる。
【００６５】したがって、図５に示したローパスフィル
タを半導体集積回路内に形成した場合は、その半導体集
積回路の製造工程などで生じるバラツキを修正して目的
の特性に正確に合わせることが簡単に行える。
タを半導体集積回路内に形成した場合は、その半導体集
積回路の製造工程などで生じるバラツキを修正して目的
の特性に正確に合わせることが簡単に行える。
【００６６】図６は、本発明による可変コンダクタンス
アンプの好適な適用例を示す。
アンプの好適な適用例を示す。
【００６７】同図に示す適用例は無線伝送を利用する携
帯電話機であって、３はベースバンド部、５は無線送受
信部である。
帯電話機であって、３はベースバンド部、５は無線送受
信部である。
【００６８】ベースバンド部３は、音声などの低周波信
号処理を行う第１のデジタル信号処理部（ＤＳＰ１）３
１、変調や復調などの中間周波信号処理を行う第２のデ
ジタル信号処理部（ＤＳＰ２）３２、マイクロホンから
の音声信号をデジタル化するための低周波用Ａ／Ｄ変換
部３３、デジタル処理された復調信号をスピーカへ出力
するためにアナログ変換するＤ／Ａ変換部３４、デジタ
ル変調処理された中間周波信号をアナログ変換するＤ／
Ａ変換部３５、中間周波受信信号をデジタル復調処理に
かけるためにデジタル変換するＡ／Ｄ変換部３６、Ａ／
Ｄ変換およびＤ／Ａ変換の前後にて高調波信号（雑音）
を除去するためのローパスフィルタ３７〜４０、および
全体の動作を集中的に制御する論理処理部（ＭＰＵ）４
１などによって構成されている。
号処理を行う第１のデジタル信号処理部（ＤＳＰ１）３
１、変調や復調などの中間周波信号処理を行う第２のデ
ジタル信号処理部（ＤＳＰ２）３２、マイクロホンから
の音声信号をデジタル化するための低周波用Ａ／Ｄ変換
部３３、デジタル処理された復調信号をスピーカへ出力
するためにアナログ変換するＤ／Ａ変換部３４、デジタ
ル変調処理された中間周波信号をアナログ変換するＤ／
Ａ変換部３５、中間周波受信信号をデジタル復調処理に
かけるためにデジタル変換するＡ／Ｄ変換部３６、Ａ／
Ｄ変換およびＤ／Ａ変換の前後にて高調波信号（雑音）
を除去するためのローパスフィルタ３７〜４０、および
全体の動作を集中的に制御する論理処理部（ＭＰＵ）４
１などによって構成されている。
【００６９】ここで、上記ローパスフィルタ部３７〜４
０を本発明による可変コンダクタンスアンプによって構
成すれば、半導体の製造バラツキや、周囲温度に応じ
て、その周波数伝達特性を簡単かつ低消費電力で最適化
制御することができる。
０を本発明による可変コンダクタンスアンプによって構
成すれば、半導体の製造バラツキや、周囲温度に応じ
て、その周波数伝達特性を簡単かつ低消費電力で最適化
制御することができる。
【００７０】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００７１】たとえば、ＭＯＳトランジスタの導電型
は、使用する機器の電源電圧極性などに応じてｐチャン
ネルとＮチャンネルが入れ替わることもある。
は、使用する機器の電源電圧極性などに応じてｐチャン
ネルとＮチャンネルが入れ替わることもある。
【００７２】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるロー
バスフィルタに適用した場合について説明したが、それ
に限定されるものではなく、たとえばハイパスフィルタ
やバンドパスフィルタなどにも適用できる。
てなされた発明をその背景となった利用分野であるロー
バスフィルタに適用した場合について説明したが、それ
に限定されるものではなく、たとえばハイパスフィルタ
やバンドパスフィルタなどにも適用できる。
【００７３】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
【００７４】すなわち、低消費電力化に適するととも
に、伝達歪を低く保ちながら相互コンダクタンスの円滑
な可変を行わせることができる、という効果が得られ
る。
に、伝達歪を低く保ちながら相互コンダクタンスの円滑
な可変を行わせることができる、という効果が得られ
る。
【図１】本発明の技術が適用された可変コンダクタンス
アンプの第１の実施例を示す回路図
アンプの第１の実施例を示す回路図
【図２】この発明の第２の実施例による可変コンダクタ
ンスアンプを示す回路図
ンスアンプを示す回路図
【図３】この発明の第３の実施例による可変コンダクタ
ンスアンプを示す回路図
ンスアンプを示す回路図
【図４】この発明の可変コンダクタンスアンプの第４の
実施例を示す回路図
実施例を示す回路図
【図５】この発明による可変コンダクタンスアンプを使
用したローパスフィルタの実施例を示す回路図
用したローパスフィルタの実施例を示す回路図
【図６】本発明による可変コンダクタンスアンプの好適
な適用例である携帯電話機の構成を示すブロック図
な適用例である携帯電話機の構成を示すブロック図
【図７】この発明に先だって検討された可変コンダクタ
ンスアンプの第１の例を示す回路図
ンスアンプの第１の例を示す回路図
【図８】この発明に先だって検討された可変コンダクタ
ンスアンプの第２の例を示す回路図
ンスアンプの第２の例を示す回路図
１ 第１の回路 Ｒ オーム抵抗素子 Ｖｉｎ 入力電流 ＩＧｍｃ 出力電流 Ｉ１〜Ｉ４ 第１〜第４定電流源 Ｉ５ 可変定電流源（第５定電流源） Ｍ１〜Ｍ６ 第１〜第６ＭＯＳトランジスタ ２ 第２の回路 ２１ カレントミラー回路（第１） ２１１ ＣＭＯＳスイッチ回路 ２２ カレントミラー回路（第２） １０１〜１０３ 可変コンダクタンスアンプ ３ 携帯電話機のベースバンド部 ４ 携帯電話機の無線送受信部 ３７〜４０ ローパスフィルタ
Claims (7)
- 【請求項１】 オーム抵抗素子と、入力電圧によって上
記オーム抵抗素子に流れる電流がドレイン電流となるよ
うにゲート電圧が帰還制御されるＭＯＳトランジスタ
と、このＭＯＳトランジスタのゲート電圧を入力電圧と
する相互コンダクタンス制御回路とを備えたことを特徴
とする可変コンダクタンスアンプ。 - 【請求項２】 オーム抵抗素子と、反転と非反転の２つ
の入力間に印加される入力電圧を上記オーム抵抗素子に
印加する第１，第２のＭＯＳトランジスタと、上記電圧
によるオーム抵抗素子での形成電流がドレイン電流とし
て流れるようにゲート電圧が帰還制御される第３，第４
のＭＯＳトランジスタと、上記第３，第４のＭＯＳトラ
ンジスタのゲート電圧がゲートに与えられる第５，第６
のＭＯＳトランジスタと、上記第５，第６のＭＯＳトラ
ンジスタにそれぞれに流れる電流を所定のミラー比に制
御するカレントミラー回路とを有し、上記第５または第
６のＭＯＳトランジスタのドレインから上記入力電圧に
応じた出力電流を取り出すとともに、上記第５，第６の
ＭＯＳトランジスタに流れる電流を可変制御することに
より上記入力電圧による出力電流の変化率を可変制御さ
せることを特徴とする可変コンダクタンスアンプ。 - 【請求項３】 第５，第６のＭＯＳトランジスタの共通
ソース電流を制御する可変定電流源を有し、この可変定
電流源が形成する電流を制御することにより上記入力電
圧による出力電流の変化率を可変制御させることを特徴
とする請求項２に記載の可変コンダクタンスアンプ。 - 【請求項４】 第５，第６のＭＯＳトランジスタにそれ
ぞれに流れる電流を所定のミラー比に制御する第１のカ
レントミラー回路と、第５または第６のＭＯＳトランジ
スタのドレインから取り出される出力電流をバッファ伝
達する第２のカレントミラーを有し、この第２のカレン
トミラーを介して上記出力電流を取り出すことを特徴と
する請求項２または３に記載の可変コンダクタンスアン
プ。 - 【請求項５】 第５または第６のいずれか一方のＭＯＳ
トランジスタと、このＭＯＳトランジスタのドレイン電
流を制御するカレントミラー回路内のＭＯＳトランジス
タをそれぞれ、スイッチ回路を介して並列接続された複
数のＭＯＳトランジスタで構成したことを特徴とする請
求項２から４のいずれかに記載の可変コンダクタンスア
ンプ。 - 【請求項６】 オーム抵抗素子と、反転と非反転の２つ
の入力間に印加される入力電圧を上記オーム抵抗素子に
印加する第１，第２のＭＯＳトランジスタと、上記電圧
によるオーム抵抗素子での形成電流がドレイン電流とし
て流れるようにゲート電圧が帰還制御される第３，第４
のＭＯＳトランジスタと、上記第３，第４のＭＯＳトラ
ンジスタのゲート電圧がゲートに与えられる第５，第６
のＭＯＳトランジスタと、上記第５，第６のＭＯＳトラ
ンジスタにそれぞれに流れる電流を所定のミラー比に制
御するカレントミラー回路と、上記第５，第６のＭＯＳ
トランジスタに流れる電流を可変制御する手段とを備え
た可変コンダクタンスアンプを有し、この可変コンダク
タンスアンプと容量素子によってフィルタ時定数が形成
されていることを特徴とするローパスフィルタ。 - 【請求項７】 オーム抵抗素子と、反転と非反転の２つ
の入力間に印加される入力電圧を上記オーム抵抗素子に
印加する第１，第２のＭＯＳトランジスタと、上記電圧
によるオーム抵抗素子での形成電流がドレイン電流とし
て流れるようにゲート電圧が帰還制御される第３，第４
のＭＯＳトランジスタと、上記第３，第４のＭＯＳトラ
ンジスタのゲート電圧がゲートに与えられる第５，第６
のＭＯＳトランジスタと、上記第５，第６のＭＯＳトラ
ンジスタにそれぞれに流れる電流を所定のミラー比に制
御するカレントミラー回路と、上記第５，第６のＭＯＳ
トランジスタに流れる電流を可変制御する手段とを備え
た可変コンダクタンスアンプを有し、この可変コンダク
タンスアンプと容量素子によって形成されるローパスフ
ィルタを信号処理経路に設けたことを特徴とする携帯電
話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024366A JPH07235839A (ja) | 1994-02-22 | 1994-02-22 | 可変コンダクタンスアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024366A JPH07235839A (ja) | 1994-02-22 | 1994-02-22 | 可変コンダクタンスアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235839A true JPH07235839A (ja) | 1995-09-05 |
Family
ID=12136202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6024366A Pending JPH07235839A (ja) | 1994-02-22 | 1994-02-22 | 可変コンダクタンスアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235839A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544737A (ja) * | 1999-05-13 | 2002-12-24 | ハネウェル・インコーポレーテッド | 独立に制御可能な電流ミラー・レッグを備える出力バッファ |
| US7088860B2 (en) | 2001-03-28 | 2006-08-08 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
| JP2010263405A (ja) * | 2009-05-07 | 2010-11-18 | Renesas Electronics Corp | 増幅器およびそれを使用したｒｆパワーモジュール |
| CN102843101A (zh) * | 2011-06-20 | 2012-12-26 | 苏州科山微电子科技有限公司 | 可变增益低噪声放大器 |
| CN114553187A (zh) * | 2020-11-19 | 2022-05-27 | 国际商业机器公司 | 射频数模转换器内的电流模式跨导电容滤波器 |
| JP2022171077A (ja) * | 2021-04-30 | 2022-11-11 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
-
1994
- 1994-02-22 JP JP6024366A patent/JPH07235839A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544737A (ja) * | 1999-05-13 | 2002-12-24 | ハネウェル・インコーポレーテッド | 独立に制御可能な電流ミラー・レッグを備える出力バッファ |
| US7088860B2 (en) | 2001-03-28 | 2006-08-08 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
| US7512271B2 (en) | 2001-03-28 | 2009-03-31 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
| JP2010263405A (ja) * | 2009-05-07 | 2010-11-18 | Renesas Electronics Corp | 増幅器およびそれを使用したｒｆパワーモジュール |
| CN102843101A (zh) * | 2011-06-20 | 2012-12-26 | 苏州科山微电子科技有限公司 | 可变增益低噪声放大器 |
| CN114553187A (zh) * | 2020-11-19 | 2022-05-27 | 国际商业机器公司 | 射频数模转换器内的电流模式跨导电容滤波器 |
| JP2022081445A (ja) * | 2020-11-19 | 2022-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フィルタ段システム、量子コンピューティングのための方法、コンピュータプログラム（無線周波数デジタル－アナログ変換機内の電流モード相互コンダクタンス静電容量フィルタ） |
| CN114553187B (zh) * | 2020-11-19 | 2025-12-16 | 国际商业机器公司 | 射频数模转换器内的电流模式跨导电容滤波器 |
| JP2022171077A (ja) * | 2021-04-30 | 2022-11-11 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594383A (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
| Mahmoud et al. | Low-voltage digitally controlled fully differential current conveyor | |
| JP3361021B2 (ja) | フィルタ回路 | |
| JP3411905B2 (ja) | Ｃｍｏｓ差分電圧制御式の対数アッテネータおよびその方法 | |
| JP2008514036A (ja) | プログラム可能な低雑音増幅器および方法 | |
| US6346804B2 (en) | Impedance conversion circuit | |
| US4749957A (en) | Semiconductor transconductor circuits | |
| US7847635B2 (en) | Transconductance amplifier | |
| JP4098701B2 (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
| El-Adawy et al. | Low voltage digitally controlled CMOS current conveyor | |
| CA2376755A1 (en) | Amplifier | |
| Arbet et al. | Low-voltage bulk-driven variable gain amplifier in 130 nm cmos technology | |
| JP3332115B2 (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| Garradhi et al. | Low voltage low power analog circuit design OTA using signal attenuation technique in universal filter application | |
| US5576646A (en) | Transconductor circuit with high-linearity double input and active filter thereof | |
| US20030222717A1 (en) | Variable gain amplifier having improved gain slope characteristic and linearity | |
| JPH10501665A (ja) | 低電源電圧に関して同相除去をする差動増幅器 | |
| JPH1065461A (ja) | 差動増幅回路 | |
| JP2004282479A (ja) | トランスコンダクタンス増幅器 | |
| JP2001251164A (ja) | アクティブインダクタンス回路及び２端子素子型アクティブインダクタンス回路並びに対称４端子型アクティブインダクタンス回路 | |
| JP2008514130A (ja) | 広い同調域を有する線形トランスコンダクタンスセル | |
| Rezaei | A new active resistor and its application to a CMOS transconductor | |
| JP2541868B2 (ja) | Ｍｏｓトランジスタ回路 | |
| JPH09504938A (ja) | ディジタル的に可変の相互コンダクタンスを有する相互コンダクタンス増幅器並びに可変利得段及びこのような可変利得段を具える自動利得制御回路 | |
| Tan et al. | A 270 MHz, 1 Vpk-pk, Low-Distortion Variable Gain Amplifier in a 0.35 μm CMOS Process |