JPH0723590A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0723590A JPH0723590A JP5187033A JP18703393A JPH0723590A JP H0723590 A JPH0723590 A JP H0723590A JP 5187033 A JP5187033 A JP 5187033A JP 18703393 A JP18703393 A JP 18703393A JP H0723590 A JPH0723590 A JP H0723590A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pulse width
- elements
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Control Of Direct Current Motors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 入力電圧に比例したパルス幅変調出力で駆動
されるＨ形出力増幅回路に於て，４ケの内１ケの素子の
みパルス幅変調出力にて駆動し，対角の素子は完全に導
通することによって，駆動回路の簡略化とスイッチング
ロスの低減を図ることができる。 【構成】 入力電圧に比例したパルス幅を出力するパル
ス幅変調器，入力電圧の極性を判別する電圧比較器，負
荷を駆動する４ケのＦＥＴ素子で構成するＨ形出力増幅
回路であって，電圧比較器の出力でＦＥＴ素子の内の１
ケの素子を駆動し，同電位のもう１個の素子を比較器の
出力を符号反転器の出力で駆動する回路，パルス幅変調
回路の出力と，比較器の出力又はその反転器の出力を入
力とするＡＮＤ回路の出力で前記Ｈ形回路の残り２個の
素子の内対角の素子が導通するように接続した増幅回
路。
されるＨ形出力増幅回路に於て，４ケの内１ケの素子の
みパルス幅変調出力にて駆動し，対角の素子は完全に導
通することによって，駆動回路の簡略化とスイッチング
ロスの低減を図ることができる。 【構成】 入力電圧に比例したパルス幅を出力するパル
ス幅変調器，入力電圧の極性を判別する電圧比較器，負
荷を駆動する４ケのＦＥＴ素子で構成するＨ形出力増幅
回路であって，電圧比較器の出力でＦＥＴ素子の内の１
ケの素子を駆動し，同電位のもう１個の素子を比較器の
出力を符号反転器の出力で駆動する回路，パルス幅変調
回路の出力と，比較器の出力又はその反転器の出力を入
力とするＡＮＤ回路の出力で前記Ｈ形回路の残り２個の
素子の内対角の素子が導通するように接続した増幅回
路。
Description
【０００１】
【産業上の利用分野】本発明は，モータ等を駆動する増
幅回路に関するものである。
幅回路に関するものである。
【０００２】
【従来の技術】モータ等を駆動する回路として４ケのＦ
ＥＴ素子をＨ形に，配置した増幅回路が知られる。この
回路は，通常対角線上に位置するＦＥＴ素子を導通し
て，負荷を駆動する。しかしながら，出力量を連続的に
制御するためにはＦＥＴ素子を単純に導通したのみでは
制御できない。出力を制御する方法として従来，図２，
図３に示すような例がある。図２において，１は入力端
子，２は入力電圧を入力に比例したパルス幅に変換する
パルス幅変調器，４は電源供給線，５は符号反転器，７
は増幅器８および９はスイッチング用ＦＥＴ素子，１０
は負荷である。この回路において４個のスイッチング用
ＦＥＴ素子８および９で構成されるＨ形回路の各素子は
同時に入力電圧に比例したパルス幅で駆動することによ
って出力の制御を行なうものである。また，図３に示す
従来例において，図２と同じものには同じ符号を付して
ある。３は入力電圧の極性を判別する電圧比較器，１１
は電圧制御用のＦＥＴ素子である。図３においては，４
個のＦＥＴ素子８および９で構成されるＨ形回路の供給
電源電圧が，電圧制御用ＦＥＴ素子１１に供給される信
号で制御される。従って，結果として入力端子１に加え
られる入力電圧に比例したパルス幅で出力の制御が行な
われる。しかしながら，図２，図３には以下に述べるよ
うな問題点がある。図２の回路例では，４ケのＦＥＴ素
子全てが，スイッチングを行っているので，４ケ分のス
イッチング損失を生じる。通常，素子が導通する直流損
失より，スイッチング損失が極めて大きいため，その損
失は非常に大きいものとなる。又，４ケ同時にスイッチ
ングする為に，スイッチングの切換り時直列素子が同時
に導通しないようにする防止回路（図示せず）を設ける
等の必要があり，回路が極めて複雑となる。 図３の回
路例では，Ｈ形回路に供給する電源電圧を制御するＦＥ
Ｔ素子１１等を余分に必要とし，回路素子の損失も増加
する欠点がある。
ＥＴ素子をＨ形に，配置した増幅回路が知られる。この
回路は，通常対角線上に位置するＦＥＴ素子を導通し
て，負荷を駆動する。しかしながら，出力量を連続的に
制御するためにはＦＥＴ素子を単純に導通したのみでは
制御できない。出力を制御する方法として従来，図２，
図３に示すような例がある。図２において，１は入力端
子，２は入力電圧を入力に比例したパルス幅に変換する
パルス幅変調器，４は電源供給線，５は符号反転器，７
は増幅器８および９はスイッチング用ＦＥＴ素子，１０
は負荷である。この回路において４個のスイッチング用
ＦＥＴ素子８および９で構成されるＨ形回路の各素子は
同時に入力電圧に比例したパルス幅で駆動することによ
って出力の制御を行なうものである。また，図３に示す
従来例において，図２と同じものには同じ符号を付して
ある。３は入力電圧の極性を判別する電圧比較器，１１
は電圧制御用のＦＥＴ素子である。図３においては，４
個のＦＥＴ素子８および９で構成されるＨ形回路の供給
電源電圧が，電圧制御用ＦＥＴ素子１１に供給される信
号で制御される。従って，結果として入力端子１に加え
られる入力電圧に比例したパルス幅で出力の制御が行な
われる。しかしながら，図２，図３には以下に述べるよ
うな問題点がある。図２の回路例では，４ケのＦＥＴ素
子全てが，スイッチングを行っているので，４ケ分のス
イッチング損失を生じる。通常，素子が導通する直流損
失より，スイッチング損失が極めて大きいため，その損
失は非常に大きいものとなる。又，４ケ同時にスイッチ
ングする為に，スイッチングの切換り時直列素子が同時
に導通しないようにする防止回路（図示せず）を設ける
等の必要があり，回路が極めて複雑となる。 図３の回
路例では，Ｈ形回路に供給する電源電圧を制御するＦＥ
Ｔ素子１１等を余分に必要とし，回路素子の損失も増加
する欠点がある。
【０００３】
【発明が解決しようとする課題】本発明は，従来の回路
例図２，図３に示すような大きなスイッチング損失や，
余分な素子を必要とする欠点を除去することにある。
例図２，図３に示すような大きなスイッチング損失や，
余分な素子を必要とする欠点を除去することにある。
【０００４】
【課題を解決するための手段】本発明は上記課題を解決
するため，入力電圧に比例したパルス幅を出力するパル
ス幅変調器と，入力電圧の極性を判別する電圧比較器
と，負荷を駆動する４ケのＦＥＴ素子で構成されるＨ形
出力増幅回路からなり，上記電圧比較器の出力で上記Ｈ
形出力増幅回路の１ケのＦＥＴ素子を駆動し，上記ＦＥ
Ｔ素子と対をなすＦＥＴ素子は，上記電圧比較器の反転
出力で駆動され，上記パルス幅変調回路の出力と上記電
圧比較器の出力のＡＮＤ出力により，上記Ｈ形出力増幅
回路の残りの２つのＦＥＴ素子を駆動するよう構成さ
れ，これによって，上記Ｈ形出力増幅回路の４ケのＦＥ
Ｔ素子のうち，互いに対象線上にある２つのＦＥＴ素子
が導通するようにしたものである。
するため，入力電圧に比例したパルス幅を出力するパル
ス幅変調器と，入力電圧の極性を判別する電圧比較器
と，負荷を駆動する４ケのＦＥＴ素子で構成されるＨ形
出力増幅回路からなり，上記電圧比較器の出力で上記Ｈ
形出力増幅回路の１ケのＦＥＴ素子を駆動し，上記ＦＥ
Ｔ素子と対をなすＦＥＴ素子は，上記電圧比較器の反転
出力で駆動され，上記パルス幅変調回路の出力と上記電
圧比較器の出力のＡＮＤ出力により，上記Ｈ形出力増幅
回路の残りの２つのＦＥＴ素子を駆動するよう構成さ
れ，これによって，上記Ｈ形出力増幅回路の４ケのＦＥ
Ｔ素子のうち，互いに対象線上にある２つのＦＥＴ素子
が導通するようにしたものである。
【０００５】
【作用】上記により，スイッチング損失は対向するＦＥ
Ｔのいづれか一方の１ケ分であり，静的損失も他の対向
するＦＥＴのいづれか一方の１ケ分と前記図２に示す回
路に比べて少ない。又，図３に示す回路のような電圧制
御用ＦＥＴ１１を必要としない等，余分な素子を必要と
しないので，低損失でかつ，簡略な回路で実現できる。
Ｔのいづれか一方の１ケ分であり，静的損失も他の対向
するＦＥＴのいづれか一方の１ケ分と前記図２に示す回
路に比べて少ない。又，図３に示す回路のような電圧制
御用ＦＥＴ１１を必要としない等，余分な素子を必要と
しないので，低損失でかつ，簡略な回路で実現できる。
【０００６】
【実施例】図１は本発明の実施例の構成を示すブロック
図である。図１において，１１は入力端子，１２は入力
電圧を入力に比例したパルス幅に変換するパルス幅変調
器，１３は入力電圧の極性を判別する電圧比較器，１４
は電源供給線，１５は符号反転器，１６，１７はＡＮＤ
回路，１８，１９，２０，２１はＦＥＴ，２２は負荷を
示す。図１に於て，ＦＥＴ２０，２１はいづれかが遮断
又は導通している。いま，例えばＦＥＴ２０が導通して
いるとすると，これと対角線上にあるＦＥＴ１９が，パ
ルス幅変調器１２の出力で駆動される。入力１１の極性
が反転した時はそれぞれ逆側のＦＥＴ１８，２１がそれ
ぞれ駆動される。これにより，動作するのはＦＥＴ２０
および２１のいづれか一方のみ導通し，またＦＥＴ１８
および１９のいづれか一方のみスイッチングするのみで
ある。
図である。図１において，１１は入力端子，１２は入力
電圧を入力に比例したパルス幅に変換するパルス幅変調
器，１３は入力電圧の極性を判別する電圧比較器，１４
は電源供給線，１５は符号反転器，１６，１７はＡＮＤ
回路，１８，１９，２０，２１はＦＥＴ，２２は負荷を
示す。図１に於て，ＦＥＴ２０，２１はいづれかが遮断
又は導通している。いま，例えばＦＥＴ２０が導通して
いるとすると，これと対角線上にあるＦＥＴ１９が，パ
ルス幅変調器１２の出力で駆動される。入力１１の極性
が反転した時はそれぞれ逆側のＦＥＴ１８，２１がそれ
ぞれ駆動される。これにより，動作するのはＦＥＴ２０
および２１のいづれか一方のみ導通し，またＦＥＴ１８
および１９のいづれか一方のみスイッチングするのみで
ある。
【０００７】
【発明の効果】本発明によれば，簡単な回路でスイッチ
ングロスの少ない，かつ出力電力を可変にできるＨ形出
力増幅回路を実現できる。
ングロスの少ない，かつ出力電力を可変にできるＨ形出
力増幅回路を実現できる。
【図１】本発明の実施例を示すブロック図。
【図２】従来の回路方式の実施例を示すブロック図。
【図３】従来の回路方式の実施例を示すブロック図。
１１ 入力端子 １２ パルス幅変調器 １３ 電圧比較器 １５ 符号反転器 １６，１７ ＡＮＤ回路 １８，１９，２０，２１ ＦＥＴ ２２ 負荷
Claims (1)
- 【請求項１】 入力電圧に比例したパルス幅を出力する
パルス幅変調器と，入力電圧の極性を判別する電圧比較
器と，負荷を駆動する４ケのＦＥＴ素子で構成されるＨ
形出力増幅回路からなり，上記電圧比較器の出力で上記
Ｈ形出力増幅回路の１ケのＦＥＴ素子を駆動し，上記Ｆ
ＥＴ素子と対をなすＦＥＴ素子は，上記電圧比較器の反
転出力で駆動され，上記パルス幅変調回路の出力と上記
電圧比較器の出力のＡＮＤ出力により，上記Ｈ形出力増
幅回路の残りの２つのＦＥＴ素子を駆動するよう構成さ
れ，これによって，上記Ｈ形出力増幅回路の４ケのＦＥ
Ｔ素子のうち，互いに対象線上にある２つのＦＥＴ素子
が導通するようにしたことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5187033A JPH0723590A (ja) | 1993-06-30 | 1993-06-30 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5187033A JPH0723590A (ja) | 1993-06-30 | 1993-06-30 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0723590A true JPH0723590A (ja) | 1995-01-24 |
Family
ID=16199009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5187033A Pending JPH0723590A (ja) | 1993-06-30 | 1993-06-30 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0723590A (ja) |
-
1993
- 1993-06-30 JP JP5187033A patent/JPH0723590A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446440A (en) | Dual mode amplifier | |
| CA2202748A1 (en) | Rf power amplifier system having an improved drive system | |
| EP0369448A3 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| CA2282071A1 (en) | Dynamic brake for power door | |
| KR960036548A (ko) | 휴대용 비디오 카메라 | |
| US5473238A (en) | Disc drive power management system | |
| DE59303500D1 (de) | Ansteuereinrichtung | |
| JPH0685641A (ja) | マイクロ波スイッチ | |
| US7024864B2 (en) | Bipolar current source based on a unipolar power supply | |
| JPS59104824A (ja) | 三角波発生器 | |
| US6313697B1 (en) | Device for amplifying signals | |
| US4703238A (en) | Amplifier system for D.C. motor | |
| US4649326A (en) | High voltage MOS SCR and power MOSFET "H" switch circuit for a DC motor | |
| KR960003070A (ko) | 저 전원 전압의 출력 구동기 | |
| EP0982928A3 (en) | Halftone image device and its driving circuit | |
| KR970051065A (ko) | 유도 부하에서의 전류 스위칭 회로 | |
| KR830008858A (ko) | 전기차의 제어장치 | |
| JP2006006016A (ja) | パルス幅変調駆動回路 | |
| JP3367536B2 (ja) | サーボモータの駆動制御回路 | |
| JP3291630B2 (ja) | 直流モータ駆動装置 | |
| JPH06152268A (ja) | スイッチングアンプ | |
| JPH0370489A (ja) | 直流モータの駆動回路 | |
| JPH04271959A (ja) | 電動パワーステアリング装置 | |
| JPH0372713A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPH02285987A (ja) | 直流モータの駆動装置 |