JPH07236065A - 二値画像圧縮装置 - Google Patents
二値画像圧縮装置Info
- Publication number
- JPH07236065A JPH07236065A JP26252094A JP26252094A JPH07236065A JP H07236065 A JPH07236065 A JP H07236065A JP 26252094 A JP26252094 A JP 26252094A JP 26252094 A JP26252094 A JP 26252094A JP H07236065 A JPH07236065 A JP H07236065A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- output
- bit
- pixels
- continuous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】本発明は、符号化を行なう画像データの画素の
一致検出時間及びカウント時間を短縮し、高速処理を可
能にし得る二値画像圧縮装置を提供することを目的とす
る。 【構成】本発明は、所定ビット分の画像データが入力さ
れ同色画素の連続画素数を出力する画素検出部２４と、
この画素検出部２４から出力された連続画素数のビット
分だけシフトした位置から下位側に異なる画素色の連続
画素数を検出するバレルシフタ２３及び不一致検出部３
２と、この不一致検出部３２で検出された異なる画素色
の連続画素数をカウントするカウンタ２７，２９と、こ
のカウンタ２７，２９から出力されたカウント値と前記
画素検出部２４から出力された連続画素数とを同一画素
色について加算する加算器２５と、この加算器２５の加
算結果を符号化する符号ＲＯＭ３０，３１とを具備して
構成する。
一致検出時間及びカウント時間を短縮し、高速処理を可
能にし得る二値画像圧縮装置を提供することを目的とす
る。 【構成】本発明は、所定ビット分の画像データが入力さ
れ同色画素の連続画素数を出力する画素検出部２４と、
この画素検出部２４から出力された連続画素数のビット
分だけシフトした位置から下位側に異なる画素色の連続
画素数を検出するバレルシフタ２３及び不一致検出部３
２と、この不一致検出部３２で検出された異なる画素色
の連続画素数をカウントするカウンタ２７，２９と、こ
のカウンタ２７，２９から出力されたカウント値と前記
画素検出部２４から出力された連続画素数とを同一画素
色について加算する加算器２５と、この加算器２５の加
算結果を符号化する符号ＲＯＭ３０，３１とを具備して
構成する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は例えばファクシミリの１
次元符号化等の二値画像圧縮装置に関するものである。
次元符号化等の二値画像圧縮装置に関するものである。
【０００２】
【従来の技術】図１０は従来のファクシミリの１次元符
号化時の二値画像圧縮装置を示す。１次元符号化は連続
する同一画素色の数を符号化するものである。即ち、画
像データが書き込まれた画像ＲＡＭ１から１バイト（８
ビット）分の画像データが読み出されてフリップフロッ
プ（ＦＦ）２に出力される。このフリップフロップ２は
画像ＲＡＭ１から入力された画像データが書き込まれて
保持される。このフリップフロップ２に保持された画像
データはシフトレジスタ３に出力さる。このシフトレジ
スタ３はフリップフロップ２から画像データが入力され
ると共にクロックパルスＣＬＯＣＫが入力され、画像デ
ータを１ビットづつシフトし画素を１ビットづつ出力す
る。このシフトレジスタ３の出力は不一致検出部４に出
力される。この不一致検出部４は図１１に示すように１
ビット前の画素色を記憶するフリップフロップ５と現在
の画素色とフリップフロップ５からの１ビット前の画素
色との一致を検出する恒等回路６より構成される。すな
わち恒等回路６の一方の入力にはシフトレジスタ３のＭ
ＳＢビット信号が供給され、他方の入力にはフリップフ
ロップ５から出力された１ビット前の信号が供給され
る。したがって、恒等回路６の出力にはＭＳＢビット信
号及び１ビット前の信号が一致しているときハイレベル
が出力される。これにより、現在対象となる画素色の連
続性を検出することができる。前記不一致検出部４の出
力信号はＴＣ（ターミネータコード）カウンタ７の入力
端子ｅｎに出力される。このＴＣカウンタ７はクロック
パルスＣＬＯＣＫが入力され、不一致検出部４から入力
された出力信号がハイレベルの間クロックパルスをカウ
ントすることにより同色画素の連続画素数を計数する。
前記ＴＣカウンタ７の桁上がり出力端子ＣＡはＭＣ（メ
ークアップコード）カウンタ８の入力端子ｅｎに接続さ
れる。このＭＣカウンタ８にはＴＣカウンタ７同様クロ
ックパルスＣＬＯＣＫが入力される。前記ＴＣカウンタ
７の画素数の計数結果は符号ＲＯＭ（ターミネータコー
ド）９に供給されると共に前記ＭＣカウンタ８の画素数
の計数結果は符号ＲＯＭ（メークアップコード）１０に
供給される。前記符号ＲＯＭ（ターミネータ）９には画
素数０〜６３まで１づつ対応する符号が格納され、前記
符号ＲＯＭ（メークアップ）１０には画素数６４〜１７
２８まで６４づつ対応する符号が格納されている。しか
して、不一致検出部４に入力されるシフトレジスタ３の
ＭＳＢビット信号と１ビット前の信号とが不一致となる
と、不一致検出部４からローレベルが出力され、前記符
号ＲＯＭ９，１０はそれぞれ対応したカウンタ７，８か
ら入力された画素数の計数結果に該当する符号を出力す
る。
号化時の二値画像圧縮装置を示す。１次元符号化は連続
する同一画素色の数を符号化するものである。即ち、画
像データが書き込まれた画像ＲＡＭ１から１バイト（８
ビット）分の画像データが読み出されてフリップフロッ
プ（ＦＦ）２に出力される。このフリップフロップ２は
画像ＲＡＭ１から入力された画像データが書き込まれて
保持される。このフリップフロップ２に保持された画像
データはシフトレジスタ３に出力さる。このシフトレジ
スタ３はフリップフロップ２から画像データが入力され
ると共にクロックパルスＣＬＯＣＫが入力され、画像デ
ータを１ビットづつシフトし画素を１ビットづつ出力す
る。このシフトレジスタ３の出力は不一致検出部４に出
力される。この不一致検出部４は図１１に示すように１
ビット前の画素色を記憶するフリップフロップ５と現在
の画素色とフリップフロップ５からの１ビット前の画素
色との一致を検出する恒等回路６より構成される。すな
わち恒等回路６の一方の入力にはシフトレジスタ３のＭ
ＳＢビット信号が供給され、他方の入力にはフリップフ
ロップ５から出力された１ビット前の信号が供給され
る。したがって、恒等回路６の出力にはＭＳＢビット信
号及び１ビット前の信号が一致しているときハイレベル
が出力される。これにより、現在対象となる画素色の連
続性を検出することができる。前記不一致検出部４の出
力信号はＴＣ（ターミネータコード）カウンタ７の入力
端子ｅｎに出力される。このＴＣカウンタ７はクロック
パルスＣＬＯＣＫが入力され、不一致検出部４から入力
された出力信号がハイレベルの間クロックパルスをカウ
ントすることにより同色画素の連続画素数を計数する。
前記ＴＣカウンタ７の桁上がり出力端子ＣＡはＭＣ（メ
ークアップコード）カウンタ８の入力端子ｅｎに接続さ
れる。このＭＣカウンタ８にはＴＣカウンタ７同様クロ
ックパルスＣＬＯＣＫが入力される。前記ＴＣカウンタ
７の画素数の計数結果は符号ＲＯＭ（ターミネータコー
ド）９に供給されると共に前記ＭＣカウンタ８の画素数
の計数結果は符号ＲＯＭ（メークアップコード）１０に
供給される。前記符号ＲＯＭ（ターミネータ）９には画
素数０〜６３まで１づつ対応する符号が格納され、前記
符号ＲＯＭ（メークアップ）１０には画素数６４〜１７
２８まで６４づつ対応する符号が格納されている。しか
して、不一致検出部４に入力されるシフトレジスタ３の
ＭＳＢビット信号と１ビット前の信号とが不一致となる
と、不一致検出部４からローレベルが出力され、前記符
号ＲＯＭ９，１０はそれぞれ対応したカウンタ７，８か
ら入力された画素数の計数結果に該当する符号を出力す
る。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の二値画像圧縮装置では、シフトレジスタにお
いて符号化を行なう画像データのビット数分、画素の一
致検出及びカウントを行なわなければならず（一致検出
を１ビットづつしていたため）、処理時間が長くなると
いう欠点があった。
うな従来の二値画像圧縮装置では、シフトレジスタにお
いて符号化を行なう画像データのビット数分、画素の一
致検出及びカウントを行なわなければならず（一致検出
を１ビットづつしていたため）、処理時間が長くなると
いう欠点があった。
【０００４】本発明は上記の事情に鑑みてなされたもの
で、符号化を行なう画像データの画素の一致検出時間及
びカウント時間を短縮し、高速処理を可能にし得る二値
画像圧縮装置を提供することを目的とする。
で、符号化を行なう画像データの画素の一致検出時間及
びカウント時間を短縮し、高速処理を可能にし得る二値
画像圧縮装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、所定ビットの画素データの前回画素との一
致を１ビット毎に検出する一致検出手段と、一致検出手
段の一致出力をカウントするカウント手段と、このカウ
ント手段のカウント値に対応して所定符号を出力する符
号化手段とを有する二値画像圧縮装置において、所定ビ
ットの画素データのうち連続する画素の連続画素数を検
出する連続画素検出手段と、この連続画素検出手段によ
り検出された連続画素数を前記カウント手段のカウント
値に加算する加算手段とを有することを特徴とするもの
である。
に本発明は、所定ビットの画素データの前回画素との一
致を１ビット毎に検出する一致検出手段と、一致検出手
段の一致出力をカウントするカウント手段と、このカウ
ント手段のカウント値に対応して所定符号を出力する符
号化手段とを有する二値画像圧縮装置において、所定ビ
ットの画素データのうち連続する画素の連続画素数を検
出する連続画素検出手段と、この連続画素検出手段によ
り検出された連続画素数を前記カウント手段のカウント
値に加算する加算手段とを有することを特徴とするもの
である。
【０００６】また、本発明は、所定ビット数の画素デー
タを保持し、所定位置から１ビットづつシフトするシフ
ト手段と、このシフト手段から出力された１ビットの画
素データとこの画素データの１ビット前の画素データと
の一致を検出する一致検出手段と、この一致検出手段に
より検出された一致出力をカウントするカウント手段
と、このカウント手段のカウント値に対応して所定符号
を出力する符号化手段とを有する二値画像圧縮装置にお
いて、所定ビットの画素データのうち連続する画素の連
続画素数を検出する連続画素検出手段と、この連続画素
検出手段により検出された連続画素数を前記カウント手
段のカウント値に加算する加算手段とを有し、前記シフ
ト手段は、前記連続画素検出手段により検出された連続
画素数分前記画素データをシフトすることを特徴とする
ものである。
タを保持し、所定位置から１ビットづつシフトするシフ
ト手段と、このシフト手段から出力された１ビットの画
素データとこの画素データの１ビット前の画素データと
の一致を検出する一致検出手段と、この一致検出手段に
より検出された一致出力をカウントするカウント手段
と、このカウント手段のカウント値に対応して所定符号
を出力する符号化手段とを有する二値画像圧縮装置にお
いて、所定ビットの画素データのうち連続する画素の連
続画素数を検出する連続画素検出手段と、この連続画素
検出手段により検出された連続画素数を前記カウント手
段のカウント値に加算する加算手段とを有し、前記シフ
ト手段は、前記連続画素検出手段により検出された連続
画素数分前記画素データをシフトすることを特徴とする
ものである。
【０００７】また、本発明は、所定ビット数の画素デー
タを保持し、所定位置から１ビットづつシフトするシフ
ト手段と、このシフト手段から出力された１ビットの画
素データとこの画素データの１ビット前の画素データと
の一致を検出する一致検出手段と、この一致検出手段に
より検出された一致出力をカウントするカウント手段
と、このカウント手段のカウント値に対応して所定符号
を出力する符号化手段とを有する二値画像圧縮装置にお
いて、所定ビットの画素データのうち１バイト以上連続
する画素の連続画素数を検出する連続画素検出手段と、
この連続画素検出手段により検出された連続画素数を前
記カウント手段のカウント値に加算する加算手段とを有
し、前記シフト手段は、前記連続画素検出手段により検
出された連続画素数分前記画素データをシフトすること
を特徴とするものである。
タを保持し、所定位置から１ビットづつシフトするシフ
ト手段と、このシフト手段から出力された１ビットの画
素データとこの画素データの１ビット前の画素データと
の一致を検出する一致検出手段と、この一致検出手段に
より検出された一致出力をカウントするカウント手段
と、このカウント手段のカウント値に対応して所定符号
を出力する符号化手段とを有する二値画像圧縮装置にお
いて、所定ビットの画素データのうち１バイト以上連続
する画素の連続画素数を検出する連続画素検出手段と、
この連続画素検出手段により検出された連続画素数を前
記カウント手段のカウント値に加算する加算手段とを有
し、前記シフト手段は、前記連続画素検出手段により検
出された連続画素数分前記画素データをシフトすること
を特徴とするものである。
【０００８】
【作用】本発明は、同色画素検出手段により、一度に所
定ビット数分の画素の一致検出を行ないカウンタに加算
するため、符号化を行なう画像データの画素の一致検出
及びカウント時間を短縮することができ、高速処理を可
能にすることができる。
定ビット数分の画素の一致検出を行ないカウンタに加算
するため、符号化を行なう画像データの画素の一致検出
及びカウント時間を短縮することができ、高速処理を可
能にすることができる。
【０００９】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。図１は本発明の一実施例を示す構成説明図で
ある。なお、本実施例では、便宜上白を「０」、黒を
「１」とするが、白を「１」、黒を「０」としてもかま
わない。即ち、画像データが書き込まれた画像ＲＡＭ２
１から１バイト（８ビット）分の画像データが読み出さ
れてフリップフロップ（ＦＦ）２２に出力される。この
フリップフロップ２２は画像ＲＡＭ２１から入力された
画像データが書き込まれて保持される。このフリップフ
ロップ２２に保持された画像データはバレルシフタ２３
に出力さると共に画素検出部２４に出力される。この画
素検出部２４は図２に示すように、前記フリップフロッ
プ２２の出力がセレクタ３４に入力されると共にインバ
ータ３５を介してセレクタ３４に入力される。このセレ
クタ３４には後述する不一致検出部３２のフリップフロ
ップ５からの画素色記憶出力（１ビット前の画素）が供
給され、この１ビット前の画素の色が白「０」である場
合にはフリップフロップ２２の出力がそのままプライオ
リティエンコーダ３６に入力され、また１ビット前の画
素の色が黒「１」である場合にはフリップフロップ２２
の出力をインバータ３５により反転した反転信号がプラ
イオリティエンコーダ３６に入力される。これにより、
１ビット前の画素より連続している画素は必ず「０」と
なる。しかして、図３のＡ〜Ｉに示すように、前記プラ
イオリティエンコーダ３６のＭＳＢビットからＬＳＢビ
ットまでの画像データ１バイト（８ビット）分の入力
（「０」の連続性）に応じて、プライオリティエンコー
ダ３６の出力には１ビット前からの連続画素数０〜８が
３ビットで出力され、このプライオリティエンコーダ３
６の出力がセレクタ２６及び加算器２５に出力される。
すなわち、図３に示すように、Ａの場合は同色画素を１
ビットも検出せず異なる画素色を検出したことを意味し
てプライオリティエンコーダ３６の出力は０となる。Ｂ
の場合は同色画素を１ビット検出した後に異なる画素色
を検出したことを意味してプライオリティエンコーダ３
６の出力は１となる。Ｃの場合は同色画素を２ビット連
続して検出した後に異なる画素色を検出したことを意味
してプライオリティエンコーダ３６の出力は２となる。
Ｄの場合は同色画素を３ビット連続して検出した後に異
なる画素色を検出したことを意味してプライオリティエ
ンコーダ３６の出力は３となる。Ｅの場合は同色画素を
４ビット連続して検出した後に異なる画素色を検出した
ことを意味してプライオリティエンコーダ３６の出力は
４となる。Ｆの場合は同色画素を５ビット連続して検出
した後に異なる画素色を検出したことを意味してプライ
オリティエンコーダ３６の出力は５となる。Ｇの場合は
同色画素を６ビット連続して検出した後に異なる画素色
を検出したことを意味してプライオリティエンコーダ３
６の出力は６となる。Ｈの場合は同色画素を７ビット連
続して検出した後に異なる画素色を検出したことを意味
してプライオリティエンコーダ３６の出力は７となる。
Ｉの場合は同色画素を８ビット連続して検出した後に異
なる画素色を検出したことを意味してプライオリティエ
ンコーダ３６の出力は８となる。
説明する。図１は本発明の一実施例を示す構成説明図で
ある。なお、本実施例では、便宜上白を「０」、黒を
「１」とするが、白を「１」、黒を「０」としてもかま
わない。即ち、画像データが書き込まれた画像ＲＡＭ２
１から１バイト（８ビット）分の画像データが読み出さ
れてフリップフロップ（ＦＦ）２２に出力される。この
フリップフロップ２２は画像ＲＡＭ２１から入力された
画像データが書き込まれて保持される。このフリップフ
ロップ２２に保持された画像データはバレルシフタ２３
に出力さると共に画素検出部２４に出力される。この画
素検出部２４は図２に示すように、前記フリップフロッ
プ２２の出力がセレクタ３４に入力されると共にインバ
ータ３５を介してセレクタ３４に入力される。このセレ
クタ３４には後述する不一致検出部３２のフリップフロ
ップ５からの画素色記憶出力（１ビット前の画素）が供
給され、この１ビット前の画素の色が白「０」である場
合にはフリップフロップ２２の出力がそのままプライオ
リティエンコーダ３６に入力され、また１ビット前の画
素の色が黒「１」である場合にはフリップフロップ２２
の出力をインバータ３５により反転した反転信号がプラ
イオリティエンコーダ３６に入力される。これにより、
１ビット前の画素より連続している画素は必ず「０」と
なる。しかして、図３のＡ〜Ｉに示すように、前記プラ
イオリティエンコーダ３６のＭＳＢビットからＬＳＢビ
ットまでの画像データ１バイト（８ビット）分の入力
（「０」の連続性）に応じて、プライオリティエンコー
ダ３６の出力には１ビット前からの連続画素数０〜８が
３ビットで出力され、このプライオリティエンコーダ３
６の出力がセレクタ２６及び加算器２５に出力される。
すなわち、図３に示すように、Ａの場合は同色画素を１
ビットも検出せず異なる画素色を検出したことを意味し
てプライオリティエンコーダ３６の出力は０となる。Ｂ
の場合は同色画素を１ビット検出した後に異なる画素色
を検出したことを意味してプライオリティエンコーダ３
６の出力は１となる。Ｃの場合は同色画素を２ビット連
続して検出した後に異なる画素色を検出したことを意味
してプライオリティエンコーダ３６の出力は２となる。
Ｄの場合は同色画素を３ビット連続して検出した後に異
なる画素色を検出したことを意味してプライオリティエ
ンコーダ３６の出力は３となる。Ｅの場合は同色画素を
４ビット連続して検出した後に異なる画素色を検出した
ことを意味してプライオリティエンコーダ３６の出力は
４となる。Ｆの場合は同色画素を５ビット連続して検出
した後に異なる画素色を検出したことを意味してプライ
オリティエンコーダ３６の出力は５となる。Ｇの場合は
同色画素を６ビット連続して検出した後に異なる画素色
を検出したことを意味してプライオリティエンコーダ３
６の出力は６となる。Ｈの場合は同色画素を７ビット連
続して検出した後に異なる画素色を検出したことを意味
してプライオリティエンコーダ３６の出力は７となる。
Ｉの場合は同色画素を８ビット連続して検出した後に異
なる画素色を検出したことを意味してプライオリティエ
ンコーダ３６の出力は８となる。
【００１０】ここで、図３に示すように、プライオリテ
ィエンコーダ３６の入力がＩの場合はドキュメントイメ
ージ画像データにおいては出現率が高いのでほとんどの
場合は画像データを１ビットづつ一致検出する必要が全
くなく、加算器２５において、ＴＣカウンタ２７から入
力された今までの連続画素数の計数結果にプライオリテ
ィエンコーダ３６から入力された８を加算することによ
り、プライオリティエンコーダ３６に書き込んだ画像デ
ータまでの連続画素数とすることができる。前記加算器
２５から出力された連続画素数はＴＣカウンタ２７のロ
ード端子ＬＯＡＤに入力され、ＴＣカウンタ２７の値が
書き換えられる。また加算器２５の桁上がり出力ＣＡは
オア回路２８の一方の入力端子に入力される。この場
合、前記バレルシフタ２３にロードした画素データはス
キャンの必要がないのでシフトはせず、次の１バイト
（８ビット）分の画素データの処理に移る。
ィエンコーダ３６の入力がＩの場合はドキュメントイメ
ージ画像データにおいては出現率が高いのでほとんどの
場合は画像データを１ビットづつ一致検出する必要が全
くなく、加算器２５において、ＴＣカウンタ２７から入
力された今までの連続画素数の計数結果にプライオリテ
ィエンコーダ３６から入力された８を加算することによ
り、プライオリティエンコーダ３６に書き込んだ画像デ
ータまでの連続画素数とすることができる。前記加算器
２５から出力された連続画素数はＴＣカウンタ２７のロ
ード端子ＬＯＡＤに入力され、ＴＣカウンタ２７の値が
書き換えられる。また加算器２５の桁上がり出力ＣＡは
オア回路２８の一方の入力端子に入力される。この場
合、前記バレルシフタ２３にロードした画素データはス
キャンの必要がないのでシフトはせず、次の１バイト
（８ビット）分の画素データの処理に移る。
【００１１】又、プライオリティエンコーダ３６の入力
がＡ〜Ｈの場合は１バイト（８ビット）画素データ中に
１ビット前の画素色と反対色の画素色が検出されたこと
を意味するため、加算器２５により、プライオリティエ
ンコーダ３６の出力０〜７を、ＴＣカウンタ２７の出力
である今までの連続画素数の計数結果に加算し、この加
算結果を符号化の対象となる画素色の連続画素数として
ＴＣカウンタ２７にロードする。このＴＣカウンタ２７
の桁上がり出力端子ＣＡはオア回路２８の他方の入力端
子に接続され、このオア回路２８の出力端子はＭＣカウ
ンタ２９の入力端子ｅｎに接続される。前記カウンタ２
７，２９にはクロックパルスＣＬＯＣＫが入力される。
前記ＴＣカウンタ２７にロードされた連続画素数は符号
ＲＯＭ（ターミネータコード）３０に供給されると共に
前記ＭＣカウンタ２９の連続画素数は符号ＲＯＭ（メー
クアップコード）３１に供給される。前記符号ＲＯＭ
（ターミネータコード）３０には画素数０〜６３まで１
づつ符号が格納され、前記符号ＲＯＭ（メークアップコ
ード）３１には画素数６４〜１７２８まで６４づつ符号
が格納されている。しかして、前記符号ＲＯＭ３０，３
１はそれぞれ対応したカウンタ２７，２９から入力され
た連続画素数に該当する符号を出力する。次に、セレク
タ２６を介して入力された連続画素数に基づきバレルシ
フタ２３に保持されている１バイトの画素データを連続
画素数のビット分だけシフトした位置からＬＳＢ側のビ
ットに対し、１ビットづつの画素の一致検出シフトを行
なう。このバレルシフタ２３にはフリップフロップ２２
から画素検出部２４と同じ画像データが入力されている
ため、画素検出部２４で一致を検出できなかった残りの
画素が１ビットづつシフトされ不一致検出部３２で一致
検出される。この不一致検出部３２は図１１に示すよう
に１ビット前の画素を記憶するフリップフロップ５と現
在の画素とフリップフロップ５からの１ビット前の画素
との一致を検出する恒等回路６より構成される。すなわ
ち恒等回路６の一方の入力にはバレルシフタ２３のＭＳ
Ｂビット信号が供給され、他方の入力にはフリップフロ
ップ５から出力された１ビット前の信号が供給される。
したがって、恒等回路６の出力にはＭＳＢビット信号と
１ビット前の信号が一致しているときハイレベルが出力
される。したがって、この一致出力をカウントすること
により対象となる画素色の連続画素数を検出することが
できる。前記不一致検出部３２の出力信号はセレクタ３
３を介してＴＣカウンタ２７の入力端子ｅｎに出力され
る。前記セレクタ３３はバレルシフタ２３の１ビット毎
の一致検出時にＴＣカウンタ２７のｅｎ信号を有効とす
るものである。このＴＣカウンタ２７は不一致検出部３
２から入力された出力信号がハイレベルの間対象となる
画素色の連続画素数を計数する。前記ＴＣカウンタ２７
の連続画素数の計数結果は符号ＲＯＭ（ターミネータコ
ード）３０に供給されると共に前記ＭＣカウンタ２９の
連続画素数の計数結果は符号ＲＯＭ（メークアップコー
ド）３１に供給される。前記符号ＲＯＭ（ターミネータ
コード）３０には画素数０〜６３まで１づつ対応する符
号が格納され、前記符号ＲＯＭ（メークアップコード）
３１には画素数６４〜１７２８まで６４づつ対応する符
号が格納されている。しかして、不一致検出部３２に入
力されるバレルシフタ２３のＭＳＢビットと１ビット前
の信号とが不一致となると、不一致検出部３２からロー
レベルが出力されて前記符号ＲＯＭ３０，３１はそれぞ
れ対応したカウンタ２７，２９から入力された連続画素
数の計数結果に該当する符号を出力する。
がＡ〜Ｈの場合は１バイト（８ビット）画素データ中に
１ビット前の画素色と反対色の画素色が検出されたこと
を意味するため、加算器２５により、プライオリティエ
ンコーダ３６の出力０〜７を、ＴＣカウンタ２７の出力
である今までの連続画素数の計数結果に加算し、この加
算結果を符号化の対象となる画素色の連続画素数として
ＴＣカウンタ２７にロードする。このＴＣカウンタ２７
の桁上がり出力端子ＣＡはオア回路２８の他方の入力端
子に接続され、このオア回路２８の出力端子はＭＣカウ
ンタ２９の入力端子ｅｎに接続される。前記カウンタ２
７，２９にはクロックパルスＣＬＯＣＫが入力される。
前記ＴＣカウンタ２７にロードされた連続画素数は符号
ＲＯＭ（ターミネータコード）３０に供給されると共に
前記ＭＣカウンタ２９の連続画素数は符号ＲＯＭ（メー
クアップコード）３１に供給される。前記符号ＲＯＭ
（ターミネータコード）３０には画素数０〜６３まで１
づつ符号が格納され、前記符号ＲＯＭ（メークアップコ
ード）３１には画素数６４〜１７２８まで６４づつ符号
が格納されている。しかして、前記符号ＲＯＭ３０，３
１はそれぞれ対応したカウンタ２７，２９から入力され
た連続画素数に該当する符号を出力する。次に、セレク
タ２６を介して入力された連続画素数に基づきバレルシ
フタ２３に保持されている１バイトの画素データを連続
画素数のビット分だけシフトした位置からＬＳＢ側のビ
ットに対し、１ビットづつの画素の一致検出シフトを行
なう。このバレルシフタ２３にはフリップフロップ２２
から画素検出部２４と同じ画像データが入力されている
ため、画素検出部２４で一致を検出できなかった残りの
画素が１ビットづつシフトされ不一致検出部３２で一致
検出される。この不一致検出部３２は図１１に示すよう
に１ビット前の画素を記憶するフリップフロップ５と現
在の画素とフリップフロップ５からの１ビット前の画素
との一致を検出する恒等回路６より構成される。すなわ
ち恒等回路６の一方の入力にはバレルシフタ２３のＭＳ
Ｂビット信号が供給され、他方の入力にはフリップフロ
ップ５から出力された１ビット前の信号が供給される。
したがって、恒等回路６の出力にはＭＳＢビット信号と
１ビット前の信号が一致しているときハイレベルが出力
される。したがって、この一致出力をカウントすること
により対象となる画素色の連続画素数を検出することが
できる。前記不一致検出部３２の出力信号はセレクタ３
３を介してＴＣカウンタ２７の入力端子ｅｎに出力され
る。前記セレクタ３３はバレルシフタ２３の１ビット毎
の一致検出時にＴＣカウンタ２７のｅｎ信号を有効とす
るものである。このＴＣカウンタ２７は不一致検出部３
２から入力された出力信号がハイレベルの間対象となる
画素色の連続画素数を計数する。前記ＴＣカウンタ２７
の連続画素数の計数結果は符号ＲＯＭ（ターミネータコ
ード）３０に供給されると共に前記ＭＣカウンタ２９の
連続画素数の計数結果は符号ＲＯＭ（メークアップコー
ド）３１に供給される。前記符号ＲＯＭ（ターミネータ
コード）３０には画素数０〜６３まで１づつ対応する符
号が格納され、前記符号ＲＯＭ（メークアップコード）
３１には画素数６４〜１７２８まで６４づつ対応する符
号が格納されている。しかして、不一致検出部３２に入
力されるバレルシフタ２３のＭＳＢビットと１ビット前
の信号とが不一致となると、不一致検出部３２からロー
レベルが出力されて前記符号ＲＯＭ３０，３１はそれぞ
れ対応したカウンタ２７，２９から入力された連続画素
数の計数結果に該当する符号を出力する。
【００１２】本実施例は、連続した同色画素数計数のた
めに、一度に複数の画素の一致検出をするプライオリテ
ィエンコーダとこの一致検出出力をカウンタに加算する
加算器を設けたので、画像データの一致検出時間及びカ
ウント時間を短縮できる利点があり、高速処理が可能で
あるのでファクシミリ、ドキュメントイメージ プロセ
ッサ等に利用することができる。
めに、一度に複数の画素の一致検出をするプライオリテ
ィエンコーダとこの一致検出出力をカウンタに加算する
加算器を設けたので、画像データの一致検出時間及びカ
ウント時間を短縮できる利点があり、高速処理が可能で
あるのでファクシミリ、ドキュメントイメージ プロセ
ッサ等に利用することができる。
【００１３】図４は本発明の他の実施例を示す構成説明
図である。即ち、スキャナを構成するＣＣＤ５１により
送信原稿をスキャンすることによりディジタル信号の画
像データに変換して１バイト（ワード）分の画像データ
を保持するフリップフロップ５２に出力する。このフリ
ップフロップ５２には前記ＣＣＤ５１によりディジタル
信号に変換された画像データが書き込まれて保持され
る。このフリップフロップ５２に保持された画像データ
は１バイトづつ１ページ（ブロック）分の画像データを
記憶する画像メモリ５３に出力される。この画像メモリ
５３は画像メモリアドレスカウンタ５４からのアドレス
によりフリップフロップ５２から入力された画像データ
が１バイトづつ書き込まれて記憶される。これと同時に
前記フリップフロップ５２に保持された画像データは１
バイトづつフリップフロップ６０に出力される。このフ
リップフロップ６０はフリップフロップ５２から入力さ
れた画像データが１バイト（８ビット）分づつ書き込ま
れて保持される。したがって、フリップフロップ６０は
画像メモリ５３に書き込む前アドレスの画像データを保
持することになるが１ラインの先頭では「００００００
０１」にイニシャライズされる。前記フリップフロップ
５２及び６０にそれぞれ保持された画像データはそれぞ
れ１バイト（８ビット）分づつ画像データ比較部６１に
出力される。
図である。即ち、スキャナを構成するＣＣＤ５１により
送信原稿をスキャンすることによりディジタル信号の画
像データに変換して１バイト（ワード）分の画像データ
を保持するフリップフロップ５２に出力する。このフリ
ップフロップ５２には前記ＣＣＤ５１によりディジタル
信号に変換された画像データが書き込まれて保持され
る。このフリップフロップ５２に保持された画像データ
は１バイトづつ１ページ（ブロック）分の画像データを
記憶する画像メモリ５３に出力される。この画像メモリ
５３は画像メモリアドレスカウンタ５４からのアドレス
によりフリップフロップ５２から入力された画像データ
が１バイトづつ書き込まれて記憶される。これと同時に
前記フリップフロップ５２に保持された画像データは１
バイトづつフリップフロップ６０に出力される。このフ
リップフロップ６０はフリップフロップ５２から入力さ
れた画像データが１バイト（８ビット）分づつ書き込ま
れて保持される。したがって、フリップフロップ６０は
画像メモリ５３に書き込む前アドレスの画像データを保
持することになるが１ラインの先頭では「００００００
０１」にイニシャライズされる。前記フリップフロップ
５２及び６０にそれぞれ保持された画像データはそれぞ
れ１バイト（８ビット）分づつ画像データ比較部６１に
出力される。
【００１４】この画像データ比較部６１は図５に示すよ
うに、前記フリップフロップ５２に保持された現在の画
像データが１バイト（８ビット）分づつ入力されるアン
ド回路６１１及びノア回路６１２、前記フリップフロッ
プ６０に保持された前回の画像データが１バイト（８ビ
ット）分づつ入力されるアンド回路６１３及びノア回路
６１４、前記アンド回路６１１，６１３及びノア回路６
１２，６１４の出力がインバータＩＶ，アンド回路ＡＮ
Ｄ，オア回路ＯＲ及びフリップフロップＦＦを介して入
力されセレクタ６４の端子ａへの出力信号を出力するオ
ア回路６１５及びセレクタ６４の端子ｂへの出力信号を
出力するオア回路６１６より構成される。尚、前記アン
ド回路ＡＮＤにはラインカウンタ７２の出力信号ＣＡが
入力される。 即ち、画像データ比較部６１はフリップ
フロップ５２の現アドレス画像データとフリップフロッ
プ６０の前アドレス画像データを比較し、１バイト以上
同じ画素色が連続する場合の先頭バイトと最終バイトを
検出して、前アドレス選択信号と現アドレス選択信号を
セレクタ６４の端子ａ，ｂに出力し、かつアドレスメモ
リ６２へのライトイネ−ブル信号及びアドレスカウンタ
６３のカウント信号を出力する。
うに、前記フリップフロップ５２に保持された現在の画
像データが１バイト（８ビット）分づつ入力されるアン
ド回路６１１及びノア回路６１２、前記フリップフロッ
プ６０に保持された前回の画像データが１バイト（８ビ
ット）分づつ入力されるアンド回路６１３及びノア回路
６１４、前記アンド回路６１１，６１３及びノア回路６
１２，６１４の出力がインバータＩＶ，アンド回路ＡＮ
Ｄ，オア回路ＯＲ及びフリップフロップＦＦを介して入
力されセレクタ６４の端子ａへの出力信号を出力するオ
ア回路６１５及びセレクタ６４の端子ｂへの出力信号を
出力するオア回路６１６より構成される。尚、前記アン
ド回路ＡＮＤにはラインカウンタ７２の出力信号ＣＡが
入力される。 即ち、画像データ比較部６１はフリップ
フロップ５２の現アドレス画像データとフリップフロッ
プ６０の前アドレス画像データを比較し、１バイト以上
同じ画素色が連続する場合の先頭バイトと最終バイトを
検出して、前アドレス選択信号と現アドレス選択信号を
セレクタ６４の端子ａ，ｂに出力し、かつアドレスメモ
リ６２へのライトイネ−ブル信号及びアドレスカウンタ
６３のカウント信号を出力する。
【００１５】具体的には、以下のケースの前アドレス選
択信号あるいは現アドレス選択信号（セレクタ６４の端
子ａ，ｂの入力）が出力される。 （１） フリップフロップ６０に保持された前アドレス
とフリップフロップ５２に保持された現アドレスのデー
タが異なっており、かつ現アドレスのデータが全ビット
「１」（または「０」）のとき現アドレス選択信号を出
力し、また、前アドレスのデータと現アドレスのデータ
が異なっており、かつ前アドレスのデータが全ビット
「１」（または「０」）のとき前アドレス選択信号を出
力する。
択信号あるいは現アドレス選択信号（セレクタ６４の端
子ａ，ｂの入力）が出力される。 （１） フリップフロップ６０に保持された前アドレス
とフリップフロップ５２に保持された現アドレスのデー
タが異なっており、かつ現アドレスのデータが全ビット
「１」（または「０」）のとき現アドレス選択信号を出
力し、また、前アドレスのデータと現アドレスのデータ
が異なっており、かつ前アドレスのデータが全ビット
「１」（または「０」）のとき前アドレス選択信号を出
力する。
【００１６】（２） 前アドレスと現アドレスのデータ
が異なっており、かつ前アドレスと現アドレスのデータ
が全ビット「１」（または「０」）であるとき（前アド
レスが「１」のとき現アドレスは「０」であり、前アド
レスが「０」のとき現アドレスは「１」である）前アド
レス選択信号を出力すると共に、この次のタイミングで
現アドレス選択信号を出力する。なお、この選択信号が
出力されている間、アドレスのカウントは保持される。
が異なっており、かつ前アドレスと現アドレスのデータ
が全ビット「１」（または「０」）であるとき（前アド
レスが「１」のとき現アドレスは「０」であり、前アド
レスが「０」のとき現アドレスは「１」である）前アド
レス選択信号を出力すると共に、この次のタイミングで
現アドレス選択信号を出力する。なお、この選択信号が
出力されている間、アドレスのカウントは保持される。
【００１７】（３） ラインカウンタ７２からのキャリ
ーＣＡが「１」（１ラインの最終バイト）かつ現アドレ
スが全ビット「１」（または「０」）かつ前アドレスが
全ビット「１」（または「０」）のとき現アドレス選択
信号を出力する。
ーＣＡが「１」（１ラインの最終バイト）かつ現アドレ
スが全ビット「１」（または「０」）かつ前アドレスが
全ビット「１」（または「０」）のとき現アドレス選択
信号を出力する。
【００１８】（４） ラインカウンタ７２からのキャリ
ーＣＡが「１」かつ前アドレスのデータと現アドレスの
データが異なり、かつ現アドレスのデータが全ビット
「０」（または「１」）のとき、現アドレス選択信号を
出力すると共に、この次のタイミングで再度現アドレス
選択信号を出力する。なお、この選択信号が出力されて
いる間、アドレスのカウントは保持される。
ーＣＡが「１」かつ前アドレスのデータと現アドレスの
データが異なり、かつ現アドレスのデータが全ビット
「０」（または「１」）のとき、現アドレス選択信号を
出力すると共に、この次のタイミングで再度現アドレス
選択信号を出力する。なお、この選択信号が出力されて
いる間、アドレスのカウントは保持される。
【００１９】１ラインのバイト数をキャリーとするライ
ンカウンタ７２は画像メモリアドレスカウンタ５４のア
ドレスカウントに同期して動作する。つまり、１ライン
内での画像データのアドレスを計数していることにな
る。前記ラインカウンタ７２（＝現アドレス）の出力及
びデクリメンタ７３でラインカウンタ７２から１を減じ
た値（＝前アドレス）の出力はセレクタ６４に供給され
る。
ンカウンタ７２は画像メモリアドレスカウンタ５４のア
ドレスカウントに同期して動作する。つまり、１ライン
内での画像データのアドレスを計数していることにな
る。前記ラインカウンタ７２（＝現アドレス）の出力及
びデクリメンタ７３でラインカウンタ７２から１を減じ
た値（＝前アドレス）の出力はセレクタ６４に供給され
る。
【００２０】図６はセレクタ６４の回路例である。即
ち、画像データ比較部６１からの１バイト以上同じ画素
色が連続する場合の先頭バイトと最終バイトの検出信号
はセレクタ６４の端子ａ，ｂに供給される。セレクタ６
４の端子ｂに供給された最終バイトの検出信号はインバ
ータ８１の入力端子に入力され、このインバータ８１の
出力はノア回路８２の一方の入力端子に入力される。セ
レクタ６４の端子ａに供給された先頭バイトの検出信号
はノア回路８２の他方の入力端子に入力されると共にア
ンド回路８３の一方の入力端子に入力される。ラインカ
ウンタ７２の出力信号はアンド回路８４の一方の入力端
子に入力され、デクリメンタ７３の出力信号はアンド回
路８３の他方の入力端子に入力される。前記ノア回路８
２の出力信号はアンド回路８４の他方の入力端子に入力
される。前記アンド回路８４の出力信号及びアンド回路
８３の出力信号はそれぞれノア回路８５の入力端子に入
力され、このノア回路８５の出力信号がインバータ８６
を介してセレクタ６４の出力信号として抽出される。
ち、画像データ比較部６１からの１バイト以上同じ画素
色が連続する場合の先頭バイトと最終バイトの検出信号
はセレクタ６４の端子ａ，ｂに供給される。セレクタ６
４の端子ｂに供給された最終バイトの検出信号はインバ
ータ８１の入力端子に入力され、このインバータ８１の
出力はノア回路８２の一方の入力端子に入力される。セ
レクタ６４の端子ａに供給された先頭バイトの検出信号
はノア回路８２の他方の入力端子に入力されると共にア
ンド回路８３の一方の入力端子に入力される。ラインカ
ウンタ７２の出力信号はアンド回路８４の一方の入力端
子に入力され、デクリメンタ７３の出力信号はアンド回
路８３の他方の入力端子に入力される。前記ノア回路８
２の出力信号はアンド回路８４の他方の入力端子に入力
される。前記アンド回路８４の出力信号及びアンド回路
８３の出力信号はそれぞれノア回路８５の入力端子に入
力され、このノア回路８５の出力信号がインバータ８６
を介してセレクタ６４の出力信号として抽出される。
【００２１】前記セレクタ６４はアドレスメモリ６２に
書き込む値をラインカウンタ７２（＝現アドレス）とす
るか、デクリメンタ７３でラインカウンタ７２から１を
減じた値（＝前アドレス）とするかを切り換える。
書き込む値をラインカウンタ７２（＝現アドレス）とす
るか、デクリメンタ７３でラインカウンタ７２から１を
減じた値（＝前アドレス）とするかを切り換える。
【００２２】即ち、端子ａに前アドレス選択信号が入力
されるとデクリメンタ７３からのアドレスが選択されて
アドレスメモリ６２に書き込まれると共に、アドレスカ
ウンタ６３をカウントアップする。また、端子ｂに現ア
ドレス選択信号が入力されるとラインカウンタ７２から
のアドレスが選択されてアドレスメモリ６２に書き込ま
れると共に、アドレスカウンタ６３をカウントアップす
る。
されるとデクリメンタ７３からのアドレスが選択されて
アドレスメモリ６２に書き込まれると共に、アドレスカ
ウンタ６３をカウントアップする。また、端子ｂに現ア
ドレス選択信号が入力されるとラインカウンタ７２から
のアドレスが選択されてアドレスメモリ６２に書き込ま
れると共に、アドレスカウンタ６３をカウントアップす
る。
【００２３】これにより、画像データで１バイト以上同
じ画素色が連続する場合に、その時の１ライン内での先
頭アドレスはアドレスメモリ６２のｎアドレスに、最終
アドレスはアドレスメモリ６２のｎ＋１アドレスに書き
込まれる。
じ画素色が連続する場合に、その時の１ライン内での先
頭アドレスはアドレスメモリ６２のｎアドレスに、最終
アドレスはアドレスメモリ６２のｎ＋１アドレスに書き
込まれる。
【００２４】また、アドレスメモリ６２のデータのＭＳ
Ｂビットには画像色が書き込まれる。図８（ａ）はアド
レスメモリ６２のデータ構成を示す。即ち、アドレスメ
モリ６２のデータは先頭アドレス、最終アドレス、画像
色より構成される。
Ｂビットには画像色が書き込まれる。図８（ａ）はアド
レスメモリ６２のデータ構成を示す。即ち、アドレスメ
モリ６２のデータは先頭アドレス、最終アドレス、画像
色より構成される。
【００２５】例えば、図８（ｂ）の様なｋライン及びｋ
＋１ラインの画像データが入力されるとする。まず、最
初にＣＣＤからの１バイト分の画像データをフリップフ
ロップ５２に書き込むと共に画像メモリ５３にも書き込
む。次に、フリップフロップ５２の現アドレス（０）の
データとフリップフロップ６０の前アドレス（−１）の
データとを比較するが、前アドレス（−１）は存在しな
いためにそのままフリップフロップ５２の画像データを
フリップフロップ６０に書き込んで、各カウンタ５４、
７２をカウントアップする（カウントアップはデータが
更新される度に実行される）。
＋１ラインの画像データが入力されるとする。まず、最
初にＣＣＤからの１バイト分の画像データをフリップフ
ロップ５２に書き込むと共に画像メモリ５３にも書き込
む。次に、フリップフロップ５２の現アドレス（０）の
データとフリップフロップ６０の前アドレス（−１）の
データとを比較するが、前アドレス（−１）は存在しな
いためにそのままフリップフロップ５２の画像データを
フリップフロップ６０に書き込んで、各カウンタ５４、
７２をカウントアップする（カウントアップはデータが
更新される度に実行される）。
【００２６】そして、次の１バイト分の画像データをフ
リップフロップ５２に書き込むと共に画像メモリ５３に
も書き込み、このようにしてフリップフロップ５２およ
びフリップフロップ６０の画像データを順次更新してい
く（以下同様）。ここで、現アドレス（１）のデータと
前アドレス（０）のデータを比較すると、前アドレスの
データと現アドレスのデータが異なり、現アドレスのデ
ータが全ビット「０」であるので、画像データ比較部６
１から現アドレス選択信号が出力され、セレクタ６４で
ラインカウンタ７２からのアドレス（１）を選択すると
共に、アドレスカウンタ６３で示されているアドレスメ
モリ６２のアドレスに先頭アドレスを書き込み（図８
（ｃ）参照）、アドレスカウンタ６３をカウントアップ
する。なお、この時画素色（「０」）がアドレスメモリ
６２に記憶される。
リップフロップ５２に書き込むと共に画像メモリ５３に
も書き込み、このようにしてフリップフロップ５２およ
びフリップフロップ６０の画像データを順次更新してい
く（以下同様）。ここで、現アドレス（１）のデータと
前アドレス（０）のデータを比較すると、前アドレスの
データと現アドレスのデータが異なり、現アドレスのデ
ータが全ビット「０」であるので、画像データ比較部６
１から現アドレス選択信号が出力され、セレクタ６４で
ラインカウンタ７２からのアドレス（１）を選択すると
共に、アドレスカウンタ６３で示されているアドレスメ
モリ６２のアドレスに先頭アドレスを書き込み（図８
（ｃ）参照）、アドレスカウンタ６３をカウントアップ
する。なお、この時画素色（「０」）がアドレスメモリ
６２に記憶される。
【００２７】次に、前アドレス（１）と現アドレス
（２）のデータを比較すると、前アドレスのデータも現
アドレスのデータも全ビットが「０」であるので、各カ
ウンタをカウントアップする。
（２）のデータを比較すると、前アドレスのデータも現
アドレスのデータも全ビットが「０」であるので、各カ
ウンタをカウントアップする。
【００２８】次に、前アドレス（２）と現アドレス
（３）のデータを比較すると、前アドレスと現アドレス
とのデータが異なり、前アドレスのデータの全ビットが
「０」であるため、画像データ比較部６１から前アドレ
ス選択信号が出力され、セレクタ６４でデクリメンタ７
３からのアドレス（２）を選択すると共に、アドレスカ
ウンタ６３で示されているアドレスメモリ６２のアドレ
スに最終アドレスを書き込み（図８（ｃ）参照）、アド
レスカウンタ６３をカウントアップする。
（３）のデータを比較すると、前アドレスと現アドレス
とのデータが異なり、前アドレスのデータの全ビットが
「０」であるため、画像データ比較部６１から前アドレ
ス選択信号が出力され、セレクタ６４でデクリメンタ７
３からのアドレス（２）を選択すると共に、アドレスカ
ウンタ６３で示されているアドレスメモリ６２のアドレ
スに最終アドレスを書き込み（図８（ｃ）参照）、アド
レスカウンタ６３をカウントアップする。
【００２９】この様に、順次カウントアップしていき、
アドレスメモリ６２に順次先頭アドレス、最終アドレス
及び画素色が記憶される。そして、ｋラインのアドレス
（ｎ−２）とアドレス（ｎ−１）のデータは異なり、ア
ドレス（ｎ−１）のデータが全ビット「１」であるの
で、先頭アドレスにｎ−１が記憶される。また、アドレ
ス（ｎ−１）とアドレス（ｎ）のデータは両方とも全ビ
ット「１」であるがアドレス（ｎ）が最終アドレスであ
るので（キャリーＣＡが「１」であるので）、現アドレ
スであるｎが最終アドレスに記憶される（図８（ｃ）参
照）。
アドレスメモリ６２に順次先頭アドレス、最終アドレス
及び画素色が記憶される。そして、ｋラインのアドレス
（ｎ−２）とアドレス（ｎ−１）のデータは異なり、ア
ドレス（ｎ−１）のデータが全ビット「１」であるの
で、先頭アドレスにｎ−１が記憶される。また、アドレ
ス（ｎ−１）とアドレス（ｎ）のデータは両方とも全ビ
ット「１」であるがアドレス（ｎ）が最終アドレスであ
るので（キャリーＣＡが「１」であるので）、現アドレ
スであるｎが最終アドレスに記憶される（図８（ｃ）参
照）。
【００３０】また、ｋ＋１ラインの場合は、同様に図８
（ｄ）に示されるように先頭アドレス、最終アドレス及
び画素色が記憶される。そして、画像メモリ５３への画
像データの書き込みが終了すると、画像メモリ５３から
１バイト（８ビット）分の画像データが読み出されてフ
リップフロップ（Ｆ／Ｆ）５５に出力される。このフリ
ップフロップ５５は画像メモリ５３から入力された画像
データが書き込まれて保持される。前記フリップフロッ
プ５５に保持された画像データはシフトレジスタ５６に
出力される。このシフトレジスタ５６は前記フリップフ
ロップ５５から画像データが入力されると共にクロック
パルスＣＬＯＣＫが入力され、画像データを１ビットづ
つシフトして最上位ビットの画素を１ビットづつ出力す
る。前記シフトレジスタ５６の出力は符号化の対象とな
る画素色と異なる画素の検出を行なう不一致検出部に出
力される。この不一致検出部は１ビット前の画素色を記
憶するフリップフロップ５７１と、現在の画素色とフリ
ップフロップ５７１からの１ビット前の画素色との一致
を検出する恒等回路５７２とより構成される。すなわち
恒等回路５７２の一方の入力にはシフトレジスタ５６の
ＭＳＢビット信号が供給され、他方の入力にはフリップ
フロップ５７１から出力された１ビット前の信号が供給
される。したがって、恒等回路５７２の出力にはＭＳＢ
ビット信号及び１ビット前の信号が一致しているときハ
イレベルが出力される。これにより、現在対象となる画
素色の連続性を検出することができる。前記恒等回路５
７２の出力信号はＴＣ（ターミネータコード）カウンタ
（６ビットカウンタ）５８１の入力端子ｅｎに出力され
る。このＴＣカウンタ５８１はクロックパルスＣＬＯＣ
Ｋが入力され、前記恒等回路５７２から入力された出力
信号がハイレベルの間クロックパルスをカウントするこ
とにより同色画素の連続画素数を計数する。前記ＴＣカ
ウンタ５８１の桁上がり出力端子ＣＡはＭＣ（メークア
ップコード）カウンタ（６ビットカウンタ）５８２の入
力端子ｅｎに接続される。このＭＣカウンタ５８２には
ＴＣカウンタ５８１同様クロックパルスＣＬＯＣＫが入
力され同色画素の連続画素数を計数する。
（ｄ）に示されるように先頭アドレス、最終アドレス及
び画素色が記憶される。そして、画像メモリ５３への画
像データの書き込みが終了すると、画像メモリ５３から
１バイト（８ビット）分の画像データが読み出されてフ
リップフロップ（Ｆ／Ｆ）５５に出力される。このフリ
ップフロップ５５は画像メモリ５３から入力された画像
データが書き込まれて保持される。前記フリップフロッ
プ５５に保持された画像データはシフトレジスタ５６に
出力される。このシフトレジスタ５６は前記フリップフ
ロップ５５から画像データが入力されると共にクロック
パルスＣＬＯＣＫが入力され、画像データを１ビットづ
つシフトして最上位ビットの画素を１ビットづつ出力す
る。前記シフトレジスタ５６の出力は符号化の対象とな
る画素色と異なる画素の検出を行なう不一致検出部に出
力される。この不一致検出部は１ビット前の画素色を記
憶するフリップフロップ５７１と、現在の画素色とフリ
ップフロップ５７１からの１ビット前の画素色との一致
を検出する恒等回路５７２とより構成される。すなわち
恒等回路５７２の一方の入力にはシフトレジスタ５６の
ＭＳＢビット信号が供給され、他方の入力にはフリップ
フロップ５７１から出力された１ビット前の信号が供給
される。したがって、恒等回路５７２の出力にはＭＳＢ
ビット信号及び１ビット前の信号が一致しているときハ
イレベルが出力される。これにより、現在対象となる画
素色の連続性を検出することができる。前記恒等回路５
７２の出力信号はＴＣ（ターミネータコード）カウンタ
（６ビットカウンタ）５８１の入力端子ｅｎに出力され
る。このＴＣカウンタ５８１はクロックパルスＣＬＯＣ
Ｋが入力され、前記恒等回路５７２から入力された出力
信号がハイレベルの間クロックパルスをカウントするこ
とにより同色画素の連続画素数を計数する。前記ＴＣカ
ウンタ５８１の桁上がり出力端子ＣＡはＭＣ（メークア
ップコード）カウンタ（６ビットカウンタ）５８２の入
力端子ｅｎに接続される。このＭＣカウンタ５８２には
ＴＣカウンタ５８１同様クロックパルスＣＬＯＣＫが入
力され同色画素の連続画素数を計数する。
【００３１】この時、アドレスメモリ６２のアドレスｎ
をフリップフロップ６５に入力して保持すると共にアド
レスメモリ６２のアドレスｎ＋１をフリップフロップ６
５に入力して保持する（アドレスメモリ６２のデータの
ＭＳＢは画素色を示すビットである。）。前記フリップ
フロップ６５のＭＳＢを除く値及び画像メモリアドレス
カウンタ５４の値はコンパレータ６７に入力され、この
コンパレータ６７はフリップフロップ６５のＭＳＢを除
く値と画像メモリアドレスカウンタ５４の値を比較して
一致し、かつフリップフロップ６５のＭＳＢとフリップ
フロップ５７１の値が一致していた場合にシフトレジス
タ５６の画素スキャン及びカウンタ５８１，５８２のイ
ンクリメント動作を中断する。その後、前記フリップフ
ロップ６５の値及びフリップフロップ６６の値がそれぞ
れ減算器６８に入力され、この減算器６８はフリップフ
ロップ６６の値からフリップフロップ６５の値を減じた
値をインクリメンタ７１に出力する。このインクリメン
タ７１は減算器６８からの入力値に＋１をインクリメン
トして算出した連続する同一画素バイト数を加算器６９
に出力する。この加算器６９はインクリメンタ７１の出
力値を３ビット左にシフトした値（バイト数をビットに
変換するために３ビット左にシフトしている）と前記カ
ウンタ５８１，５８２から入力された計数値を加算す
る。すなわち、フリップフロップ６６の値が２(10)、フ
リップフロップ６５の値が０(10)であった場合、減算器
６８の出力値は２(10)−０(10)＝２(10)となり、この２
(10)がインクリメンタ７１で＋１(10)をインクリメント
することにより３(10)となり、この３(10)が加算すべき
バイト数となる。図７に示すように、加算器６９でイン
クリメンタ７１の出力を１１ビット（ＭＳＢ）〜３ビッ
トを結線し、２ビット〜０ビット（ＬＳＢ）はＧＮＤ
（接地）に固定することにより、加算すべきビット数２
４(10)を実現する。前記加算器６９の加算値を前記カウ
ンタ５８１，５８２に出力する。この場合、連続する１
バイト以上の同一画素色の画像データが検出された場合
には、シフトレジスタ５６の１ビットずつの画素スキャ
ン動作を中断し、連続する同一画素数をカウンタ５８
１，５８２の計数値に加算する。したがって、同一画素
色が連続している間のシフトレジスタ５６の１ビットず
つの画素スキャン動作を省略することになる。次に、前
記フリップフロップ６６の値はインクリメンタ７０に出
力され、このインクリメンタ７０はフリップフロップ６
６の出力値に１を加算した値を画像メモリアドレスカウ
ンタ５４に出力する。この画像メモリアドレスカウンタ
５４はインクリメンタ７０からの出力値が入力されて画
像メモリ５３から画像データを読出し、シフトレジスタ
５６の１ビットずつの画素スキャン動作を再開し、符号
化の対象となる画素色が検出された時にシフトレジスタ
５６の１ビットずつのスキャン動作を終了し、カウンタ
５８１，５８２で計数した最終的な画素数の計数値に対
応する符号を符号ＲＯＭ５９１，５９２より得る。
をフリップフロップ６５に入力して保持すると共にアド
レスメモリ６２のアドレスｎ＋１をフリップフロップ６
５に入力して保持する（アドレスメモリ６２のデータの
ＭＳＢは画素色を示すビットである。）。前記フリップ
フロップ６５のＭＳＢを除く値及び画像メモリアドレス
カウンタ５４の値はコンパレータ６７に入力され、この
コンパレータ６７はフリップフロップ６５のＭＳＢを除
く値と画像メモリアドレスカウンタ５４の値を比較して
一致し、かつフリップフロップ６５のＭＳＢとフリップ
フロップ５７１の値が一致していた場合にシフトレジス
タ５６の画素スキャン及びカウンタ５８１，５８２のイ
ンクリメント動作を中断する。その後、前記フリップフ
ロップ６５の値及びフリップフロップ６６の値がそれぞ
れ減算器６８に入力され、この減算器６８はフリップフ
ロップ６６の値からフリップフロップ６５の値を減じた
値をインクリメンタ７１に出力する。このインクリメン
タ７１は減算器６８からの入力値に＋１をインクリメン
トして算出した連続する同一画素バイト数を加算器６９
に出力する。この加算器６９はインクリメンタ７１の出
力値を３ビット左にシフトした値（バイト数をビットに
変換するために３ビット左にシフトしている）と前記カ
ウンタ５８１，５８２から入力された計数値を加算す
る。すなわち、フリップフロップ６６の値が２(10)、フ
リップフロップ６５の値が０(10)であった場合、減算器
６８の出力値は２(10)−０(10)＝２(10)となり、この２
(10)がインクリメンタ７１で＋１(10)をインクリメント
することにより３(10)となり、この３(10)が加算すべき
バイト数となる。図７に示すように、加算器６９でイン
クリメンタ７１の出力を１１ビット（ＭＳＢ）〜３ビッ
トを結線し、２ビット〜０ビット（ＬＳＢ）はＧＮＤ
（接地）に固定することにより、加算すべきビット数２
４(10)を実現する。前記加算器６９の加算値を前記カウ
ンタ５８１，５８２に出力する。この場合、連続する１
バイト以上の同一画素色の画像データが検出された場合
には、シフトレジスタ５６の１ビットずつの画素スキャ
ン動作を中断し、連続する同一画素数をカウンタ５８
１，５８２の計数値に加算する。したがって、同一画素
色が連続している間のシフトレジスタ５６の１ビットず
つの画素スキャン動作を省略することになる。次に、前
記フリップフロップ６６の値はインクリメンタ７０に出
力され、このインクリメンタ７０はフリップフロップ６
６の出力値に１を加算した値を画像メモリアドレスカウ
ンタ５４に出力する。この画像メモリアドレスカウンタ
５４はインクリメンタ７０からの出力値が入力されて画
像メモリ５３から画像データを読出し、シフトレジスタ
５６の１ビットずつの画素スキャン動作を再開し、符号
化の対象となる画素色が検出された時にシフトレジスタ
５６の１ビットずつのスキャン動作を終了し、カウンタ
５８１，５８２で計数した最終的な画素数の計数値に対
応する符号を符号ＲＯＭ５９１，５９２より得る。
【００３２】尚、画素データの１ラインの先頭にて、画
像メモリアドレスカウンタ５４の値をフリップフロップ
６５のＭＳＢを除く値をコンパレータ６７にて比較し、
一致した場合でかつ、フリップフロップ６５のＭＳＢが
１であった場合には、画素データの１ラインの先頭が黒
画素で始まるために白０ランレングスの符号を出力す
る。
像メモリアドレスカウンタ５４の値をフリップフロップ
６５のＭＳＢを除く値をコンパレータ６７にて比較し、
一致した場合でかつ、フリップフロップ６５のＭＳＢが
１であった場合には、画素データの１ラインの先頭が黒
画素で始まるために白０ランレングスの符号を出力す
る。
【００３３】又、画像メモリアドレスカウンタ５４の値
とフリップフロップ６５のＭＳＢを除く値をコンパレー
タ６７にて比較し、一致した場合でかつ、フリップフロ
ップ６５のＭＳＢとフリップフロップ５７１の値が恒等
回路５７３により一致しなかった場合には前バイトの最
終ビットで画素スキャンを終了することになるので、画
素数の係数値に該当する符号を符号ＲＯＭ５９１，５９
２より得る。
とフリップフロップ６５のＭＳＢを除く値をコンパレー
タ６７にて比較し、一致した場合でかつ、フリップフロ
ップ６５のＭＳＢとフリップフロップ５７１の値が恒等
回路５７３により一致しなかった場合には前バイトの最
終ビットで画素スキャンを終了することになるので、画
素数の係数値に該当する符号を符号ＲＯＭ５９１，５９
２より得る。
【００３４】図９は本実施例に係る二値画像圧縮装置を
ファクシミリに用いたシステム応用例であり、ファクシ
ミリ送信するときは、スキャナ４１により送信原稿をス
キャンした画像データを、システム・バスを介して画像
メモリ４２に書き込む。この画像メモリ４２に書き込れ
た画像データは読み出されシステム・バスを介して符号
化器４３により符号化されて通信インタフェース４８に
より相手ファクシミリに送信される。ファクシミリ受信
するときは、通信インタフェース４８により受信された
画像データをシステム・バスを介して復号化器４４によ
り復号化し、プリンタ４５によりプリントされて出力さ
れる。これらの動作はメインメモリＲＯＭ４６からのプ
ログラムを用いてＣＰＵ（中央処理装置）４７により行
なわれる。尚、ファクシミリの構成は種々のものが考え
られる。例えばバスの構成をシステムと画像に分けた
り、画像メモリとメインメモリを共有したり、ディスプ
レイを設けたりする等である。
ファクシミリに用いたシステム応用例であり、ファクシ
ミリ送信するときは、スキャナ４１により送信原稿をス
キャンした画像データを、システム・バスを介して画像
メモリ４２に書き込む。この画像メモリ４２に書き込れ
た画像データは読み出されシステム・バスを介して符号
化器４３により符号化されて通信インタフェース４８に
より相手ファクシミリに送信される。ファクシミリ受信
するときは、通信インタフェース４８により受信された
画像データをシステム・バスを介して復号化器４４によ
り復号化し、プリンタ４５によりプリントされて出力さ
れる。これらの動作はメインメモリＲＯＭ４６からのプ
ログラムを用いてＣＰＵ（中央処理装置）４７により行
なわれる。尚、ファクシミリの構成は種々のものが考え
られる。例えばバスの構成をシステムと画像に分けた
り、画像メモリとメインメモリを共有したり、ディスプ
レイを設けたりする等である。
【００３５】
【発明の効果】以上述べたように本発明によれば、同色
画素検出手段により、所定ビット数分の画素の一致検出
を一度に行うことにより、対象となる画素色の連続画素
数を検出するため、符号化を行なう画像データの画素の
一致検出時間及びカウント時間を短縮することができ、
高速処理を可能にすることができる。
画素検出手段により、所定ビット数分の画素の一致検出
を一度に行うことにより、対象となる画素色の連続画素
数を検出するため、符号化を行なう画像データの画素の
一致検出時間及びカウント時間を短縮することができ、
高速処理を可能にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成説明図である。
【図２】図１の画素検出部の一例を示す構成説明図であ
る。
る。
【図３】図１の画素検出部の入力及び出力の一例を示す
説明図である。
説明図である。
【図４】本発明の他の実施例を示す構成説明図である。
【図５】図４の画像データ比較部の一例を示す回路図で
ある。
ある。
【図６】図４のセレクタの一例を示す回路図である。
【図７】図４の加算器の動作を説明するための説明図で
ある。
ある。
【図８】図４のアドレスメモリの動作を説明するための
説明図である。
説明図である。
【図９】本発明を用いたシステム応用例を示す構成説明
図である。
図である。
【図１０】従来の二値画像圧縮装置を示す構成説明図で
ある。
ある。
【図１１】不一致検出部の一例を示す構成説明図であ
る。
る。
２１…画像ＲＡＭ、２２…フリップフロップ、２３…バ
レルシフタ、２４…画素検出部、２５…加算器、２６…
セレクタ、２７…カウンタ、２８…オア回路、２９…カ
ウンタ、３０…符号ＲＯＭ（タミネータ）、３１…符号
ＲＯＭ（メークアップ）、３２…不一致検出部、３３…
セレクタ、３４…セレクタ、３５…インバータ、３６…
プライオリティエンコーダ、４１…スキャナ、４２…画
像メモリ、４３…符号化器、４４…復号化器、４５…プ
リンタ、４６…メインメモリＲＯＭ、４７…ＣＰＵ、４
８…通信インタフェース。
レルシフタ、２４…画素検出部、２５…加算器、２６…
セレクタ、２７…カウンタ、２８…オア回路、２９…カ
ウンタ、３０…符号ＲＯＭ（タミネータ）、３１…符号
ＲＯＭ（メークアップ）、３２…不一致検出部、３３…
セレクタ、３４…セレクタ、３５…インバータ、３６…
プライオリティエンコーダ、４１…スキャナ、４２…画
像メモリ、４３…符号化器、４４…復号化器、４５…プ
リンタ、４６…メインメモリＲＯＭ、４７…ＣＰＵ、４
８…通信インタフェース。
Claims (3)
- 【請求項１】 所定ビットの画素データの前回画素との
一致を１ビット毎に検出する一致検出手段と、 一致検出手段の一致出力をカウントするカウント手段
と、 このカウント手段のカウント値に対応して所定符号を出
力する符号化手段とを有する二値画像圧縮装置におい
て、 所定ビットの画素データのうち連続する画素の連続画素
数を検出する連続画素検出手段と、 この連続画素検出手段により検出された連続画素数を前
記カウント手段のカウント値に加算する加算手段とを有
することを特徴とする二値画像圧縮装置。 - 【請求項２】 所定ビット数の画素データを保持し、所
定位置から１ビットづつシフトするシフト手段と、 このシフト手段から出力された１ビットの画素データと
この画素データの１ビット前の画素データとの一致を検
出する一致検出手段と、 この一致検出手段により検出された一致出力をカウント
するカウント手段と、 このカウント手段のカウント値に対応して所定符号を出
力する符号化手段とを有する二値画像圧縮装置におい
て、 所定ビットの画素データのうち連続する画素の連続画素
数を検出する連続画素検出手段と、 この連続画素検出手段により検出された連続画素数を前
記カウント手段のカウント値に加算する加算手段とを有
し、 前記シフト手段は、前記連続画素検出手段により検出さ
れた連続画素数分前記画素データをシフトすることを特
徴とする二値画像圧縮装置。 - 【請求項３】 所定ビット数の画素データを保持し、所
定位置から１ビットづつシフトするシフト手段と、 このシフト手段から出力された１ビットの画素データと
この画素データの１ビット前の画素データとの一致を検
出する一致検出手段と、 この一致検出手段により検出された一致出力をカウント
するカウント手段と、 このカウント手段のカウント値に対応して所定符号を出
力する符号化手段とを有する二値画像圧縮装置におい
て、 所定ビットの画素データのうち１バイト以上連続する画
素の連続画素数を検出する連続画素検出手段と、 この連続画素検出手段により検出された連続画素数を前
記カウント手段のカウント値に加算する加算手段とを有
し、 前記シフト手段は、前記連続画素検出手段により検出さ
れた連続画素数分前記画素データをシフトすることを特
徴とする二値画像圧縮装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26252094A JPH07236065A (ja) | 1993-12-27 | 1994-10-26 | 二値画像圧縮装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-331952 | 1993-12-27 | ||
| JP33195293 | 1993-12-27 | ||
| JP26252094A JPH07236065A (ja) | 1993-12-27 | 1994-10-26 | 二値画像圧縮装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07236065A true JPH07236065A (ja) | 1995-09-05 |
Family
ID=26545580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26252094A Pending JPH07236065A (ja) | 1993-12-27 | 1994-10-26 | 二値画像圧縮装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07236065A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002354267A (ja) * | 2001-05-25 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 画像符号化装置、画像符号化方法およびその記憶媒体 |
| US6915017B2 (en) | 2001-04-24 | 2005-07-05 | Ricoh Company, Ltd. | Image compression apparatus, image expansion apparatus, image forming apparatus, image compression method, image expansion method and storage medium |
| US7079691B2 (en) | 2000-10-31 | 2006-07-18 | Ricoh Company, Ltd. | Method of and apparatus for encoding, method of and apparatus for decoding, and image forming apparatus |
-
1994
- 1994-10-26 JP JP26252094A patent/JPH07236065A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079691B2 (en) | 2000-10-31 | 2006-07-18 | Ricoh Company, Ltd. | Method of and apparatus for encoding, method of and apparatus for decoding, and image forming apparatus |
| US7359557B2 (en) | 2000-10-31 | 2008-04-15 | Ricoh Company, Ltd. | Method of and apparatus for encoding, method of and apparatus for decoding, and image forming apparatus |
| US6915017B2 (en) | 2001-04-24 | 2005-07-05 | Ricoh Company, Ltd. | Image compression apparatus, image expansion apparatus, image forming apparatus, image compression method, image expansion method and storage medium |
| US7483586B2 (en) | 2001-04-24 | 2009-01-27 | Ricoh Company, Ltd. | Image compression apparatus, image expansion apparatus, image forming apparatus, image compression method, image expansion method and storage medium |
| JP2002354267A (ja) * | 2001-05-25 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 画像符号化装置、画像符号化方法およびその記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001821B1 (ko) | 2진 데이타 압축, 신장 처리 장치 | |
| US5319463A (en) | Arrangement and method of preprocessing binary picture data prior to run-length encoding | |
| US4597016A (en) | Encoding/decoding system | |
| US4688100A (en) | Video data encoding/decoding apparatus | |
| JPS6223504B2 (ja) | ||
| US4760461A (en) | Binary data compression and expansion processing apparatus | |
| US4353096A (en) | Digital facsimile system to band-compress half-tone picture signals | |
| JPH0424907B2 (ja) | ||
| US4918540A (en) | System for encoding or decoding analog video signals | |
| US5067023A (en) | Image data coding apparatus | |
| US3984833A (en) | Apparatus for encoding extended run-length codes | |
| JPH0460391B2 (ja) | ||
| US6947604B2 (en) | Method and hardware to implement two-dimensional compression | |
| US4504115A (en) | Digital facsimile communication system capable of representing tone differences | |
| GB1517383A (en) | Data compression for facsimile transmission | |
| US5452092A (en) | Changing pixel detector for coding of image data | |
| JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
| JP2833743B2 (ja) | Ｍｈ符号復号器 | |
| JP3433276B2 (ja) | 画像信号圧縮方法及び装置，画像信号復元方法及び装置，画像信号圧縮・復元方法及び装置，並びにプリンタ装置 | |
| JP2602401B2 (ja) | 画信号補正回路 | |
| JP2806310B2 (ja) | 符号化装置及びそれを備えたファクシミリ装置 | |
| GB2269507A (en) | Coding a video signal to facilitate aspect ratio conversion | |
| JPH053185B2 (ja) | ||
| JP2586143B2 (ja) | Ｍｈ伸長回路 | |
| JP3076363B2 (ja) | 符号化／復号化装置 |