JPH0723939B2 - スメクティック電気光学表示装置 - Google Patents

スメクティック電気光学表示装置

Info

Publication number
JPH0723939B2
JPH0723939B2 JP59215365A JP21536584A JPH0723939B2 JP H0723939 B2 JPH0723939 B2 JP H0723939B2 JP 59215365 A JP59215365 A JP 59215365A JP 21536584 A JP21536584 A JP 21536584A JP H0723939 B2 JPH0723939 B2 JP H0723939B2
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage pulse
voltage
smectic liquid
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59215365A
Other languages
English (en)
Other versions
JPS61179421A (ja
Inventor
隆正 原田
雅明 田口
浩二 岩佐
Original Assignee
セイコー電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコー電子工業株式会社 filed Critical セイコー電子工業株式会社
Priority to JP59215365A priority Critical patent/JPH0723939B2/ja
Publication of JPS61179421A publication Critical patent/JPS61179421A/ja
Publication of JPH0723939B2 publication Critical patent/JPH0723939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、カイラルスメクティックC液晶を用いた液晶
電気光学装置に関する。
(従来技術) 近年、高速応答性と記憶保持性を持つディスプレイ装置
としてカイラルスメクティックC相(以下SmCと呼
ぶ)を使用した液晶表示パネルが注目されている。
このカイラルスメクティックC相を持つ液晶として、例
えば、 2−メチルブチルP−[(P−n−デシロキシベンジリ
デン)アミノ] が広く知られている。この液晶は、第8図に示したよう
に一定の方位角を持って層L1、L2、L3‥‥毎に捩じれた
螺旋構造を取って配列している。
ところで、このSmCは、その螺旋ピッチ(通常数μ
m)よりも小さい1μm程度の間隙を持った2枚の基板
B,Bの間に注入されると(第9図)、液晶分子は、螺旋
構造を消失して分子軸を基板に平行にして層の法線方向
から±θだけ傾いた状態で配列する。
すなわち、セル注入された液晶は、第10図に示したよう
に層の法線から時計回りに角度θ傾いたドメインと、反
時計回りにθつまり−θ傾いたドメインを混在した状態
を持つ。
ところで、SmC液晶分子は、一般に分子軸と垂直な方
向に電気双極子を持っていて、一方のドメインがセル基
板に対して上向きに電気双極子を持つと、他方のドメイ
ンは下向きの電気双極子を持つことになる。したがっ
て、基板B,B間に電界を印加すると、基板内の液晶分子
は、層の法線方向から+θもしくは−θ傾いた位置に一
斉に揃い、また逆方向の電界を印加すると、反転して−
θもしくは+θ傾いた位置に一斉に揃った状態で配列す
る。
言うまでもなく、液晶分子は、偏向特性を持つため、基
板を透明材料により構成して両面に偏向板を配設する
と、液晶分子の配列方向により光学的な明状態と暗状態
が生じ、いわゆる液晶表示パネルの機能を持たせること
ができる。
このようにSmC液晶を使用した液晶パネルは、マイク
ロ秒台という非常に速い応答速度と、パターン表示に電
界を取り去っても表示状態を長い期間にわたって保持で
きるという大きな長所が存在する反面、非選択電界の上
限値、いわゆる液晶のスレッシュホールド電圧Vthが0.5
Vと非常に低くて(第11図)、非選択状態のマージンが
小さいため1/Nバイアス法を適用してダイナミック駆動
を行うのが実用上不可能であるという問題があった。
(目 的) 本発明はこのような問題に鑑み、1/Nバイアス法を実用
的に適用することができるSmC液晶表示装置を提供す
ることを目的とする。
すなわち、本発明の特徴とするところは、線順次走査信
号を大きく2分割し、その前半と後半において異なる状
態を書き込み、非電極選択時に液晶作動電圧以下の交番
電圧を印加するようにした点にある。
(構 成) そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。
第1図は、SmCを使用した本発明に係る液晶表示パネ
ルで、図中符号1は、液晶パネルのセルを構成する一方
の基板で、ガラス等の電気絶縁性透明板の表面にコモン
電極1a、1a‥‥を設けて表面に印刷やディッピングによ
ってポリイミド薄膜を形成し、一方向にラビング処理を
してなる一軸配向膜1bが設けられている。
2は、セルを構成する他方の基板で、電気絶縁性透明板
の表面にセグメント電極2a、2a‥‥を設けて表面に上述
したのと同様の一軸配向膜2bを形成して構成されてい
る。
このようにして配向処理を行った2枚の基板1及び2
は、その配向面同士を対向させ、SmC液晶の螺旋ピッ
チより小さい間隔dをもって平行に配設され、2枚の基
板により形成された間隙にSmC液晶が注入されてい
る。上下の基板に偏光板3及び4をそれぞれ偏光軸を直
交させて配設して、液晶分子の回動を明暗状態として表
示するようにして液晶パネルが構成されている。
第2図は、上述した液晶パネルを使用したスメクティッ
ク液晶表示装置の一実施例を示すものであって、図中符
号6は、前述した液晶表示パネルで、コモン電極とセグ
メント電極にそれぞれコモン電極駆動回路7とセグメン
ト電極駆動回路8を接続して構成されている液晶分子の
過度応答特性(第9図)を利用して階調表示を行うこと
ができる。
次に、これら駆動回路について説明する。
第3図は、コモン電極駆動回路の実施例を示すものであ
って、図中符号9は、シフトレジスタで、フレーム走査
切換信号をコモン電極走査速度に同期したクロック信号
により順次シフトさせるものである。10は、ラッチ回路
で、シフトレジスタ9からの信号をクロック信号に同期
してラッチし、後述する駆動電圧発生回路11からの駆動
電圧を出力ゲート回路12を介してコモン電極CM1、CM2
‥CMnに供給するものである。
11は、前述の駆動電圧発生回路で、図示しない電源から
液晶駆動電圧Vap、2/3Vap、1/3Vap及び0電圧をそれぞ
れトランスミッションゲート等のアナログスイッチ11
a、11b、11c、11dを介して供給され、液晶駆動電圧Vap
及び0電圧の供給を受けるアナログスイッチ11aと11b
を、また2/3Vap、1/3Vapの供給を受けるアナログスイッ
チ11c11dの出力を対として後述する出力ゲート12に出力
している。13は、J−Kフリップフロップからなる駆動
信号走査切換信号分周器で、駆動信号を1/2に分周して
出力するものである。14は、排他的論理和ゲートで、駆
動信号とこの信号の1/2周波の信号が入力し、駆動信号
に同期した1/2周波の信号を出力するものである。排他
的論理和ゲート14からの信号は、直接及びインバータ15
を介して駆動電圧発生回路11の対をなすアナログスイッ
チ11a、11b及び11c、11dの制御端子に入力し、駆動電圧
発生回路11から0電圧と2/3VapもしくはVapと1/3Vapを
出力させる。12は、2つのアナログスイッチ12a、12bを
それぞれ対にしてなる出力ゲートで、それぞれ駆動電圧
発生回路11から電圧供給を受け、一方のアナログスイッ
チ12aはラッチ回路10からの出力信号が直接に、他方の
アナログスイッチ12bはラッチ回路10からの出力信号が
インバータ16、16‥‥により反転されて入力している。
第4図は、前述したセグメント電極駆動回路の実施例を
示すものであって、図中符号17は、シフトレジスタで、
データ信号とセグメント電極走査タイミング、つまり副
走査クロックCK2が入力し、データ信号をクロックCK2
よりシフトするように構成されている。18は、ラッチ回
路でシフトレジスタ17からの信号をクロック信号CK1
同期してラッチするものである。
19、19、19‥‥は、排他的論理和ゲートで、駆動信号分
周用のJ−Kフリップフロップ22からの信号とラッチ回
路18からのデータ信号が入力し、その出力は後述する出
力ゲート回路21に入力している。20は、前述の駆動電圧
発生回路で、図示しない電源からの液晶駆動電圧Vap、2
/3Vap、1/3Vap及び0電圧をそれぞれトランスミッショ
ンゲート等のアナログスイッチ20a、20b、20c、20dを介
して供給され、液晶駆動電圧Vap及び0電圧の供給を受
けるアナログスイッチ20aと20bを、また2/3Vap、1/3Vap
の供給を受けるアナログスイッチ20cと20dの出力を対と
して後述する出力ゲート21に出力している。22は、J−
Kフリップフロップからなる駆動信号走査切換信号分周
器で、駆動信号を1/2に分周して出力するものである。2
3は、排他的論理和ゲートで、駆動信号とこの信号の1/2
周波の信号が入力し、駆動信号に同期した1/2周波の信
号を出力するものである。排他的論理和ゲート23からの
信号は、直接及びインバータ24を介して駆動電圧発生回
路20の対をなすアナログスイッチ20a、20b及び20c、20d
の制御端子に入力し、駆動電圧発生回路20から0電圧と
2/3VapもしくはVapと1/3Vapを出力させる。21は、2つ
のアナログスイッチ21a、21bを対にしてなる出力ゲート
で、それぞれ駆動電圧発生回路20から電圧の供給を受
け、一方のアナログスイッチ21aは排他的論理和ゲート1
9からの出力信号が直接に、他方のアナログスイッチ21b
は排他的論理和ゲート19からの出力信号がインバータ2
5、25‥‥により反転されて入力している。
次に、このように構成した装置の動作を第3図、第5図
及び第6図に示した波形図に基づいて説明する。
フレーム走査切換信号が出力すると、シフトレジスタ9
を介してラッチ回路10によりラッチされ第1番目のコモ
ン電極CM1が選択状態となり、また他のコモン電極CM2
‥CMnは非選択状態となって、走査電極の走査が開始さ
れる。
他方、駆動信号は、排他的論理和ゲート13によりコモン
電極選択クロックに同期した2倍周波の信号に変換され
て排他的論理和ゲート14に入力する。これにより排他的
論理和ゲート14に入力した駆動信号は、その位相を反転
されて駆動電圧発生回路11に入力する。
コモン電極の走査期間において、第5図の排他的論理和
ゲート14の出力信号に応じたタイミングで駆動電圧発生
回路11からのVap、0電圧が規定され、ラッチ回路10か
らの出力信号に応じて、アナログスイッチ12a、12bによ
り選択されてコモン電極へ出力される。コモン電極CM1
に対して、走査期間の1/4周期目において、Vap、2/4周
期目に0電圧、3/4周期目に0電圧、4/4周期目にVapが
供給される。以後のコモン電極CM1に対しては、駆動電
圧発生回路11からの2/3Vap、1/3Vapが、アナログスイッ
チ12a、12bによって選択されて供給される。コモン電極
CM2,CM3‥CMnに対しては、上記波形が順次印加される。
他方、セグメント電極駆動回路(第4図)においては、
データ信号は、シフトレジスタ17に入力し、ラッチ回路
18にラッチされて排他的論理和ゲート19、19‥‥に入力
する。このデータ信号は、他方の端子から入力している
駆動信号の2倍周波の信号の入力により、その位相を反
転されて出力ゲート21に入力する。
コモン電極の走査期間におけるセグメント電極に対して
は、表示データが明反転データの場合は、走査期間の前
半において駆動電圧発生回路20からの0,Vap電圧が、そ
の後半においては、1/3Vap、2/3Vapがアナログスイッチ
21a、21bにより選択されて供給される。より具体的に
は、走査期間の1/4周期目に0電圧、2/4周期目にVap、3
/4周期目に1/3Vap、4/4周期目に2/3Vapが供給される。
他方、表示データが明反転データの場合は、排他的論理
和ゲート19からの出力が変転し、走査期間の1/4周期目
に2/3Vap、2/4周期目に1/3Vap、3/4周期目にVap、4/4周
期目に0電圧となる。また、表示データが非反転の場合
は、駆動電圧発生回路20からの1/3Vap、2/3Vapがアナロ
グスイッチ21a、21bにより選択されてセグメント電極へ
供給される。
第12図は、上記コモン電極の走査信号と、セグメント電
極のデータ信号とを組み合わせたとき、画素に印加され
る合成電圧パルスを具体的に示す図である。
第6図は、画素に印加される合成電圧パルスの波形をよ
り具体的に示すものである。
第6図(2)は、線順次走査信号に同期して画素へ印加
される明反転合成電圧パルスの波形を示し、セグメント
電極のデータ信号を基準としてコモン電極の走査信号と
から合成したものである。第6図(3)は画素へ印加さ
れる暗反転合成電圧パルスの波形であり、暗反転データ
信号とコモン電極の走査信号とから合成したものであ
る。
すなわち、第6図(2)において、コモン電極上の明状
態となるべき画素は、線順次走査信号の1/4周期目にお
いて、必要とする電界と逆方向の電界、この例では負電
界が印加され、線順次走査信号の2/4周期目において目
的方向の電界、この例では正電界が印加されて明状態が
書き込まれる。3/4周期目以後は、±1/3Vapの電圧が印
加され、画素は反転することがない。
また、第6図(3)においては、コモン電極上の暗状態
となるべき画素は、線順次走査信号の3/4周期目におい
て、必要とする電界と逆方向の電界、この例では正電界
が印加され、線順次走査信号の4/4周期目において目的
方向の電界、この例では負電界が印加されて暗状態が書
き込まれる。以後、±1/3Vapの電圧が印加され、画素は
反転することがない。
この過程により液晶作動電圧Vapの正方向と負方向の両
方向の電界が画素に印加されるため、画素を形成してい
る液晶が電荷を蓄積することがない。また、このように
して書き込みを終了した後には、1/nバイアス法の宿命
として必然的に液晶駆動電圧の1/n、この実施例では1/3
Vapというスメクティック液晶のスレッシュホールド電
圧Vthを超えない電圧が画素に印加することになるが、
この電界は、第7図に示したように、一旦、選択された
液晶のドメインaから若干変位したbの位置を中心とし
て液晶分子を動的に保持するように作用する。このよう
にして全てのコモン電極の走査が終了すると、第2のフ
レーム目の走査に移って次の情報の書き込みを開始す
る。
なお、上述した実施例において、スメクティック液晶パ
ネルを1/3平均化法により駆動したが、これに限られな
いことは言うまでもない。
(効 果) 以上、説明したように本発明によれば、表面に走査電極
と配向膜を設けた2枚の基板を配向膜側を相対向させて
スメクティック液晶化合物を注入し、基板間隔をスメク
ティック液晶分子の螺旋ピッチ以下に制限してスメクテ
ィック液晶パネルを構成するとともに、線順次走査信号
を大きく2分割し、その前半と後半において異なる状態
を書き込むようにしたので、部分書き込みができるばか
りでなく、1つのフレーム走査で全ての情報を書き込む
ことができて表示速度を向上することができる。また、
非選択時に液晶作動電圧以下の交流電流を印加すること
により書き込み状態を同時に保持するようにしたので、
スレッシュホールド電圧を高く取ることができ、1/N平
均化バイアス法を適用することができ、多分割ダイナミ
ック表示を行うことができる。また、画素部の液晶に
は、選択期間、非選択期間ともに、極性が反対で、絶対
値の等しいパルスが印加されるので、直流成分は零であ
り電荷の蓄積はなく、液晶の長寿命化を達成するもので
ある。
【図面の簡単な説明】
第1図は、本発明に使用するスメクティック液晶パネル
の一実施例を示す装置の斜視断面図、第2図は、本発明
の液晶電気光学装置の構成を示す概要図、第3図、第4
図は、それぞれ同上装置におけるコモン電極駆動回路、
及びセグメント電極駆動回路の一実施例を示すブロック
図、第5図、第6図は、同上装置の動作を示す波形図、
第7図は、同上装置における液晶分子の運動形態を示す
模式図、第8図は、カイラルスメクティック液晶の分子
配列を示す模式図、第9図(イ)、(ロ)は、それぞれ
セル間隙を液晶分子の螺旋ピッチ以下にしたときの分子
の配列を示す模式図、第10図は、スメクティック液晶の
ドメインと偏光の関係を示す説明図、第11図は、スメク
ティック液晶に作用する電界と光学的濃度の関係を示す
特性図、第12図は、コモン電極の走査信号と、セグメン
ト電極のデータ信号との組み合わせによる、画素に印加
される合成電圧パルスを示す。 1a……コモン電極 1b……一軸配向膜 2a……セグメント電極 2b……ランダム水平配向膜 6……液晶パネル 7……コモン電極駆動回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩佐 浩二 東京都江東区亀戸6丁目31番1号 セイコ ー電子工業株式会社内 (56)参考文献 特開 昭56−107216(JP,A) 特開 昭58−179890(JP,A) 特開 昭60−235121(JP,A) 特開 昭60−172029(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】表面に複数のコモン電極を設けた一方の基
    板と、表面に複数のセグメント電極を設けた他方の基板
    とを間隙を設けて電極面が対向するように配設し、該間
    隙にスメクティック液晶化合物を封入するとともに該間
    隙を該スメクティック液晶化合物の螺旋ピッチ以下に制
    限し、該コモン電極と該セグメント電極の各交差部にお
    いて画素を形成し、該コモン電極を線順次に選択して走
    査し、該コモン電極に供給される走査信号と該走査信号
    に同期して該セグメント電極に供給されるデータ信号と
    の電位差の合成パルスに応じて、該画素部のスメクティ
    ック液晶の分子が2つの安定な配列状態に書き込まれる
    スメクティック液晶電気光学装置において、 コモン電極の選択期間においては、前記画素部へ印加す
    る合成電圧パルスは大きく2分割され、データ信号の表
    示データに応じて、一方の安定状態が書き込まれる前記
    合成電圧パルスの前半と、他方の安定状態が書き込まれ
    る前記合成電圧パルスの後半とからなっており、 前記一方の安定状態が書き込まれる際には、前記合成電
    圧パルスの前半は、各々がスメクティック液晶の動作電
    圧以上である他方の極性の電圧パルスとこれに続く一方
    の極性の電圧パルスとを含み、前記合成電圧パルスの後
    半は、各々がスメクティック液晶の動作電圧以下で互い
    に極性を異にする電圧パルスを含み、 前記他方の安定状態が書き込まれる際には、前記合成電
    圧パルスの前半は、各々が互いに極性を異にする電圧パ
    ルスを含み、前記合成電圧パルスの後半は、各々がスメ
    クティック液晶の動作電圧以上である1方の極性の電圧
    パルスとこれに続く他方の極性の電圧パルスとを含むも
    のであり、 コモン電極の非選択期間において、各々がスメクティッ
    ク液晶の動作電圧以下である電圧パルスからなる交流電
    圧パルスを画素部に印加して、前記書き込まれた状態を
    維持することを特徴とするスメクティック液晶電気光学
    装置。
JP59215365A 1984-10-15 1984-10-15 スメクティック電気光学表示装置 Expired - Fee Related JPH0723939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59215365A JPH0723939B2 (ja) 1984-10-15 1984-10-15 スメクティック電気光学表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59215365A JPH0723939B2 (ja) 1984-10-15 1984-10-15 スメクティック電気光学表示装置

Publications (2)

Publication Number Publication Date
JPS61179421A JPS61179421A (ja) 1986-08-12
JPH0723939B2 true JPH0723939B2 (ja) 1995-03-15

Family

ID=16671081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59215365A Expired - Fee Related JPH0723939B2 (ja) 1984-10-15 1984-10-15 スメクティック電気光学表示装置

Country Status (1)

Country Link
JP (1) JPH0723939B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2524100B2 (ja) * 1985-04-04 1996-08-14 株式会社精工舎 電気光学的表示装置の駆動方法
JP2505761B2 (ja) * 1986-08-18 1996-06-12 キヤノン株式会社 光学変調素子の駆動法
JPS6360428A (ja) * 1986-08-29 1988-03-16 Canon Inc 光学変調素子の駆動法
JP2593657B2 (ja) * 1987-04-30 1997-03-26 セイコー電子工業株式会社 強誘電性液晶電気光学装置
JPH02232623A (ja) * 1989-03-07 1990-09-14 Stanley Electric Co Ltd 液晶シャッタの駆動装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629919B2 (ja) * 1982-04-16 1994-04-20 株式会社日立製作所 液晶素子の駆動方法
JPS60172029A (ja) * 1984-02-17 1985-09-05 Canon Inc 液晶装置
JPS60235121A (ja) * 1984-05-09 1985-11-21 Seiko Epson Corp 液晶素子の駆動方法

Also Published As

Publication number Publication date
JPS61179421A (ja) 1986-08-12

Similar Documents

Publication Publication Date Title
KR960005738B1 (ko) 강유전성 액정 전자 광학 장치 및 액정 표시 장치
US4715688A (en) Ferroelectric liquid crystal display device having an A.C. holding voltage
JPH0466327B2 (ja)
JPH052208B2 (ja)
EP0491377B1 (en) Method of driving a matrix-type liquid crystal display device
KR20040002469A (ko) 액정 표시 장치의 구동 방법 및 액정 표시 장치
KR100770506B1 (ko) 액정 표시 장치의 구동 회로, 액정 표시 장치, 액정 표시장치의 구동 방법, 및 전자기기
EP0542518B1 (en) Liquid crystal element and driving method thereof
JP2849740B2 (ja) 強誘電性液晶電気光学装置
JPS6261930B2 (ja)
JP2680392B2 (ja) マトリクス型強誘電性液晶表示装置
JPH0473846B2 (ja)
JPS61179421A (ja) スメクテイツク液晶表示装置
JPS6194027A (ja) カイラルスメクティック液晶電気光学装置
JPH0782167B2 (ja) 液晶表示装置
JPS61241731A (ja) スメクテイック液晶装置
JP2673805B2 (ja) 強誘電性液晶電気光学装置
JPS6230224A (ja) スメクテイツク液晶装置
JPS62134691A (ja) 液晶装置
JP2770019B2 (ja) 液晶装置
JP2730548B2 (ja) マトリックス型液晶表示装置
KR920007127B1 (ko) 매트릭스형 액정 광학 장치의 구동 방법
JPH03274019A (ja) 液晶装置
JP2790137B2 (ja) マトリックス型液晶表示装置
JPS62133426A (ja) 液晶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees