JPH0724277B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0724277B2 JPH0724277B2 JP2046252A JP4625290A JPH0724277B2 JP H0724277 B2 JPH0724277 B2 JP H0724277B2 JP 2046252 A JP2046252 A JP 2046252A JP 4625290 A JP4625290 A JP 4625290A JP H0724277 B2 JPH0724277 B2 JP H0724277B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- diffusion layer
- measurement
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000005259 measurement Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 230000001681 protective effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、MOS電界効果トランジスタの耐圧測定時にお
ける破壊を防止した半導体装置に関する。
ける破壊を防止した半導体装置に関する。
（ロ）従来の技術 半導体集積回路のウエハー製造において、一般に製造工
程終了後にウエハー上に組み込まれた各種のテスト用素
子（MOS電界効果トランジスタ、抵抗、容量等）の測定
を行ない、その評価結果に基づいて不良ウエハー、又は
不良ロットの選別が行なわれている。
程終了後にウエハー上に組み込まれた各種のテスト用素
子（MOS電界効果トランジスタ、抵抗、容量等）の測定
を行ない、その評価結果に基づいて不良ウエハー、又は
不良ロットの選別が行なわれている。
このうち、MOS電界効果トランジスタ（以下、MOSトラン
ジスタと略す）の測定パターンはゲート電極、ソース拡
散層、ドレイン拡散層、及び基板コンタクト用拡散層
と、それぞれから取り出して形成された４つの電極パッ
ドから構成されている。
ジスタと略す）の測定パターンはゲート電極、ソース拡
散層、ドレイン拡散層、及び基板コンタクト用拡散層
と、それぞれから取り出して形成された４つの電極パッ
ドから構成されている。
ところで、MOSトランジスタの測定は、ソース・ドレイ
ン耐圧の測定とその他の測定（しきい値電圧、飽和電流
の測定）とから成っているが、前者の測定時にはMOSト
ランジスタのドレイン拡散層と基板との接合部分が破壊
し易いという問題がある。
ン耐圧の測定とその他の測定（しきい値電圧、飽和電流
の測定）とから成っているが、前者の測定時にはMOSト
ランジスタのドレイン拡散層と基板との接合部分が破壊
し易いという問題がある。
微細化した構造のMOSトランジスタ（いわゆるLDD構造又
はDDD構造のMOSトランジスタ）ではさらに破壊し易い。
はDDD構造のMOSトランジスタ）ではさらに破壊し易い。
これは、ソース・ドレイン間にソース・ドレイン耐圧を
越える電圧を印加した時に生ずる過電流（アバランシエ
降伏現象によるもので、数10mA〜数100mAのドレイン電
流）によって前記の接合部分が熱的に破壊するものと推
定される。
越える電圧を印加した時に生ずる過電流（アバランシエ
降伏現象によるもので、数10mA〜数100mAのドレイン電
流）によって前記の接合部分が熱的に破壊するものと推
定される。
微細化MOSトランジスタにおいてはソース・ドレイン拡
散層は浅く形成されており、まか低濃度領域を有するた
めに過電流による影響を受け易いものと考えられる。
散層は浅く形成されており、まか低濃度領域を有するた
めに過電流による影響を受け易いものと考えられる。
この点に関して従来技術では、外付けの保護用抵抗（5K
Ω〜100KΩ）をドレイン電極パッドに対応するプローブ
カードの深針にあらかじめ取り付けることによって、前
記過電流を減衰させ、MOSトランジスタの破壊を防止し
ていた。
Ω〜100KΩ）をドレイン電極パッドに対応するプローブ
カードの深針にあらかじめ取り付けることによって、前
記過電流を減衰させ、MOSトランジスタの破壊を防止し
ていた。
（ハ）発明が解決しようとする課題 しかしこの方法では、プローブカードの深針に保護用抵
抗をハンダ付け等によって取り付けなければならない。
抗をハンダ付け等によって取り付けなければならない。
また、この保護用抵抗が正常に取り付けられているか否
かを測定の前に点検する必要があり、測定工程が煩雑に
なるという欠点があった。
かを測定の前に点検する必要があり、測定工程が煩雑に
なるという欠点があった。
本発明はかかる従来の課題に鑑みて創作されたものであ
り、外付けの保護用抵抗を用いることなく、耐圧測定時
のMOSトランジスタの破壊を防止することを目的とす
る。
り、外付けの保護用抵抗を用いることなく、耐圧測定時
のMOSトランジスタの破壊を防止することを目的とす
る。
（ニ）課題を解決するための手段 本発明は、MOSトランジスタのドレイン拡散層と高抵抗
の配線によって接続されたソース・ドレイン耐圧測定用
の第１のパッドと、 前記ドレイン拡散層と低抵抗の配線によって接続された
第２のパッドとを具備することを特徴としている。
の配線によって接続されたソース・ドレイン耐圧測定用
の第１のパッドと、 前記ドレイン拡散層と低抵抗の配線によって接続された
第２のパッドとを具備することを特徴としている。
（ホ）作用 本発明によれば、MOSトランジスタのドレイン拡散層と
第１のパッドとの間に高抵抗の配線が設けられているの
で、耐圧測定についてはこの第１のパッドを使用するこ
とにより、前記高抵抗の配線が過電流を減衰させる作用
を有するのでMOSトランジスタの破壊を防止できる。
第１のパッドとの間に高抵抗の配線が設けられているの
で、耐圧測定についてはこの第１のパッドを使用するこ
とにより、前記高抵抗の配線が過電流を減衰させる作用
を有するのでMOSトランジスタの破壊を防止できる。
また、前記ドレイン拡散層と第２のパッドとの間は低抵
抗の配線で接続されているので、その他の測定（しきい
値電圧、飽和電流の測定）については第２のパッドを使
用することにより、抵抗の影響を受けずにMOSトランジ
スタ本来の特性を測定できる。
抗の配線で接続されているので、その他の測定（しきい
値電圧、飽和電流の測定）については第２のパッドを使
用することにより、抵抗の影響を受けずにMOSトランジ
スタ本来の特性を測定できる。
このように、本発明によれば外付けの保護用抵抗を用い
ることなく耐圧測定時のMOSトランジスタの破壊を防止
でき、しかも単一のMOSトランジスタ・パターンでしき
い値電圧等のその他の電気的特性も精度良く測定するこ
とができる。
ることなく耐圧測定時のMOSトランジスタの破壊を防止
でき、しかも単一のMOSトランジスタ・パターンでしき
い値電圧等のその他の電気的特性も精度良く測定するこ
とができる。
（ヘ）実施例 第１図は、本発明の実施例に係る半導体装置のチップパ
ターンを示すものである。
ターンを示すものである。
図において、（１）は半導体基板、（２）はゲート電
極、（３）はソース拡散層、（４）はドレイン拡散層、
（５）は基板コンタクト用拡散層、（6A）〜（6F）はコ
ンタクトホール、（7A）〜（7F）はアルミニウム配線、
（８）はポリシリコン配線、（９）はドレイン拡散層
（４）からポリシリコン配線（８）を介して取り出され
たソース・ドレイン耐圧測定用の第１のパッド、（10）
はドレイン拡散層（４）からアルミニウム配線（7C）を
介して取り出された第２のパッドである。
極、（３）はソース拡散層、（４）はドレイン拡散層、
（５）は基板コンタクト用拡散層、（6A）〜（6F）はコ
ンタクトホール、（7A）〜（7F）はアルミニウム配線、
（８）はポリシリコン配線、（９）はドレイン拡散層
（４）からポリシリコン配線（８）を介して取り出され
たソース・ドレイン耐圧測定用の第１のパッド、（10）
はドレイン拡散層（４）からアルミニウム配線（7C）を
介して取り出された第２のパッドである。
ここでポリシリコン膜のシート抵抗を例えば50Ω／口と
し、配線幅を1.5μｍ、配線長を300μｍに形成すれば、
ポリシリコン配線（８）の抵抗値は10KΩとできる。
し、配線幅を1.5μｍ、配線長を300μｍに形成すれば、
ポリシリコン配線（８）の抵抗値は10KΩとできる。
以上のように構成された半導体装置について、以下その
測定法を説明する。
測定法を説明する。
第１のパッド（９）、第２のパッド（10）及び図示して
いないゲート電極（２）、ソース拡散層（３）及び基板
コンタクト用拡散層（５）からそれぞれ取り出して設け
たパッドに深針を立て、ドレイン電極には、ソース・ド
レイン耐圧測定の場合には第１のパッド（９）を使用し
て測定を行ない、その他の測定（しきい値電圧、飽和電
流測定等）の場合には第２のパッド（10）を使用して測
定を行なう。
いないゲート電極（２）、ソース拡散層（３）及び基板
コンタクト用拡散層（５）からそれぞれ取り出して設け
たパッドに深針を立て、ドレイン電極には、ソース・ド
レイン耐圧測定の場合には第１のパッド（９）を使用し
て測定を行ない、その他の測定（しきい値電圧、飽和電
流測定等）の場合には第２のパッド（10）を使用して測
定を行なう。
以上のように本実施例によれば、ドレイン拡散層（４）
と第１のパッド（９）との間に10KΩのポリシリコン配
線（８）が設けられ、ドレイン拡散層（４）と第２のパ
ッド（10）との間はアルミニウム配線（7C）で接続され
ているので、前述のような測定法に従うことによって、
耐圧測定時のMOSトランジスタの破壊を防止でき、しか
もその他の電気的特性（しきい値電圧、飽和電流）も精
度よく測定できる。
と第１のパッド（９）との間に10KΩのポリシリコン配
線（８）が設けられ、ドレイン拡散層（４）と第２のパ
ッド（10）との間はアルミニウム配線（7C）で接続され
ているので、前述のような測定法に従うことによって、
耐圧測定時のMOSトランジスタの破壊を防止でき、しか
もその他の電気的特性（しきい値電圧、飽和電流）も精
度よく測定できる。
（ト）発明の効果 以上説明したように、本発明の半導体装置はMOSトラン
ジスタのドレイン拡散層と高抵抗の配線によって接続さ
れたソース・ドレイン耐圧測定用の第１のパッドと、前
記ドレイン拡散層と低抵抗の配線によって接続された第
２のパッドとを具備しているので、ソース・ドレイン耐
圧測定時のMOSトランジスタの破壊を防止でき、しかも
その他の電気的特性（しきい値電圧、飽和電流）も精度
良く測定できる半導体装置を提供することができる。
ジスタのドレイン拡散層と高抵抗の配線によって接続さ
れたソース・ドレイン耐圧測定用の第１のパッドと、前
記ドレイン拡散層と低抵抗の配線によって接続された第
２のパッドとを具備しているので、ソース・ドレイン耐
圧測定時のMOSトランジスタの破壊を防止でき、しかも
その他の電気的特性（しきい値電圧、飽和電流）も精度
良く測定できる半導体装置を提供することができる。
さらに、外付けの保護用抵抗を必要としないので測定工
程を簡略化することができる。
程を簡略化することができる。
第１図は、本発明の実施例に係る半導体装置のチップパ
ターン図である。
ターン図である。
Claims (3)
- 【請求項１】MOS電界効果トランジスタのドレイン拡散
層と高抵抗の配線によって接続されたソース・ドレイン
耐圧測定用の第１のパッドと、 前記ドレイン拡散層と低抵抗の配線によって接続された
第２のパッドとを具備することを特徴とする半導体装
置。 - 【請求項２】前記高抵抗の配線の高抵抗部分はポリシリ
コン配線によって形成されていることを特徴とする請求
項第１項記載の半導体装置。 - 【請求項３】前記低抵抗の配線は、アルミニウム配線又
はアルミニウム合金配線によって形成されていることを
特徴とする請求項第１項又は請求項第２項記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046252A JPH0724277B2 (ja) | 1990-02-27 | 1990-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046252A JPH0724277B2 (ja) | 1990-02-27 | 1990-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03248546A JPH03248546A (ja) | 1991-11-06 |
| JPH0724277B2 true JPH0724277B2 (ja) | 1995-03-15 |
Family
ID=12741984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2046252A Expired - Lifetime JPH0724277B2 (ja) | 1990-02-27 | 1990-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724277B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10429228B2 (en) * | 2013-05-13 | 2019-10-01 | The Boeing Company | Fuel level measurement using in-tank measuring system |
| CN121595927A (zh) * | 2026-01-29 | 2026-03-03 | 合肥晶合集成电路股份有限公司 | 半导体测试结构及保护mos管的选取方法 |
-
1990
- 1990-02-27 JP JP2046252A patent/JPH0724277B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03248546A (ja) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320201B1 (en) | Semiconductor reliability test chip | |
| JPH07169807A (ja) | 半導体ウェハ | |
| JP2858390B2 (ja) | 縦型半導体装置の特性測定方法 | |
| US5153696A (en) | MOS FET with current sensing terminal | |
| JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
| JP3063167B2 (ja) | 電流検出端子付ｍｏｓ ｆｅｔおよびその製造方法 | |
| JPH0724277B2 (ja) | 半導体装置 | |
| Meng et al. | Layout-aware, distributed, compact model for multi-finger MOSFETs operating under ESD conditions | |
| JP3097643B2 (ja) | 半導体装置の試験方法及び半導体装置 | |
| KR20010029742A (ko) | 반도체 웨이퍼용 특성 평가회로 및 그 평가방법 | |
| JP2007522653A (ja) | ラッチアップに対する脆弱性について集積回路をテストする方法及び装置 | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JP2713258B2 (ja) | 半導体装置およびその検査方法 | |
| JP2001127126A (ja) | 半導体素子の評価方法 | |
| JPH0153513B2 (ja) | ||
| JP2975795B2 (ja) | プロ−ブカ−ドを用いた半導体素子の特性測定方法 | |
| JPS6333665A (ja) | コンタクト抵抗測定パタ−ン | |
| JPH01217976A (ja) | 縦型電界効果トランジスタおよびその選別・組立方法 | |
| JPS6148927A (ja) | 半導体装置 | |
| JP2005116606A (ja) | 電子デバイスの検査方法 | |
| JPH02166748A (ja) | 温度検査回路 | |
| JP3223961B2 (ja) | 層間膜平坦性測定機能素子および層間膜平坦性評価方法 | |
| JPH055371B2 (ja) | ||
| JPS6242378B2 (ja) | ||
| JPS5818781B2 (ja) | 半導体装置 |