JPH07253764A

JPH07253764A - 液晶表示装置

Info

Publication number: JPH07253764A
Application number: JP4379994A
Authority: JP
Inventors: Kenichi Kato; 憲一加藤; Yasushi Kubota; 靖久保田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-03-15
Filing date: 1994-03-15
Publication date: 1995-10-03

Abstract

(57)【要約】【構成】液晶表示素子１は、画素容量２に画像信号を
供給する画素駆動回路３を有している。画素駆動回路３
は、走査信号によって走査されたときに、画像表示に関
する情報であるデータ信号を取り込むと共に、次に走査
されるまで上記データ信号を保持するデータ保持部７
と、上記データ信号に基づいて画素容量２に供給する画
像信号の実効電圧を設定する階調信号制御部８と、基準
信号に基づいて上記画像信号の極性を反転させる極性制
御部９とを備えている。これにより、画素容量２に供給
される画像信号が交流化される。また、データ信号のダ
イナミックレンジを従来のほぼ半分程度にすることがで
きる。さらに、液晶層６の誘電率が変化しても、実効電
圧をほぼ一定に保つことができる。【効果】簡単な構成で、消費電力が小さく、かつ、階
調表示が可能で、しかも、光学的応答時間が短い液晶表
示装置を提供することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばマトリックス型
液晶表示装置等の液晶表示装置に関するものである。

【０００２】

【従来の技術】従来の液晶表示装置について、図１２を
参照しながら、以下に説明する。図１２に示すように、
従来の液晶表示装置の液晶基板上に形成されている各液
晶表示素子（以下、単に素子と称する）１０１は、例え
ば電界効果トランジスタ（field effect transistor ：
ＦＥＴ）からなる画素トランジスタ１０７と、保持容量
１０８と、画素である画素容量１０２とからなってい
る。画素容量１０２は、画素電極１０４と、画素電極１
０４に対向して設けられた対向電極１０５と、これら両
電極１０４・１０５間に設けられた液晶層１０６とから
なっている。上記保持容量１０８の一端部は共通信号線
１１２に接続されている。そして、保持容量１０８の上
記一端部および画素容量１０２の対向電極１０５には、
同一の信号が印加されている。

【０００３】上記の画素トランジスタ１０７は、走査信
号線１１１を介して走査信号線駆動回路（図示せず）か
ら入力される走査信号が立ち上がったときにＯＮ状態と
なり、データ信号線１１０を介してデータ信号線駆動回
路（図示せず）から入力される画像信号としてのデータ
信号を画素容量１０２および保持容量１０８に印加す
る。また、画素トランジスタ１０７は、上記の走査信号
が立ち下がったときにＯＦＦ状態となる。上記の画素容
量１０２および保持容量１０８は、画素トランジスタ１
０７がＯＮ状態となったときに画素トランジスタ１０７
から入力されたデータ信号を、画素トランジスタ１０７
が再びＯＮ状態となるまで保持する。

【０００４】そして、各素子１０１の画素トランジスタ
１０７は、１水平走査期間毎に走査信号線駆動回路から
入力される走査信号によって順次走査され、上記の動作
を繰り返す。これにより、１垂直走査期間で全ての素子
１０１…の画素容量１０２および保持容量１０８に画像
信号が保持される。

【０００５】この際、画素容量１０２の液晶層１０６を
直流電圧で駆動すると、液晶の表示特性の劣化を引き起
こす。このため、画素容量１０２の画素電極１０４に印
加する画像信号の極性を、１垂直走査期間毎に反転する
必要がある。さらに、画素電極１０４に印加する画像信
号の極性が液晶表示画面である液晶表示パネル全体で同
一であると、通常のフレーム周期（50Hz〜70Hz）では、
映像画面のフリッカが目立つ。従って、上記従来の液晶
表示装置においては、データ信号線１１０に入力するデ
ータ信号の極性を１水平走査期間毎に反転させ、これに
より、画素容量１０２に印加する画像信号の極性を、＋
である素子１０１…の個数と−である素子１０１…の個
数とがほぼ１：１になるようにしている。つまり、上記
従来の液晶表示装置は、このようにして、＋である素子
１０１…の表示特性と−である素子１０１…の表示特性
とを相殺することにより、映像画面のフリッカが目立た
ないようにしている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置では、画素容量１０２の画素電極１０
４および対向電極１０５、即ち、液晶層１０６に、正負
両極性の画像信号を直接印加する構成となっている。こ
のため、データ信号線１１０を介してデータ信号線駆動
回路（図示せず）から入力されるデータ信号のダイナミ
ックレンジは、上記の液晶層１０６に印加される最大電
圧の２倍となる。従って、上記従来の液晶表示装置で
は、液晶表示パネルを駆動する各種回路（例えば、走査
信号線駆動回路やデータ信号線駆動回路）の電源電圧を
大きくしなければならない。

【０００７】また、上記従来の液晶表示装置では、デー
タ信号線１１０に入力するデータ信号の極性を、１水平
走査期間毎に切り換えている。このため、データ信号線
１１０に寄生している容量性の負荷においては、１水平
走査期間毎に充電・放電を繰り返すことになる。このよ
うに、負荷の充電・放電を繰り返す回数が一定時間内に
おいて多くなると、データ信号線駆動回路の消費電流が
大きくなる。

【０００８】それゆえ、上記従来の液晶表示装置では、
液晶表示パネルを駆動する各種回路の電源電圧および消
費電流が何れも大きくなるため、消費電力が大きくなる
という問題点を有している。

【０００９】例えば、近年、液晶表示装置の応用分野と
して、携帯可能に形成された情報表示端末が注目されて
いる。上記の情報表示端末においては、１垂直走査期間
よりもはるかに長い期間にわたって同一の画像信号、即
ち、同一映像画面を表示することが多い。ところが、上
述したように従来の液晶表示装置では、画素容量１０２
に印加する画像信号を１垂直走査期間毎に更新し、その
極性を反転させるので、消費電力が大きい。従って、情
報表示端末に内蔵されているバッテリの消耗が速くな
り、情報表示端末の連続使用時間が短くなってしまう。

【００１０】また、液晶の誘電率は、印加される電圧に
よって変化する。その変化速度は、通常、上記の素子１
０１に対するデータ信号の書き込み速度と比較して、10
倍以上遅い。このため、画像信号が画素容量１０２およ
び保持容量１０８に保持されている間に、液晶層１０６
の誘電率が変化してしまう。電荷Ｑ、電圧Ｖおよび静電
容量Ｃには、Ｖ＝Ｑ／Ｃの関係が成り立つため、液晶層１０６の誘電率が高くな
ると静電容量Ｃが大きくり、電圧Ｖは小さくなる。逆
に、誘電率が低くなると静電容量Ｃが小さくなり、電圧
Ｖは大きくなる。

【００１１】一般的なＴＮ型液晶の誘電率は、印加され
る電圧が大きくなるほど、高くなる。このため、液晶層
１０６は、画素容量１０２に保持されている電圧よりも
大きな電圧（画像信号）が印加された場合、その誘電率
が次第に高くなる。よって、画素容量１０２に新たに保
持される電圧は、最終的に、印加された電圧よりも小さ
くなる。逆に、液晶層１０６は、画素容量１０２に保持
されている電圧よりも小さな電圧が印加された場合、そ
の誘電率が次第に低くなる。よって、画素容量１０２に
新たに保持される電圧は、最終的に、印加された電圧よ
りも大きくなる。

【００１２】以上のように、画素容量１０２に新たに保
持される電圧は、以前に保持されていた電圧に近づく。
つまり、上記従来の液晶表示装置では、画素容量１０２
に保持される電圧（画像信号）の変化量が、画素容量１
０２に印加される電圧（画像信号）の変化量よりも小さ
くなる。それゆえ、上記従来の液晶表示装置では、階調
が変化したときに、画素容量１０２、即ち、液晶層１０
６の光学的応答時間が長くなるという問題点を有してい
る。

【００１３】尚、上記の問題点を解消するために、例え
ば特開昭59-65879号公報には、表示内容（画像信号）を
スタティック（静的）に保持し、画素電極に印加する画
像信号を制御するための回路を素子毎に設けた構成の液
晶表示装置（上記公報では集積回路基板と称されてい
る）が開示されている。しかしながら、この液晶表示装
置は、表示内容をＯＮ／ＯＦＦで制御する構成となって
いる。従って、上記開示の液晶表示装置では、階調表示
を行うためには、階調数と同じ数だけデータ信号線およ
びデータ信号線駆動回路が必要となり、液晶表示装置の
回路構成の規模が大きくなる。このため、上記開示の液
晶表示装置では、階調数を大きくすることができないと
いう欠点を有している。

【００１４】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、簡単な構成で、消費電力が
小さく、かつ、階調表示が可能で、しかも、光学的応答
時間が短い液晶表示装置を提供することにある。

【００１５】

【課題を解決するための手段】請求項１記載の発明の液
晶表示装置は、上記の課題を解決するために、画素を有
する複数の液晶表示素子がマトリックス状に配列された
液晶表示画面を備えた液晶表示装置において、上記液晶
表示素子は、一定の周期で極性が切り換わる画像信号を
画素に供給する画素駆動回路を有し、上記画素駆動回路
は、走査信号によって走査されたときに、画像表示に関
する情報であるデータ信号を取り込み、上記データ信号
に基づいて画素に供給する画像信号の実効電圧を設定す
るものであることを特徴としている。

【００１６】請求項２記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項１記載の液晶表示装
置において、上記画素駆動回路は、走査信号によって走
査されたときに、画像表示に関する情報であるデータ信
号を取り込むと共に、次に走査されるまで上記データ信
号を保持する保持回路と、上記データ信号に基づいて画
素に供給する画像信号の実効電圧を設定する設定回路
と、所定の時間間隔で画像信号の極性を反転させる反転
回路とを備えていることを特徴としている。

【００１７】請求項３記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項２記載の液晶表示装
置において、上記画素駆動回路は、画像信号の極性を反
転させるための基準となる基準信号を発生する発生回路
をさらに備えていることを特徴としている。

【００１８】請求項４記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項１、２または３記載
の液晶表示装置において、画素駆動回路は、画像信号が
変化したときに、画素の電位が略安定するまでは画素に
対する出力抵抗を小さくする一方、画素の電位が略安定
したときに、次に画像信号が変化するまでは画素に対す
る出力抵抗を大きくすると共に、画素駆動回路本体の一
部若しくは全部の動作を休止するものであることを特徴
としている。

【００１９】請求項５記載の発明の液晶表示装置は、上
記の課題を解決するために、請求項１、２、３または４
記載の液晶表示装置において、当該フィールドの画像信
号と、１フィールド期間前の画像信号とが同一であるか
否かを判定する判定手段と、上記判定手段により、両画
像信号が同一でないと判定されたときに、当該フィール
ドの画像信号を各画素に供給する画素駆動手段とをさら
に備えていることを特徴としている。

【００２０】

【作用】請求項１記載の構成によれば、画像信号を画素
に供給する画素駆動回路は、走査信号によって走査され
たときに、画像表示に関する情報であるデータ信号を取
り込み、上記データ信号に基づいて画素に供給する画像
信号の実効電圧を設定する。このため、液晶表示画面の
階調表示が可能となる。

【００２１】また、液晶表示素子の画像の明暗に関する
情報を上記データ信号とすればよいので、データ信号の
ダイナミックレンジを従来のほぼ半分程度にすることが
できる。このため、データ信号の供給源の電源電圧を小
さくすることができると共に、データ信号の信号線に流
すべき電流を小さくすることができる。

【００２２】さらに、データ信号に基づいて画像信号の
実効電圧を設定するので、液晶表示素子の液晶の誘電率
が変化しても、上記実効電圧をほぼ一定に保つことがで
きる。このため、各画素の光学的応答時間が短くなる。

【００２３】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となる。

【００２４】請求項２記載の構成によれば、画素駆動回
路は、走査信号によって走査されたときにデータ信号を
取り込むと共に、次に走査されるまで上記データ信号を
保持する保持回路と、上記データ信号に基づいて画像信
号の実効電圧を設定する設定回路と、所定の時間間隔で
画像信号の極性を反転させる反転回路とを備えている。
このため、画素に供給される画像信号が交流化されるの
で、液晶表示画面の階調表示が可能となる。

【００２５】また、画像信号が交流化されるので、画素
駆動回路には、データ信号の絶対値のみを入力すればよ
いこととなる。従って、データ信号のダイナミックレン
ジを従来のほぼ半分程度にすることができる。このた
め、データ信号の供給源の電源電圧を小さくすることが
できると共に、データ信号の信号線に流すべき電流を小
さくすることができる。

【００２６】さらに、データ信号に基づいて画像信号の
実効電圧を設定するので、液晶表示素子の液晶の誘電率
が変化しても、上記実効電圧をほぼ一定に保つことがで
きる。このため、各画素の光学的応答時間が短くなる。

【００２７】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となる。

【００２８】請求項３記載の構成によれば、画素駆動回
路は、画像信号の極性を反転させるための基準となる基
準信号を発生する発生回路をさらに備えている。このた
め、各液晶表示素子に基準信号を供給する必要が無くな
るので、液晶表示装置の構成をより一層簡単化すること
ができる。

【００２９】請求項４記載の構成によれば、画素駆動回
路は、画像信号が変化したときに、画素の電位が略安定
するまでは画素に対する出力抵抗を小さくする一方、画
素の電位が略安定したときに、次に画像信号が変化する
までは画素に対する出力抵抗を大きくすると共に、画素
駆動回路本体の一部若しくは全部の動作を休止する。

【００３０】これにより、画素駆動回路の消費電流を低
減することができるので、液晶表示装置の消費電力をよ
り一層低減することが可能となる。

【００３１】請求項５記載の構成によれば、当該フィー
ルドの画像信号と、１フィールド期間前の画像信号とが
同一であるか否かを判定する判定手段と、上記判定手段
により、両画像信号が同一でないと判定されたときに、
当該フィールドの画像信号を各画素に供給する画素駆動
手段とをさらに備えている。

【００３２】このため、各画素には、データ信号の内容
が変更されたときにのみ、データ信号が新たに供給され
ることとなる。従って、各画素にデータ信号を供給する
回数を減少させることができるので、液晶表示装置の消
費電力をより一層低減することが可能となる。

【００３３】

【実施例】

〔実施例１〕本発明の一実施例について図１ないし図４
に基づいて説明すれば、以下の通りである。尚、以下の
説明においては、液晶表示装置としてマトリックス型液
晶表示装置を例に挙げることとする。

【００３４】本実施例にかかるマトリックス型液晶表示
装置（以下、単に液晶表示装置と称する）は、画素を有
する多数の液晶表示素子を備えており、各液晶表示素子
は、液晶基板上にマトリックス状に配列されている。図
２に示すように、上記の各液晶表示素子（以下、単に素
子と称する）１は、画素としての画素容量２、および、
画素駆動回路３からなっている。上記の画素容量２は、
画素電極４と、画素電極４に対向して設けられた対向電
極５と、これら両電極４・５間に設けられた液晶層６と
からなっている。上記の画素駆動回路３は、データ保持
部（保持回路）７、階調信号制御部（設定回路）８、お
よび、極性制御部（反転回路）９にて構成されている。

【００３５】上記画素容量２の画素電極４は、画素駆動
回路３の階調信号制御部８に接続されている。対向電極
５は、図示しない共通信号線に接続されており、例えば
接地されている。尚、液晶層６を形成する液晶の組成等
は、特に限定されるものではない。

【００３６】上記のデータ保持部７は、階調信号制御部
８に接続されると共に、データ信号線８２ａおよび走査
信号線８３ａを介して、データ信号線駆動回路および走
査信号線駆動回路（何れも図示せず）に接続されてい
る。データ信号線駆動回路は、データ信号線８２ａを介
して各素子１に画像表示に関する情報であるデータ信号
を供給する。走査信号線駆動回路は、走査信号線８３ａ
を介して各素子１に印加する電圧を変化させることによ
り、上記の素子１に走査信号を供給する。そして、デー
タ保持部７は、走査信号線駆動回路から入力される走査
信号によって走査されたときに、データ信号線駆動回路
から入力されたデータ信号を保持する。

【００３７】上記の極性制御部９は、階調信号制御部８
に接続されると共に、極性制御信号線８６ａを介して図
示しない極性制御回路に接続されている。極性制御部９
は、極性制御信号線８６ａを介して極性制御回路から入
力される信号に基づいて所定の時間間隔で極性を反転さ
せた基準信号を、階調信号制御部８に出力する。

【００３８】上記の階調信号制御部８は、データ保持部
７、極性制御部９、および、画素容量２の画素電極４に
接続されている。そして、階調信号制御部８は、データ
保持部７に保持されたデータ信号に基づいて、極性制御
部９から入力される基準信号の実効電圧を制御して画素
容量２に印加する。これにより、画素容量２は交流駆動
される。

【００３９】上記の画素駆動回路３について、図１に示
す回路図を参照しながら、以下に詳述する。図１に示す
ように、画素駆動回路３のデータ保持部７は、例えば電
界効果トランジスタ（field effect transistor ：ＦＥ
Ｔ）からなる画素トランジスタ１１と、コンデンサ１２
とからなっている。画素トランジスタ１１のドレインは
データ信号線８２ａに接続され、ゲートは走査信号線８
３ａに接続され、ソースはコンデンサ１２、および、後
述の逆極性電圧設定トランジスタ１３および振幅制御ト
ランジスタ１５のゲートに接続されている。コンデンサ
１２は画素トランジスタ１１のソースおよび−側電源線
８８ｂ間に配されている。

【００４０】上記の画素トランジスタ１１は、走査信号
線８３ａを介して走査信号線駆動回路から入力される走
査信号が立ち上がったときにＯＮ状態となり、データ信
号線８２ａを介してデータ信号線駆動回路から入力され
る正極性のアナログデータ信号をコンデンサ１２に印加
する。また、画素トランジスタ１１は、上記の走査信号
が立ち下がったときにＯＦＦ状態となる。上記のコンデ
ンサ１２は、画素トランジスタ１１がＯＮ状態となった
ときに画素トランジスタ１１から入力されたデータ信号
を、画素トランジスタ１１が再びＯＮ状態となるまで保
持する。

【００４１】尚、液晶基板上の各素子１の画素トランジ
スタ１１は、１水平走査期間毎に走査信号線駆動回路か
ら入力される走査信号によって順次走査され、上述した
動作を繰り返す。これにより、１垂直走査期間で全ての
素子１…のコンデンサ１２にデータ信号が保持される。

【００４２】画素駆動回路３の階調信号制御部８は、デ
ータ保持部７に保持されたデータ信号と逆極性の電圧を
設定する逆極性電圧設定トランジスタ１３・１４と、画
素電極４に印加される画像信号の出力電圧を制御する振
幅制御トランジスタ１５・１６とからなっている。逆極
性電圧設定トランジスタ１３のドレインは＋側電源線８
８ａに接続され、ゲートは画素トランジスタ１１のソー
スおよびコンデンサ１２に接続され、ソースは振幅制御
トランジスタ１６のゲートに接続されている。

【００４３】逆極性電圧設定トランジスタ１４のドレイ
ンは−側電源線８８ｂに接続され、ゲートおよびソース
は振幅制御トランジスタ１６のゲートに接続されてい
る。振幅制御トランジスタ１５のドレインは後述の極性
制御トランジスタ１７のソースに接続され、ゲートは画
素トランジスタ１１のソースおよびコンデンサ１２に接
続され、ソースは画素容量２の画素電極４に接続されて
いる。振幅制御トランジスタ１６のドレインは後述の極
性制御トランジスタ１８のソースに接続され、ゲートは
逆極性電圧設定トランジスタ１３のソース、および、逆
極性電圧設定トランジスタ１４のゲートおよびソースに
接続され、ソースは画素容量２の画素電極４に接続され
ている。

【００４４】上記の逆極性電圧設定トランジスタ１３
は、ゲート・ソース間の電圧の２乗に比例する電流がド
レイン・ソース間に流れる。上記の逆極性電圧設定トラ
ンジスタ１４は、ドレイン・ソース間の抵抗値がここを
流れる電流の平方根に反比例する非線形の抵抗素子とし
て動作する。即ち、逆極性電圧設定トランジスタ１３の
ゲート・ソース間の電圧と、逆極性電圧設定トランジス
タ１４のドレイン・ソース間の電圧との間には、比例関
係が成立している。これにより、コンデンサ１２に保持
されているデータ信号に対応した負極性の電圧が振幅制
御トランジスタ１６のゲートに入力される。

【００４５】画素駆動回路３の極性制御部９は、画素電
極４に印加される画像信号の極性を反転する極性制御ト
ランジスタ１７・１８からなっている。極性制御トラン
ジスタ１７のドレインは＋側電源線８８ａに接続され、
ゲートは極性制御信号線８６ａに接続され、ソースは振
幅制御トランジスタ１５のドレインに接続されている。
極性制御トランジスタ１８のドレインは−側電源線８８
ｂに接続され、ゲートは極性制御信号線８６ａに接続さ
れ、ソースは振幅制御トランジスタ１６のドレインに接
続されている。

【００４６】上記の極性制御トランジスタ１７・１８
は、常に、一方がＯＮ状態のときには、他方がＯＦＦ状
態となる。そして、これら極性制御トランジスタ１７・
１８のＯＮ／ＯＦＦ状態は、極性制御信号線８６ａを介
して図示しない極性制御回路から入力される基準信号に
よって切り換わる。これにより、階調信号制御部８から
画素電極４に印加される画像信号の極性は、上記の基準
信号によって一定の周期で切り換えられる。

【００４７】上記の画素駆動回路３が画素電極４に画像
信号（電圧）を印加する動作について説明する。例え
ば、振幅制御トランジスタ１５のゲート・ソース間の電
圧Ｖ_GSがＶ_GS＜Ｖ_ONNのときに振幅制御トランジスタ１
５のドレイン・ソース間が非導通状態となるとする。す
ると、極性制御トランジスタ１７がＯＮ状態のときに
は、＋側電源線８８ａから極性制御トランジスタ１７お
よび振幅制御トランジスタ１５を通じて正極性の電圧が
画素電極４に印加され、画素電極４は充電される。

【００４８】そして、振幅制御トランジスタ１５のゲー
トに接続された信号線Ａの電圧をＶ_A、画素電極４の電
圧をＶ_PICとすると、Ｖ_PIC＝Ｖ_A−Ｖ_ONNとなったと
きに振幅制御トランジスタ１５がＯＦＦ状態となり、画
素電極４の充電が終了する。

【００４９】一方、例えば、振幅制御トランジスタ１６
のゲート・ソース間の電圧Ｖ_GSがＶ_GS＞Ｖ_ONPのときに
振幅制御トランジスタ１６のドレイン・ソース間が非導
通状態となるとする。すると、極性制御トランジスタ１
８がＯＮ状態のときには、−側電源線８８ｂから極性制
御トランジスタ１８および振幅制御トランジスタ１６を
通じて負極性の電圧が画素電極４に印加され、画素電極
４は充電される。そして、振幅制御トランジスタ１６の
ゲートに接続された信号線Ｂの電圧をＶ_Bとすると、Ｖ
_PIC＝Ｖ_B＋Ｖ_ONPとなったときに振幅制御トランジス
タ１６がＯＦＦ状態となり、画素電極４の充電が終了す
る。

【００５０】このように、振幅制御トランジスタ１５・
１６の出力電圧、即ち、画素電極４に印加される電圧
は、コンデンサ１２に保持されているデータ信号と、逆
極性電圧設定トランジスタ１３・１４の出力電圧とによ
って制御される。

【００５１】上記のデータ信号線８２ａ、走査信号線８
３ａ、信号線Ａ、信号線Ｂ、および極性制御信号線８６
ａに印加される各種信号（電圧）、および、画素電極４
に印加される画像信号（電圧）のタイミングチャートを
図３に示す。尚、説明を簡単化するために、図３に示す
タイミングチャートは、対向電極５の電位を基準（GND
レベル）とし、各信号の電位を対向電極５の電位に対す
る相対電位で示している。

【００５２】図３から明らかなように、画素容量２の画
素電極４には、コンデンサ１２に保持されているデータ
信号に基づいて振幅が設定された交流信号である画像信
号が印加され続ける。このため、素子１のコンデンサ１
２は、図示しない液晶表示パネルに表示される映像画面
（即ち、画像信号）を変化させない場合には、データ信
号を新たに保持する必要が無い。つまり、素子１のコン
デンサ１２は、画像信号を変化させる場合にのみ、新た
なデータ信号を保持すればよい。

【００５３】以上のように、本実施例にかかる液晶表示
装置は、各素子１に、一定の周期で極性が切り換わる画
像信号を画素容量２に供給する画素駆動回路３を有して
いる。上記の画素駆動回路３は、走査信号によって走査
されたときに、画像表示に関する情報であるデータ信号
を取り込むと共に、次に走査されるまで上記データ信号
を保持するデータ保持部７と、上記データ信号に基づい
て画素容量２に供給する画像信号の実効電圧を設定する
階調信号制御部８と、所定の時間間隔で画像信号の極性
を反転させる極性制御部９とを備えている。

【００５４】つまり、本実施例にかかる液晶表示装置
は、各素子１毎に、画素駆動回路３により画素容量２に
交流の画像信号を印加する。そして、画像信号の実効電
圧は、画素駆動回路３が走査信号によって走査されたと
きに取り込まれたデータ信号により設定される。このた
め、画素容量２に供給される画像信号が交流化されるの
で、液晶表示画面の階調表示が可能となる。

【００５５】また、画像信号が交流化されるので、画素
駆動回路３には、データ信号の絶対値のみを入力すれば
よいこととなる。即ち、素子１の画像の明暗に関する情
報を上記データ信号とすればよいので、データ信号のダ
イナミックレンジを従来のほぼ半分程度にすることがで
きる。このため、データ信号を供給するデータ信号線駆
動回路（供給源）の電源電圧を小さくすることができる
と共に、データ信号の信号線に流すべき電流を小さくす
ることができる。

【００５６】さらに、データ信号に基づいて画像信号の
実効電圧を設定するので、画素容量２の液晶層６の誘電
率が変化しても、上記実効電圧をほぼ一定に保つことが
できる。このため、各素子１の光学的応答時間が短くな
る。

【００５７】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となる。

【００５８】尚、図示しない液晶基板上への画素駆動回
路３等の構築は、例えば、ガラス基板上にアモルファス
シリコン（ａ−Ｓｉ）膜を形成し、このアモルファスシ
リコン膜によりトランジスタ（ＴＦＴ）等を形成するこ
とにより、容易に行うことができる。また、画素駆動回
路３等の構築を、上記トランジスタよりもキャリヤ移動
度が10倍以上大きいトランジスタを形成することにより
行ってもよい。即ち、画素駆動回路３等の構築を、ガラ
ス基板やプラスチック基板等の絶縁性基板上にポリシリ
コン膜、或いは単結晶シリコン膜を形成し、これらシリ
コン膜によりトランジスタ等を形成することにより行っ
てもよく、さらに、単結晶シリコン基板等の半導体基板
上にトランジスタ等を形成することにより行ってもよ
い。

【００５９】また、画素駆動回路３を構成する各部７〜
９の構成および互いの接続は、上記例示の構成および接
続に限定されるものではない。例えば、上記の極性制御
部９は、上述した基準信号を発生する発生回路を内蔵し
ている構成となっていてもよい。この場合には、図４
（ａ）に示すように、上述した極性制御信号線８６ａお
よび極性制御回路は不要となる。また、例えば、同図
（ｂ）に示すように、画素容量２の画素電極４は、階調
信号制御部８に接続される代わりに、極性制御部９に接
続される構成となっていてもよい。この場合には、階調
信号制御部８は、データ保持部７に保持されたデータ信
号に基づいて、画素容量２に印加する画像信号の実効電
圧を制御する信号を極性制御部９に入力する。極性制御
部９は、極性制御信号線８６ａより入力される信号に基
づいて、階調信号制御部８より入力される画像信号の極
性を制御し、該画像信号を画素容量２に印加する。さら
に、同図（ｂ）に示した極性制御部９は、基準信号を発
生する発生回路を内蔵している構成となっていてもよ
い。この場合には、同図（ｃ）に示すように、極性制御
信号線８６ａおよび極性制御回路は不要となる。尚、上
記の図４（ａ）に示した画素駆動回路３の構成について
は、後段の実施例３にて詳述する。

【００６０】〔実施例２〕本発明の他の実施例について
図５および図６に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施例１の図面に示した
構成と同一の機能を有する構成には、同一の符号を付記
し、その説明を省略する。

【００６１】本実施例にかかる液晶表示装置は、図５に
示すように、消費電力制御信号線８９ａを備えると共
に、画素駆動回路３内部に、電流制御トランジスタ２１
および出力制御トランジスタ２２をさらに備えた構成と
なっている。

【００６２】上記の電流制御トランジスタ２１は、逆極
性電圧設定トランジスタ１４のドレインおよび−側電源
線８８ｂ間に配されており、階調信号制御部８に流れる
電流を制御する。電流制御トランジスタ２１のドレイン
は−側電源線８８ｂに接続され、ゲートは消費電力制御
信号線８９ａに接続され、ソースは逆極性電圧設定トラ
ンジスタ１４のドレインに接続されている。上記の出力
制御トランジスタ２２は、振幅制御トランジスタ１５・
１６のソースおよび画素電極４間に配されており、階調
信号制御部８から出力される画像信号を制御する。出力
制御トランジスタ２２のドレインは振幅制御トランジス
タ１５・１６のソースに接続され、ゲートは消費電力制
御信号線８９ａに接続され、ソースは画素電極４に接続
されている。

【００６３】電流制御トランジスタ２１のゲートおよび
出力制御トランジスタ２２のゲートは、消費電力制御信
号線８９ａを介して図示しない消費電力制御回路に接続
されている。上記の消費電力制御回路は、画素駆動回路
３の消費電力を制御する制御信号を電流制御トランジス
タ２１および出力制御トランジスタ２２に供給する。

【００６４】上記の電流制御トランジスタ２１および出
力制御トランジスタ２２は、常に、同時にＯＮ状態、若
しくはＯＦＦ状態とされる。電流制御トランジスタ２１
は、消費電力制御信号線８９ａを介して消費電力制御回
路から入力される制御信号が立ち上がったときにＯＮ状
態となり、逆極性電圧設定トランジスタ１４、即ち、階
調信号制御部８に電流を供給する。また、電流制御トラ
ンジスタ２１は、上記の制御信号が立ち下がったときに
ＯＦＦ状態となり、階調信号制御部８への電流の供給を
遮断する。

【００６５】出力制御トランジスタ２２は、上記の制御
信号が立ち上がったときにＯＮ状態となり、階調信号制
御部８から入力される画像信号を画素電極４に印加す
る。また、出力制御トランジスタ２２は、上記の制御信
号が立ち下がったときにＯＦＦ状態となり、階調信号制
御部８から入力される画像信号の画素電極４への印加を
遮断する。このため、画素電極４は、出力制御トランジ
スタ２２がＯＮ状態となったときに出力制御トランジス
タ２２から入力された画像信号を、出力制御トランジス
タ２２が再びＯＮ状態となるまで保持する。その他の構
成は、前記の実施例１の液晶表示装置と同一である。

【００６６】ここで、出力制御トランジスタ２２がＯＦ
Ｆ状態となっている間は、画素駆動回路３本体の動作状
況の如何に関わらず、画素容量２は画像信号を保持し続
ける。このため、逆極性電圧設定トランジスタ１３・１
４に流れる電流を遮断しても、画素容量２の画像には、
何ら影響を及ぼすことはない。

【００６７】上記のデータ信号線８２ａ、走査信号線８
３ａ、消費電力制御信号線８９ａ、信号線Ａ、信号線
Ｂ、極性制御信号線８６ａに印加される各種信号（電
圧）、および、画素電極４に印加される画像信号（電
圧）のタイミングチャートを図６に示す。尚、説明を簡
単化するために、図６に示すタイミングチャートは、対
向電極５の電位を基準（GND レベル）とし、各信号の電
位を対向電極５の電位に対する相対電位で示している。

【００６８】図６から明らかなように、電流制御トラン
ジスタ２１および出力制御トランジスタ２２は、画素容
量２の画素電極４に印加される画像信号の極性が前記の
基準信号によって切り換えられるのと同時に消費電力制
御信号線８９ａを流れる制御信号が立ち上げられること
により、ＯＮ状態とされる。このため、逆極性電圧設定
トランジスタ１３・１４には、上記の制御信号が立ち上
がったときにのみ、電流が流れることになる。

【００６９】以上のように、本実施例にかかる液晶表示
装置は、画素駆動回路３内部に、電流制御トランジスタ
２１および出力制御トランジスタ２２をさらに備えてい
る。そして、画素駆動回路３は、画像信号が変化したと
きに、画素容量２の電位が略安定するまでは画素容量２
に対する出力抵抗を小さくする。一方、画素駆動回路３
は、画素容量２の電位が略安定したときに、次に画像信
号が変化するまでは画素容量２に対する出力抵抗を大き
くすると共に、画素駆動回路３本体の一部若しくは全部
の動作を休止する。このため、階調信号制御部８、即
ち、画素駆動回路３の消費電流を低減することができ
る。

【００７０】これにより、前記の実施例１の液晶表示装
置と同様の作用・効果が得られると共に、液晶表示装置
の消費電力をより一層低減することが可能となる。

【００７１】尚、上記の制御信号がＯＮ状態を継続する
時間は、画素容量２の液晶層６を形成する液晶の応答時
間を考慮に入れて、液晶の応答時間と同程度の時間であ
ることが望ましい。

【００７２】〔実施例３〕本発明のさらに他の実施例に
ついて図７に基づいて説明すれば、以下の通りである。
尚、説明の便宜上、前記の実施例１の図面に示した構成
と同一の機能を有する構成には、同一の符号を付記し、
その説明を省略する。

【００７３】本実施例にかかる液晶表示装置は、図７に
示すように、画素駆動回路３の極性制御部９内部に、画
素容量２の画素電極４に印加する画像信号の極性を反転
させるための基準となる基準信号を発生する発生回路３
１をさらに備えた構成となっている。

【００７４】上記の発生回路３１は、無安定マルチバイ
ブレータであり、抵抗器３２〜３５と、コンデンサ３６
・３７と、トランジスタ３８・３９とで構成されてい
る。そして、上記のトランジスタ３８・３９は、一方が
ＯＮ状態になると、必ず、他方がＯＦＦ状態となる。Ｏ
ＦＦ状態となった方のトランジスタ３８・３９は、それ
ぞれのゲートに接続された抵抗器３３・３４とコンデン
サ３６・３７との時定数によって定められた時間が経過
した後にＯＮ状態に切り換わる。このようにして、トラ
ンジスタ３８・３９が交互にＯＮ／ＯＦＦ状態を繰り返
すことにより、上記の基準信号を発生し、極性制御トラ
ンジスタ１７・１８に出力する。尚、基準信号の周波数
は、15Hz〜31kHz であることが望ましいが、特に限定さ
れるものではない。その他の構成は、前記の実施例１の
液晶表示装置と同一である。

【００７５】以上のように、本実施例にかかる液晶表示
装置は、画素駆動回路３の極性制御部９内部に、画像信
号の極性を反転させるための基準となる基準信号を発生
する発生回路３１をさらに備えている。このため、各素
子１…に基準信号を供給する必要が無くなるので、前記
した極性制御信号線８６ａ（図１）および極性制御回路
を不要とすることができる。

【００７６】これにより、前記の実施例１の液晶表示装
置と同様の作用・効果が得られると共に、液晶表示装置
の構成をより一層簡単化することができる。

【００７７】尚、上記の発生回路３１は、無安定マルチ
バイブレータに限定されるものではない。発生回路３１
として無安定マルチバイブレータを用いる代わりに、例
えば、インバータ回路を奇数段、環状に接続したいわゆ
るリングオシレータや、オペアンプからなる発振回路等
を用いることもできる。

【００７８】〔実施例４〕本発明のさらに他の実施例に
ついて図８および図９に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施例１の図面に
示した構成と同一の機能を有する構成には、同一の符号
を付記し、その説明を省略する。

【００７９】本実施例にかかる液晶表示装置は、画素容
量２に印加する画像信号の振幅を設定する代わりに、画
像信号のパルス幅を設定する構成となっている。つま
り、本実施例にかかる液晶表示装置の画素駆動回路３に
は、図示しない液晶表示パネルに表示される映像画面
（即ち、画像信号）がディジタル信号で入力されるよう
になっている。

【００８０】本実施例にかかる液晶表示装置は、前記の
実施例１の液晶表示装置におけるデータ信号線８２ａの
代わりに、図８に示すように、データ信号線８２ｂ・８
２ｃを備えると共に、パルス幅制御信号線９０ａ・９０
ｂをさらに備えた構成となっている。また、画素駆動回
路３のデータ保持部７は、論理否定回路であるインバー
タ回路４１〜４６からなっている。階調信号制御部８
は、正論理の論理積回路と排他的論理和回路との組み合
わせ論理回路であるＡＮＤ−ＮＯＲ回路４７からなって
いる。極性制御部９は、負論理の排他的論理和回路であ
るＥＸ−ＮＯＲ回路４８からなっている。

【００８１】上記のデータ信号線８２ｂ・８２ｃは、デ
ィジタルデータ信号をデータ保持部７に入力する。本実
施例においては、データ信号は、２ビット（bit ）のデ
ィジタルデータに変換されている。また、上記のパルス
幅制御信号線９０ａ・９０ｂは、図示しないパルス幅制
御回路に接続されている。上記のパルス幅制御回路は、
画素容量２に印加する画像信号のパルス幅を制御する制
御信号を階調信号制御部８、即ち、ＡＮＤ−ＮＯＲ回路
４７に供給する。

【００８２】上記データ保持部７のインバータ回路４１
は、いわゆるクロックドインバータ回路である。インバ
ータ回路４１は、走査信号線８３ａから入力される走査
信号が立ち上がったときにＯＮ状態となり、データ信号
線８２ｂから入力されるデータ信号を反転してインバー
タ回路４４に出力する。また、インバータ回路４１は、
上記の走査信号が立ち下がったときにＯＦＦ状態とな
る。上記のインバータ回路４４は、ＯＦＦ状態となる直
前のインバータ回路４１から入力されるデータ信号をさ
らに反転して階調信号制御部８のＡＮＤ−ＮＯＲ回路４
７に出力する。また、インバータ回路４３・４４は、イ
ンバータ回路４４から出力されるデータ信号をスタティ
ック（静的）に保持する。

【００８３】同様に、上記のインバータ回路４２は、い
わゆるクロックドインバータ回路である。インバータ回
路４２は、走査信号線８３ａから入力される走査信号が
立ち上がったときにＯＮ状態となり、データ信号線８２
ｃから入力されるデータ信号を反転してインバータ回路
４５に出力する。また、インバータ回路４２は、上記の
走査信号が立ち下がったときにＯＦＦ状態となる。上記
のインバータ回路４５は、ＯＦＦ状態となる直前のイン
バータ回路４２から入力されるデータ信号をさらに反転
して階調信号制御部８のＡＮＤ−ＮＯＲ回路４７に出力
する。また、インバータ回路４５・４６は、インバータ
回路４５から出力されるデータ信号をスタティックに保
持する。

【００８４】このように、データ信号線８２ｂ・８２ｃ
を流れるデータ信号は、インバータ回路４１・４２のＯ
Ｎ／ＯＦＦ状態により制御されてＡＮＤ−ＮＯＲ回路４
７に入力される。尚、上記のデータ保持部７は、インバ
ータ回路４１・４２を備えた構成とする代わりに、例え
ばアナログスイッチやトランジスタ等を備えた構成とし
てもよい。

【００８５】上記のＡＮＤ−ＮＯＲ回路４７は、上記イ
ンバータ回路４４から入力されるデータ信号、および、
パルス幅制御信号線９０ａから入力される制御信号が共
にＯＮ状態である場合、或いは、上記インバータ回路４
５から入力されるデータ信号、および、パルス幅制御信
号線９０ｂから入力される制御信号が共にＯＮ状態であ
る場合に、ＯＦＦ状態となる。即ち、ＡＮＤ−ＮＯＲ回
路４７は、上記２つの場合以外にはＯＮ状態となり、極
性制御部９のＥＸ−ＮＯＲ回路４８にデータ信号を出力
する。

【００８６】上記のＥＸ−ＮＯＲ回路４８は、ＡＮＤ−
ＮＯＲ回路４７から入力されるデータ信号を、極性制御
信号線８６ａから入力される基準信号がローレベルのと
きは反転させ、反転したデータ信号を画素信号として画
素容量２の画素電極４に印加する。一方、ＥＸ−ＮＯＲ
回路４８は、上記の基準信号がハイレベルのときは、デ
ータ信号をそのまま画素信号として画素容量２の画素電
極４に印加する。上記の基準信号は、その極性が一定の
周期Ｔで切り換わる。また、画素容量２の対向電極５に
は、極性制御信号線８６ａを流れる基準信号と同一の信
号が印加される。即ち、画素容量２には、その極性が上
記の周期Ｔで切り換わる画像信号が印加される。その他
の構成は、前記の実施例１の液晶表示装置と略同一であ
る。

【００８７】上記のデータ信号線８２ｂ・８２ｃ、走査
信号線８３ａ、インバータ回路４４の出力部に接続され
た信号線Ｃ、インバータ回路４５の出力部に接続された
信号線Ｄ、パルス幅制御信号線９０ａ・９０ｂ、ＡＮＤ
−ＮＯＲ回路４７の出力部に接続された信号線Ｅ、極性
制御信号線８６ａ、画素電極４、および、対向電極５に
印加される各種信号（電圧）、並びに、画素容量２に印
加される電圧Ｖ_LCのタイミングチャートを図９に示す。

【００８８】ここで、図９に示すように、パルス幅制御
信号線９０ａ・９０ｂには、図示しないパルス幅制御回
路から、周期がＴで、かつ、パルス幅がそれぞれＴ／４
とＴ／２の制御信号が、互いにＯＮ状態の期間が重複し
ないようにして供給されている。このため、ＡＮＤ−Ｎ
ＯＲ回路４７は、インバータ回路４３・４４により保持
されているデータ信号の下位ビット（bit ）がＯＮ状態
のときに、Ｔ／４の時間だけＯＦＦ状態となる。また、
ＡＮＤ−ＮＯＲ回路４７は、インバータ回路４５・４６
により保持されているデータ信号の上位ビットがＯＮ状
態のときに、Ｔ／２の時間だけＯＦＦ状態となる。ＡＮ
Ｄ−ＮＯＲ回路４７においては、それぞれのデータ信号
によるＯＦＦ状態の期間は重複しない。これにより、Ａ
ＮＤ−ＮＯＲ回路４７のＯＦＦ状態の期間は、インバー
タ回路４３・４４およびインバータ回路４５・４６によ
り保持されているデータ信号によって制御されることと
なる。つまり、ＡＮＤ−ＮＯＲ回路４７から出力される
データ信号は、上記のインバータ回路４３〜４６によっ
て制御されることとなる。

【００８９】同図から明らかなように、画素容量２の画
素電極４および対向電極５間には、インバータ回路４３
〜４６により保持されているデータ信号によってパルス
幅が設定され、かつ、周期Ｔでその極性が切り換わる３
値の画像信号（即ち、電圧Ｖ_LC）が印加される。上記３
値の画像信号は、画素容量２の液晶層６を形成する液晶
の応答速度よりも高速で変化するようになっている。

【００９０】一般に、液晶は、その応答速度よりも高速
で変化する信号が印加されている場合には、上記信号の
一定時間内の実効電圧Ｖ_effに応じて階調が変化する。
上記の実効電圧Ｖ_effは、

【００９１】

【数１】

【００９２】にて求められる。

【００９３】本実施例の液晶表示装置の画素容量２にお
いては、上記のパルス幅に応じて実効電圧が変化する。
従って、液晶層６、即ち、画素容量２は、インバータ回
路４３〜４６により保持されているデータ信号に応じた
階調で画像表示をし続けることになる。このため、画素
容量２、即ち、図示しない液晶表示パネルにおける階調
表示が可能となる。

【００９４】以上のように、本実施例にかかる液晶表示
装置は、前記の実施例１の液晶表示装置が画素容量２に
印加する画像信号の振幅を設定する構成となっているの
に対して、画素容量２に印加する画像信号のパルス幅を
設定する構成となっている。

【００９５】これにより、前記の実施例１の液晶表示装
置と同様の作用・効果が得られる。即ち、簡単な構成
で、消費電力が小さく、かつ、階調表示が可能で、しか
も、光学的応答時間が短い液晶表示装置を提供すること
が可能となる。

【００９６】尚、上記の実施例においては、データ信号
が２ビットのディジタルデータに変換されている場合を
例に挙げて説明したが、上記のビット数は、特に限定さ
れるものではない。また、上記データ信号線およびパル
ス幅制御信号線の本数は、データ信号のビット数と同数
だけ配設される。さらに、データ保持部７には、データ
信号のビット数と同数だけ、インバータ回路４１・４３
・４４からなる回路と同一の回路が設けられる一方、階
調信号制御部８のＡＮＤ−ＮＯＲ回路４７には、データ
信号のビット数と同数だけＡＮＤ回路が設けられる。例
えば、データ信号がｎビットのディジタルデータに変換
されている場合には、ｎ本のデータ信号線およびパルス
幅制御信号線がそれぞれ配設される。そして、各パルス
幅制御信号線には、周期がＴで、かつ、パルス幅がそれ
ぞれＴ／２、Ｔ／４、Ｔ／８、……、Ｔ／２^(n-1)、Ｔ
／２ⁿの制御信号が、互いにＯＮ状態の期間が重複しな
いようにして供給される。但し、上記のパルス幅を有す
る制御信号は、この順に、データ信号の上位ビットから
下位ビットに向かってそれぞれ対応している。

【００９７】これにより、データ信号がｎビットのディ
ジタルデータに変換されている場合においても、データ
信号が２ビットのディジタルデータに変換されている上
記の実施例と同様の作用・効果が得られる。

【００９８】〔実施例５〕本発明のさらに他の実施例に
ついて図１０に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施例１の図面に示した
構成と同一の機能を有する構成には、同一の符号を付記
し、その説明を省略する。

【００９９】本実施例にかかる液晶表示装置は、図１０
に示すように、図示しない液晶表示パネルを備えた液晶
基板８１を備えている。上記の液晶基板８１上には、多
数の素子１…（図２）がマトリックス状に配列されてい
る。また、液晶基板８１には、セグメント側ドライバで
あるデータ信号線駆動回路８２と、コモン側ドライバで
ある走査信号線駆動回路８３とが接続されている。デー
タ信号線駆動回路８２は、データ信号線８２ａ…を介し
て各素子１…に印加する電圧を変化させることにより、
上記の素子１…にデータ信号を供給する。走査信号線駆
動回路８３は、走査信号線８３ａ…を介して各素子１…
に印加する電圧を変化させることにより、上記の素子１
…に走査信号を供給する。

【０１００】上記の各駆動回路８２・８３は、コントロ
ール回路（判定手段、画素駆動手段）８４に接続されて
いる。コントロール回路８４は、例えば１フィールドの
データ信号をそれぞれ記憶する記憶手段であるフィール
ドメモリ８５ａ・８５ｂを備えている。上記のコントロ
ール回路８４は、主信号線８４ａから入力される当該フ
ィールドのデータ信号をフィールドメモリ８５ａに記憶
させると共に、フィールドメモリ８５ｂに記憶されてい
る１フィールド期間前のデータ信号を読み出し、両デー
タ信号を比較する。即ち、コントロール回路８４は、両
データ信号が同一であるか否かを判定する。また、上記
のコントロール回路８４は、次のフィールド期間におい
ては、フィールドメモリ８５ａとフィールドメモリ８５
ｂとの機能を入れ換えて同様の動作を行う。

【０１０１】そして、コントロール回路８４は、当該フ
ィールドのデータ信号と、１フィールド期間前のデータ
信号との間に差異が認められた場合に、次のフィールド
期間に上記の各駆動回路８２・８３を作動させ、フィー
ルドメモリ８５ａまたはフィールドメモリ８５ｂに記憶
させた当該フィールドのデータ信号を液晶基板８１上の
各素子１…に入力する。

【０１０２】このように、コントロール回路８４は、当
該フィールドのデータ信号と、１フィールド期間前のデ
ータ信号との間に差異が認められた場合にのみ、各駆動
回路８２・８３を作動させる。

【０１０３】以上のように、本実施例にかかる液晶表示
装置は、フィールドメモリ８５ａ・８５ｂに記憶された
１フィールド期間前のデータ信号と、当該フィールドの
データ信号とが同一であるか否かを判定すると共に、両
データ信号が同一でないと判定したときに、各駆動回路
８２・８３を作動させ、当該フィールドのデータ信号を
各素子１…に供給するコントロール回路８４とを備えて
いる。このため、液晶基板８１上の各素子１…には、デ
ータ信号の内容が変更されたときにのみ、データ信号が
新たに供給されることとなる。従って、各素子１…にデ
ータ信号を供給する回数を減少させることができるの
で、各素子１…、即ち、液晶表示装置の消費電力をより
一層低減することが可能となる。

【０１０４】ここで、液晶基板８１上の各素子１におい
ては、データ信号が一度供給されると、新たにデータ信
号が供給されるまで同一の画像が表示されるように、画
素駆動回路３が画素容量２に画像信号を印加し続ける。
このため、画像表示に関する情報であるデータ信号が、
１フィールド期間前のデータ信号に対して変化したとき
にのみ各素子１…に供給されるようになっていても何ら
問題はない。

【０１０５】これにより、簡単な構成で、消費電力が小
さい液晶表示装置を提供することが可能となる。

【０１０６】尚、上記のデータ信号線駆動回路８２、走
査信号線駆動回路８３、コントロール回路８４、およ
び、フィールドメモリ８５ａ・８５ｂは、液晶基板８１
が形成されている基板上に、その一部または全部が、実
装、或いはモノリシックに形成されていてもよい。ま
た、上記の各回路８２〜８４およびフィールドメモリ８
５ａ・８５ｂは、液晶基板８１が形成されている基板と
は別の基板上に形成されていてもよい。

【０１０７】〔実施例６〕本発明のさらに他の実施例に
ついて図１１に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施例５の図面に示した
構成と同一の機能を有する構成には、同一の符号を付記
し、その説明を省略する。

【０１０８】本実施例にかかる液晶表示装置は、コンピ
ュータと一体的に接続されることにより、例えば、情報
表示端末として携帯可能に形成されている。そして、本
実施例にかかる液晶表示装置は、前記の実施例５の液晶
表示装置におけるフィールドメモリ８５ａ・８５ｂの代
わりに、図１１に示すように、ＶＲＡＭ(Video Random
Access Memory)９６を備えると共に、ＣＰＵ (Central
Processing Unit)９５をさらに備えた構成となってい
る。これらＣＰＵ９５およびＶＲＡＭ９６は、コントロ
ール回路８４に接続されている。

【０１０９】上記のＣＰＵ９５は、液晶基板８１に備え
られた液晶表示パネルに表示する映像画面（即ち、デー
タ信号）をデータバスライン９５ｂを介してＶＲＡＭ
（記憶手段）９６に記憶させる。また、ＣＰＵ９５は、
メモリ制御信号線９５ａを介してＶＲＡＭ９６を制御す
ると共に、データバスライン９５ｂを介してＶＲＡＭ９
６に記憶されているデータ信号を読み出す。

【０１１０】コントロール回路８４は、各フィールド期
間においてメモリ制御信号線９５ａを流れる信号をモニ
ターすることにより、上記フィールド期間におけるデー
タ信号の変化、即ち、当該フィールドのデータ信号と、
１フィールド期間前のデータ信号との間の差異を検知す
る。そして、コントロール回路８４は、当該フィールド
のデータ信号と、１フィールド期間前のデータ信号との
間に差異が認められた場合にのみ、即ち、当該フィール
ド期間内にＣＰＵ９５がＶＲＡＭ９６にデータ信号を新
たに記憶させた場合にのみ、データ信号線駆動回路８２
および走査信号線駆動回路８３を作動させる。これによ
り、コントロール回路８４は、ＶＲＡＭ９６に記憶され
ているデータ信号をデータ信号線駆動回路８２を介して
液晶基板８１上に配列された各素子１…に印加する。そ
の他の構成は、前記の実施例５の液晶表示装置と同一で
ある。

【０１１１】以上のように、本実施例にかかる液晶表示
装置は、データ信号を記憶するＶＲＡＭ９６と、コント
ロール回路８４とを備えている。このため、液晶基板８
１上の各素子１…には、データ信号の内容が変更された
ときにのみ、データ信号が新たに供給されることとな
る。従って、各素子１…にデータ信号を供給する回数を
減少させることができるので、各素子１…、即ち、液晶
表示装置の消費電力をより一層低減することが可能とな
る。

【０１１２】これにより、前記の実施例５の液晶表示装
置と同様の作用・効果が得られる。

【０１１３】

【発明の効果】本発明の請求項１記載の液晶表示装置
は、以上のように、液晶表示素子は、一定の周期で極性
が切り換わる画像信号を画素に供給する画素駆動回路を
有し、上記画素駆動回路は、走査信号によって走査され
たときに、画像表示に関する情報であるデータ信号を取
り込み、上記データ信号に基づいて画素に供給する画像
信号の実効電圧を設定するものである構成である。

【０１１４】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となるとい
う効果を奏する。

【０１１５】本発明の請求項２記載の液晶表示装置は、
以上のように、画素駆動回路は、走査信号によって走査
されたときに、画像表示に関する情報であるデータ信号
を取り込むと共に、次に走査されるまで上記データ信号
を保持する保持回路と、上記データ信号に基づいて画素
に供給する画像信号の実効電圧を設定する設定回路と、
所定の時間間隔で画像信号の極性を反転させる反転回路
とを備えている構成である。

【０１１６】これにより、簡単な構成で、消費電力が小
さく、かつ、階調表示が可能で、しかも、光学的応答時
間が短い液晶表示装置を提供することが可能となるとい
う効果を奏する。

【０１１７】本発明の請求項３記載の液晶表示装置は、
以上のように、画素駆動回路は、画像信号の極性を反転
させるための基準となる基準信号を発生する発生回路を
さらに備えている構成である。

【０１１８】これにより、液晶表示装置の構成をより一
層簡単化することができるという効果を奏する。

【０１１９】本発明の請求項４記載の液晶表示装置は、
以上のように、画素駆動回路は、画像信号が変化したと
きに、画素の電位が略安定するまでは画素に対する出力
抵抗を小さくする一方、画素の電位が略安定したとき
に、次に画像信号が変化するまでは画素に対する出力抵
抗を大きくすると共に、画素駆動回路本体の一部若しく
は全部の動作を休止するものである構成である。

【０１２０】これにより、画素駆動回路の消費電流を低
減することができるので、液晶表示装置の消費電力をよ
り一層低減することが可能となるという効果を奏する。

【０１２１】本発明の請求項５記載の液晶表示装置は、
以上のように、当該フィールドの画像信号と、１フィー
ルド期間前の画像信号とが同一であるか否かを判定する
判定手段と、上記判定手段により、両画像信号が同一で
ないと判定されたときに、当該フィールドの画像信号を
各画素に供給する画素駆動手段とをさらに備えている構
成である。

【０１２２】これにより、各画素にデータ信号を供給す
る回数を減少させることができるので、液晶表示装置の
消費電力をより一層低減することが可能となるという効
果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例における液晶表示装置の要部
の構成を示すものであり、液晶表示素子の回路図であ
る。

【図２】上記液晶表示素子の構成を示すブロック図であ
る。

【図３】上記液晶表示素子の各部に印加されている各種
信号のタイミングチャートである。

【図４】（ａ）、（ｂ）、（ｃ）共に、上記液晶表示素
子の構成の変形例を示すブロック図である。

【図５】本発明の他の実施例における液晶表示装置の要
部の構成を示すものであり、液晶表示素子の回路図であ
る。

【図６】図５の液晶表示素子の各部に印加されている各
種信号のタイミングチャートである。

【図７】本発明のさらに他の実施例における液晶表示装
置の要部の構成を示すものであり、液晶表示素子の回路
図である。

【図８】本発明のさらに他の実施例における液晶表示装
置の要部の構成を示すものであり、液晶表示素子の回路
図である。

【図９】図８の液晶表示素子の各部に印加されている各
種信号のタイミングチャートである。

【図１０】本発明のさらに他の実施例における液晶表示
装置の概略の構成を示すブロック図である。

【図１１】本発明のさらに他の実施例における液晶表示
装置の概略の構成を示すブロック図である。

【図１２】従来の液晶表示装置の要部の構成を示すもの
であり、液晶表示素子の回路図である。

【符号の説明】

１液晶表示素子２画素容量（画素）３画素駆動回路４画素電極５対向電極６液晶層７データ保持部（保持回路）８階調信号制御部（設定回路）９極性制御部（反転回路）１３逆極性電圧設定トランジスタ１４逆極性電圧設定トランジスタ１５振幅制御トランジスタ１６振幅制御トランジスタ１７極性制御トランジスタ１８極性制御トランジスタ２１電流制御トランジスタ２２出力制御トランジスタ３１発生回路８１液晶基板８２データ信号線駆動回路８２ａデータ信号線８３走査信号線駆動回路８３ａ走査信号線８４コントロール回路（判定手段、画素駆動手段）８５ａ・８５ｂフィールドメモリ９６ＶＲＡＭ

Claims

【特許請求の範囲】

【請求項１】画素を有する複数の液晶表示素子がマトリ
ックス状に配列された液晶表示画面を備えた液晶表示装
置において、上記液晶表示素子は、一定の周期で極性が切り換わる画
像信号を画素に供給する画素駆動回路を有し、上記画素駆動回路は、走査信号によって走査されたとき
に、画像表示に関する情報であるデータ信号を取り込
み、上記データ信号に基づいて画素に供給する画像信号
の実効電圧を設定するものであることを特徴とする液晶
表示装置。
【請求項２】上記画素駆動回路は、走査信号によって走
査されたときに、画像表示に関する情報であるデータ信
号を取り込むと共に、次に走査されるまで上記データ信
号を保持する保持回路と、上記データ信号に基づいて画
素に供給する画像信号の実効電圧を設定する設定回路
と、所定の時間間隔で画像信号の極性を反転させる反転
回路とを備えていることを特徴とする請求項１記載の液
晶表示装置。
【請求項３】上記画素駆動回路は、画像信号の極性を反
転させるための基準となる基準信号を発生する発生回路
をさらに備えていることを特徴とする請求項２記載の液
晶表示装置。
【請求項４】画素駆動回路は、画像信号が変化したとき
に、画素の電位が略安定するまでは画素に対する出力抵
抗を小さくする一方、画素の電位が略安定したときに、
次に画像信号が変化するまでは画素に対する出力抵抗を
大きくすると共に、画素駆動回路本体の一部若しくは全
部の動作を休止するものであることを特徴とする請求項
１、２または３記載の液晶表示装置。
【請求項５】当該フィールドの画像信号と、１フィール
ド期間前の画像信号とが同一であるか否かを判定する判
定手段と、上記判定手段により、両画像信号が同一でないと判定さ
れたときに、当該フィールドの画像信号を各画素に供給
する画素駆動手段とをさらに備えていることを特徴とす
る請求項１、２、３または４記載の液晶表示装置。