JPH07256560A - 研磨布及びその作製方法及び基板の平坦化方法 - Google Patents
研磨布及びその作製方法及び基板の平坦化方法Info
- Publication number
- JPH07256560A JPH07256560A JP4937994A JP4937994A JPH07256560A JP H07256560 A JPH07256560 A JP H07256560A JP 4937994 A JP4937994 A JP 4937994A JP 4937994 A JP4937994 A JP 4937994A JP H07256560 A JPH07256560 A JP H07256560A
- Authority
- JP
- Japan
- Prior art keywords
- polishing cloth
- polishing
- substrate
- cloth
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Liquid Crystal (AREA)
- Polishing Bodies And Polishing Tools (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 研磨布と基板の平坦化に関し，パターンの疎
密に起因するグローバル段差を低減する。 【構成】 １）下層研磨布 1上にこれより硬質の上層研
磨布 2が貼り合わされてなり, 該上層研磨布 2を切断分
割し分割部を孤立化させた溝 3を有する研磨布， ２）前記溝 3が格子状に形成されている前記１記載の研
磨布， ３）下層研磨布 1上にこれより硬質の上層研磨布 2を接
着する工程と，該上層研磨布 2を切断分割し分割部を孤
立化させる溝 3を形成する工程とを有する研磨布の製
法， ４）前記１あるいは２記載の研磨布を用いて，半導体基
板の表面を研磨する基板の平坦化方法。
密に起因するグローバル段差を低減する。 【構成】 １）下層研磨布 1上にこれより硬質の上層研
磨布 2が貼り合わされてなり, 該上層研磨布 2を切断分
割し分割部を孤立化させた溝 3を有する研磨布， ２）前記溝 3が格子状に形成されている前記１記載の研
磨布， ３）下層研磨布 1上にこれより硬質の上層研磨布 2を接
着する工程と，該上層研磨布 2を切断分割し分割部を孤
立化させる溝 3を形成する工程とを有する研磨布の製
法， ４）前記１あるいは２記載の研磨布を用いて，半導体基
板の表面を研磨する基板の平坦化方法。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板等の表面を平
坦に研磨する際に研磨盤のプレートに貼り付ける研磨布
及びその作製方法及び基板の平坦化方法に関する。
坦に研磨する際に研磨盤のプレートに貼り付ける研磨布
及びその作製方法及び基板の平坦化方法に関する。
【０００２】デバイスの性能が向上するにつれ配線の密
度が上がり微細化が進むため，リソグラフィ工程におけ
る露光の焦点深度は浅くなってきている。また，配線の
多層化が進むため，基板表面の凹凸が大きくなり，層間
絶縁膜の平坦化がますます求められている。
度が上がり微細化が進むため，リソグラフィ工程におけ
る露光の焦点深度は浅くなってきている。また，配線の
多層化が進むため，基板表面の凹凸が大きくなり，層間
絶縁膜の平坦化がますます求められている。
【０００３】層間絶縁膜の平坦化で最も効率のよいのは
研磨による方法である。この研磨の平坦化効率に最も大
きな影響を与えるのは研磨布である。
研磨による方法である。この研磨の平坦化効率に最も大
きな影響を与えるのは研磨布である。
【０００４】
【従来の技術】現在，半導体デバイスの製造プロセス
で，半導体基板の平坦化に採用されている研磨布は図３
に示されるIC1000/SUBA400 (ローデル社製) と呼ばれる
構造のものが多い。この構造は公表されていないが, 研
磨布は柔らかくて厚いSUBA400 と硬くて薄いIC1000の２
層構造になっている。そして，IC1000には無数の孔が開
けられているものがよく使われている。このような構造
の研磨布を用いて半導体基板上に被着された層間絶縁膜
を研磨し，平坦化している。
で，半導体基板の平坦化に採用されている研磨布は図３
に示されるIC1000/SUBA400 (ローデル社製) と呼ばれる
構造のものが多い。この構造は公表されていないが, 研
磨布は柔らかくて厚いSUBA400 と硬くて薄いIC1000の２
層構造になっている。そして，IC1000には無数の孔が開
けられているものがよく使われている。このような構造
の研磨布を用いて半導体基板上に被着された層間絶縁膜
を研磨し，平坦化している。
【０００５】このように２層構造の研磨布で研磨する
と，基板面内の研磨量のばらつきはIC1000単独の場合よ
りはるかに向上する。例えば，IC1000単独の研磨布を使
うと基板面内の研磨量のばらつきは20％にもなるが，IC
1000/SUBA400の研磨布を使うと7％程度まで低減する。
と，基板面内の研磨量のばらつきはIC1000単独の場合よ
りはるかに向上する。例えば，IC1000単独の研磨布を使
うと基板面内の研磨量のばらつきは20％にもなるが，IC
1000/SUBA400の研磨布を使うと7％程度まで低減する。
【０００６】
【発明が解決しようとする課題】しかしながら，IC1000
/SUBA400の研磨布を用いて研磨すると，配線の密な領域
上の層間絶縁膜の厚みが疎の領域上の層間絶縁膜の厚み
より0.35μｍ程度厚くなってしまう。この厚みの差をグ
ローバル段差と呼んでいる。
/SUBA400の研磨布を用いて研磨すると，配線の密な領域
上の層間絶縁膜の厚みが疎の領域上の層間絶縁膜の厚み
より0.35μｍ程度厚くなってしまう。この厚みの差をグ
ローバル段差と呼んでいる。
【０００７】配線の微細化が進むにつれて，露光の焦点
深度が浅くなり, 0.35μｍルールのデバイスでは, グロ
ーバル段差を0.2 μｍ程度まで減少させる必要がある。
半導体デバイスには配線の密な領域 (特にSRAMの領域)
と密な領域 (ロジックの領域) とが存在し，これらの領
域が混在するチップ内のグローバル段差を,0.35μｍル
ールのデバイスで 0.2μｍ以下にすることは困難であ
る。
深度が浅くなり, 0.35μｍルールのデバイスでは, グロ
ーバル段差を0.2 μｍ程度まで減少させる必要がある。
半導体デバイスには配線の密な領域 (特にSRAMの領域)
と密な領域 (ロジックの領域) とが存在し，これらの領
域が混在するチップ内のグローバル段差を,0.35μｍル
ールのデバイスで 0.2μｍ以下にすることは困難であ
る。
【０００８】本発明は基板面内の研磨量ばらつきをIC10
00/SUBA400研磨布を用いた程度に抑え, 且つグローバル
段差を 0.2μｍ程度以下に低減することを目的とする。
00/SUBA400研磨布を用いた程度に抑え, 且つグローバル
段差を 0.2μｍ程度以下に低減することを目的とする。
【０００９】
【課題を解決するための手段】上記課題の解決は（図１
参照）， １）下層研磨布 1上にこれより硬質の上層研磨布 2が貼
り合わされてなり, 該上層研磨布 2を切断分割し分割部
を孤立化させた溝 3を有する研磨布，あるいは ２）前記溝 3が格子状に形成されている前記１記載の研
磨布，あるいは ３）下層研磨布 1上にこれより硬質の上層研磨布 2を接
着する工程と，該上層研磨布 2を切断分割し分割部を孤
立化させる溝 3を形成する工程とを有する研磨布の作製
方法，あるいは ４）前記１あるいは２記載の研磨布を用いて，基板の表
面を研磨する基板の平坦化方法により達成される。
参照）， １）下層研磨布 1上にこれより硬質の上層研磨布 2が貼
り合わされてなり, 該上層研磨布 2を切断分割し分割部
を孤立化させた溝 3を有する研磨布，あるいは ２）前記溝 3が格子状に形成されている前記１記載の研
磨布，あるいは ３）下層研磨布 1上にこれより硬質の上層研磨布 2を接
着する工程と，該上層研磨布 2を切断分割し分割部を孤
立化させる溝 3を形成する工程とを有する研磨布の作製
方法，あるいは ４）前記１あるいは２記載の研磨布を用いて，基板の表
面を研磨する基板の平坦化方法により達成される。
【００１０】
【作用】研磨布を２層構造にするとグローバル段差が大
きくなる理由は，図４に示されるように，研磨時に下層
の柔らかい研磨布の変形により上層の硬い研磨布が大き
く変形するために，基板上の層間絶縁膜の凸領域のみで
なく凹領域まで研磨されてしまうからである。
きくなる理由は，図４に示されるように，研磨時に下層
の柔らかい研磨布の変形により上層の硬い研磨布が大き
く変形するために，基板上の層間絶縁膜の凸領域のみで
なく凹領域まで研磨されてしまうからである。
【００１１】そこで，本発明者等は上層研磨布を下層研
磨布に貼り合わせた後, 上層研磨布を切断分割し分割部
を孤立化させることにより下層の研磨布の影響を可能な
限り小さくすることを試みた。
磨布に貼り合わせた後, 上層研磨布を切断分割し分割部
を孤立化させることにより下層の研磨布の影響を可能な
限り小さくすることを試みた。
【００１２】そのために，図２に示されるようにIC1000
/SUBA400構造の研磨布を作製する。すなわち, 硬い研磨
布IC1000を柔らかい研磨布SUBA400 の上に貼り合わせ
る。次いで上層の研磨布が切断される深さの溝を形成し
た。溝は, 例えば図１に示されるように格子状に形成さ
れ, 溝により分割された個々の上層研磨布は孤立化して
いる。
/SUBA400構造の研磨布を作製する。すなわち, 硬い研磨
布IC1000を柔らかい研磨布SUBA400 の上に貼り合わせ
る。次いで上層の研磨布が切断される深さの溝を形成し
た。溝は, 例えば図１に示されるように格子状に形成さ
れ, 溝により分割された個々の上層研磨布は孤立化して
いる。
【００１３】
【実施例】図１(A),(B) は実施例の説明図で, 図１(A)
は断面図，図１(B) は平面図である。
は断面図，図１(B) は平面図である。
【００１４】図において， 1は柔らかい下層研磨布でSU
BA400 , 2は硬い上層研磨布でIC1000, 3は格子状に形
成された溝である。図２(A) 〜(C) は製造方法の実施例
の説明図である。
BA400 , 2は硬い上層研磨布でIC1000, 3は格子状に形
成された溝である。図２(A) 〜(C) は製造方法の実施例
の説明図である。
【００１５】図２(A) において，硬い研磨布IC1000を柔
らかい研磨布SUBA400 を用意する。図２(B) において，
硬い研磨布IC1000を柔らかい研磨布SUBA400 の上に接着
する。
らかい研磨布SUBA400 を用意する。図２(B) において，
硬い研磨布IC1000を柔らかい研磨布SUBA400 の上に接着
する。
【００１６】図２(C) において，上層の研磨布が切断さ
れる深さの格子状の溝を形成する。溝により孤立化され
た島状の領域の面積を 5mm× 5mm, 溝の幅を 3mm, 溝の
深さを 3mmにした。
れる深さの格子状の溝を形成する。溝により孤立化され
た島状の領域の面積を 5mm× 5mm, 溝の幅を 3mm, 溝の
深さを 3mmにした。
【００１７】この実施例の効果を調べるために, 図５に
示されるチップパターンが形成されたウエハを作製し
た。このチップパターンの斜線部分は凸部である。実施
例の研磨布と従来例のIC1000/SUBA400構造の研磨布とを
用いて，このウエハを研磨した。その研磨条件は, 研磨
剤が SC112 (コロイダルシリカ） , 研磨圧力が 200g/
cm2 である。
示されるチップパターンが形成されたウエハを作製し
た。このチップパターンの斜線部分は凸部である。実施
例の研磨布と従来例のIC1000/SUBA400構造の研磨布とを
用いて，このウエハを研磨した。その研磨条件は, 研磨
剤が SC112 (コロイダルシリカ） , 研磨圧力が 200g/
cm2 である。
【００１８】この２つの研磨布を用いて６インチウエハ
を各25枚評価した。評価項目は研磨量の面内ばらつき及
びグローバル段差である。その結果を表１に示す。
を各25枚評価した。評価項目は研磨量の面内ばらつき及
びグローバル段差である。その結果を表１に示す。
【００１９】
【表１】 研磨量の面内ばらつき グローバル段差 実施例 7.2±2.8 ％ 0.20μｍ 従来例 7.0±2.7 ％ 0.34μｍ 表１よりわかるように，研磨量の面内ばらつきは両者と
もほぼ同じであるが，グローバル段差は実施例の方が従
来例の約60％に低減している。従って, 実施例はグロー
バル段差の改善に効果があることが明らかになった。
もほぼ同じであるが，グローバル段差は実施例の方が従
来例の約60％に低減している。従って, 実施例はグロー
バル段差の改善に効果があることが明らかになった。
【００２０】本発明者等の実験結果によると，上層研磨
布の厚さを0.5mm 以上とし，格子状に切断された矩形ま
たは正方形の島状領域の一辺の長さは 5〜15mm, 溝幅は
0.5mm以下, 溝のピッチも 5 〜15mmが適当である。
布の厚さを0.5mm 以上とし，格子状に切断された矩形ま
たは正方形の島状領域の一辺の長さは 5〜15mm, 溝幅は
0.5mm以下, 溝のピッチも 5 〜15mmが適当である。
【００２１】実施例では, 上層研磨布に IC1000,下層研
磨布に SUBA400を用いたが, 下層研磨布に柔らかいゴム
状のもの，例えばシリコーンゴム, 不織布, ポリウレタ
ン等を用い, この上に硬質の上層研磨布を接着してもよ
い。
磨布に SUBA400を用いたが, 下層研磨布に柔らかいゴム
状のもの，例えばシリコーンゴム, 不織布, ポリウレタ
ン等を用い, この上に硬質の上層研磨布を接着してもよ
い。
【００２２】実施例では，半導体ウエハの平坦化を行っ
たが，これの代わりにマスクやレチクルの石英基板また
はガラス基板，あるいは液晶表示デバイスの透明ガラス
基板等に対しても本発明は効果がある。
たが，これの代わりにマスクやレチクルの石英基板また
はガラス基板，あるいは液晶表示デバイスの透明ガラス
基板等に対しても本発明は効果がある。
【００２３】
【発明の効果】本発明によれば, 基板面内の研磨量ばら
つきをIC1000/SUBA400研磨布を用いた程度に抑え, 且つ
配線の密な領域上の層間絶縁膜の厚みと疎の領域上のそ
れの差，すなわち，グローバル段差を0.2 μｍ程度以下
に低減することができた。
つきをIC1000/SUBA400研磨布を用いた程度に抑え, 且つ
配線の密な領域上の層間絶縁膜の厚みと疎の領域上のそ
れの差，すなわち，グローバル段差を0.2 μｍ程度以下
に低減することができた。
【００２４】この結果, 0.35μｍルールのデバイスに対
応することができ, 半導体デバイスの微細化に寄与する
ことができる。
応することができ, 半導体デバイスの微細化に寄与する
ことができる。
【図１】 実施例の説明図
【図２】 製造方法の実施例の説明図
【図３】 従来例の説明図
【図４】 問題点の説明図
【図５】 試料ウエハに形成したチップパターン
1 柔らかい下層研磨布でSUBA400 2 硬い上層研磨布でIC1000 3 格子状に形成された溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/304 ３２１ Ｍ (72)発明者 杉本 文利 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 村▲角▼ 真樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 下層研磨布(1) 上にこれより硬質の上層
研磨布(2) が貼り合わされてなり, 該上層研磨布(2) を
切断分割し分割部を孤立化させた溝(3）を有することを
特徴とする研磨布。 - 【請求項２】 前記溝(3）が格子状に形成されているこ
とを特徴とする請求項１記載の研磨布。 - 【請求項３】 下層研磨布(1) 上にこれより硬質の上層
研磨布(2) を接着する工程と，該上層研磨布(2) を切断
分割し分割部を孤立化させる溝(3）を形成する工程とを
有することを特徴とする研磨布の作製方法。 - 【請求項４】 請求項１あるいは２記載の研磨布を用い
て，基板の表面を研磨することを特徴とする基板の平坦
化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4937994A JPH07256560A (ja) | 1994-03-18 | 1994-03-18 | 研磨布及びその作製方法及び基板の平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4937994A JPH07256560A (ja) | 1994-03-18 | 1994-03-18 | 研磨布及びその作製方法及び基板の平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07256560A true JPH07256560A (ja) | 1995-10-09 |
Family
ID=12829396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4937994A Withdrawn JPH07256560A (ja) | 1994-03-18 | 1994-03-18 | 研磨布及びその作製方法及び基板の平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07256560A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5873772A (en) * | 1997-04-10 | 1999-02-23 | Komatsu Electronic Metals Co., Ltd. | Method for polishing the top and bottom of a semiconductor wafer simultaneously |
| US6099390A (en) * | 1997-10-06 | 2000-08-08 | Matsushita Electronics Corporation | Polishing pad for semiconductor wafer and method for polishing semiconductor wafer |
| JP2009148601A (ja) * | 2001-10-25 | 2009-07-09 | Higher Dimension Medical Inc | 印刷した硬質プレート付き擦り落しパッド |
| WO2013129426A1 (ja) * | 2012-02-27 | 2013-09-06 | 東レ株式会社 | 研磨パッド |
| JP2022159076A (ja) * | 2021-03-31 | 2022-10-17 | 株式会社フジミインコーポレーテッド | 研磨パッド、研磨方法 |
-
1994
- 1994-03-18 JP JP4937994A patent/JPH07256560A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5873772A (en) * | 1997-04-10 | 1999-02-23 | Komatsu Electronic Metals Co., Ltd. | Method for polishing the top and bottom of a semiconductor wafer simultaneously |
| US6099390A (en) * | 1997-10-06 | 2000-08-08 | Matsushita Electronics Corporation | Polishing pad for semiconductor wafer and method for polishing semiconductor wafer |
| JP2009148601A (ja) * | 2001-10-25 | 2009-07-09 | Higher Dimension Medical Inc | 印刷した硬質プレート付き擦り落しパッド |
| WO2013129426A1 (ja) * | 2012-02-27 | 2013-09-06 | 東レ株式会社 | 研磨パッド |
| JP2022159076A (ja) * | 2021-03-31 | 2022-10-17 | 株式会社フジミインコーポレーテッド | 研磨パッド、研磨方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4136684B2 (ja) | 半導体装置及びそのダミーパターンの配置方法 | |
| JP3229278B2 (ja) | ダマシン金属回路パターンの平坦化方法 | |
| US9865545B2 (en) | Plurality of substrates bonded by direct bonding of copper recesses | |
| JP3743120B2 (ja) | 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法 | |
| US6172409B1 (en) | Buffer grated structure for metrology mark and method for making the same | |
| JPH1116877A (ja) | 半導体素子の形成方法 | |
| TW531769B (en) | Semiconductor device, method of manufacturing the same and method of designing the same | |
| US20010035567A1 (en) | Semiconductor wafer having a bank on a scribe line | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JPH08132342A (ja) | 半導体集積回路装置の製造装置 | |
| US6020249A (en) | Method for photo alignment after CMP planarization | |
| JP3115025B2 (ja) | 半導体ウエハの研磨用パッド及び研磨方法 | |
| JP2005303214A (ja) | 半導体ウェーハの研削方法 | |
| JPH11219922A (ja) | 半導体装置及びその製造方法 | |
| JPH07256560A (ja) | 研磨布及びその作製方法及び基板の平坦化方法 | |
| KR102937484B1 (ko) | 3차원 칩렛 형성을 위한 국부화된 응력 영역 | |
| KR100421037B1 (ko) | 반도체소자의 제조방법 | |
| TW202242976A (zh) | 層積元件晶片的製造方法 | |
| CN114664652A (zh) | 一种改善虚拟图案碟陷的方法 | |
| CN116110799A (zh) | 一种晶圆键合结构及其形成方法 | |
| CN119381258B (zh) | 一种弥补结构、半导体结构及其制备方法 | |
| KR20230155008A (ko) | 압전 트랜스듀서의 제조 방법 | |
| JPS6214440A (ja) | 半導体ウエハ及びその分割方法 | |
| CN113223954B (zh) | 一种改善沟槽刻蚀导致晶圆毛边的方法 | |
| TW200400562A (en) | Polishing of conductive layers in fabrication of integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |