JPH07261155A - アクティブマトリクス液晶表示素子 - Google Patents
アクティブマトリクス液晶表示素子Info
- Publication number
- JPH07261155A JPH07261155A JP7941394A JP7941394A JPH07261155A JP H07261155 A JPH07261155 A JP H07261155A JP 7941394 A JP7941394 A JP 7941394A JP 7941394 A JP7941394 A JP 7941394A JP H07261155 A JPH07261155 A JP H07261155A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- crystal display
- pixels
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス液晶表示素子をデジタ
ル画像信号で直接駆動し所望の階調表現を得る。 【構成】 アクティブマトリクス液晶表示素子は行列配
置した液晶画素１と、液晶画素の各行を線順次で選択す
るゲートラインＸと、選択された液晶画素１に階調信号
を書き込む個々のスイッチング手段２とを備えている。
各液晶画素１は級数的な面積比で細分化された分割画素
Ｐ１〜Ｐ４の集合からなる。スイッチング手段２は複数
のビット桁成分Ｂ１〜Ｂ４からなる階調信号を対応する
液晶画素１に供給する。このスイッチング手段２は分割
画素Ｐ１〜Ｐ４の各々に対応して設けられたスイッチン
グ素子Ｔ１〜Ｔ４の集合からなり、面積比に従って各分
割画素Ｐ１〜Ｐ４にビット桁成分Ｂ１〜Ｂ４を分配して
所望の階調表示を行なう。
ル画像信号で直接駆動し所望の階調表現を得る。 【構成】 アクティブマトリクス液晶表示素子は行列配
置した液晶画素１と、液晶画素の各行を線順次で選択す
るゲートラインＸと、選択された液晶画素１に階調信号
を書き込む個々のスイッチング手段２とを備えている。
各液晶画素１は級数的な面積比で細分化された分割画素
Ｐ１〜Ｐ４の集合からなる。スイッチング手段２は複数
のビット桁成分Ｂ１〜Ｂ４からなる階調信号を対応する
液晶画素１に供給する。このスイッチング手段２は分割
画素Ｐ１〜Ｐ４の各々に対応して設けられたスイッチン
グ素子Ｔ１〜Ｔ４の集合からなり、面積比に従って各分
割画素Ｐ１〜Ｐ４にビット桁成分Ｂ１〜Ｂ４を分配して
所望の階調表示を行なう。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス液
晶表示素子に関する。より詳しくは、その階調表示技術
に関する。
晶表示素子に関する。より詳しくは、その階調表示技術
に関する。
【０００２】
【従来の技術】図４を参照して従来のアクティブマトリ
クス液晶表示素子の構成を簡潔に説明する。図示する様
に、アクティブマトリクス液晶表示素子は一対のガラス
基板５１，５２を互いに対向配置させ、その間隙に液晶
５３を封入したフラットパネル構成となっている。一方
のガラス基板５１には格子状に配置した信号ライン５４
とゲートライン５５及びこれらの交点に配置したスイッ
チング素子５６と画素電極５７が形成されている。この
スイッチング素子５６は薄膜トランジスタからなり、ゲ
ートライン５５を介して線順次選択されるとともに、信
号ライン５４から供給されるアナログ画像信号を対応す
る画素電極５７に書き込む。一方、上側のガラス基板５
２の内表面には対向電極５８及びカラーフィルタ５９と
が形成されている。カラーフィルタ５９は各画素電極５
７に対応したＲ（赤），Ｇ（緑），Ｂ（青）のセグメン
トに分割されている。この様な構成を有するアクティブ
マトリクス液晶表示素子を２枚の偏光板６０，６１で挟
み、白色光を入射させると所望の階調が付されたフルカ
ラー画像表示が得られる。
クス液晶表示素子の構成を簡潔に説明する。図示する様
に、アクティブマトリクス液晶表示素子は一対のガラス
基板５１，５２を互いに対向配置させ、その間隙に液晶
５３を封入したフラットパネル構成となっている。一方
のガラス基板５１には格子状に配置した信号ライン５４
とゲートライン５５及びこれらの交点に配置したスイッ
チング素子５６と画素電極５７が形成されている。この
スイッチング素子５６は薄膜トランジスタからなり、ゲ
ートライン５５を介して線順次選択されるとともに、信
号ライン５４から供給されるアナログ画像信号を対応す
る画素電極５７に書き込む。一方、上側のガラス基板５
２の内表面には対向電極５８及びカラーフィルタ５９と
が形成されている。カラーフィルタ５９は各画素電極５
７に対応したＲ（赤），Ｇ（緑），Ｂ（青）のセグメン
トに分割されている。この様な構成を有するアクティブ
マトリクス液晶表示素子を２枚の偏光板６０，６１で挟
み、白色光を入射させると所望の階調が付されたフルカ
ラー画像表示が得られる。
【０００３】
【発明が解決しようとする課題】図５はアナログ画像信
号の信号電圧と液晶表示素子の透過率との関係を示すグ
ラフである。この例はノーマリホワイトモードを表わし
ており、信号電圧が０の状態では白色表示が得られ、信
号電圧の上昇とともに透過率が低下し、飽和状態では黒
色表示となる。信号電圧のレベルに応じて所望の階調表
示（中間調表示）が得られる。例えば、信号電圧がＶ１
の時は透過率（画素濃度）がＤ１と比較的高く、信号電
圧がＶ２に上昇すると透過率はＤ２まで低下する。この
様に、従来アナログ画像信号の信号電圧（振幅）を変調
して階調表示を行なっていた。しかしながら、アナログ
画像信号の振幅は外乱等により変動しやすく、信号ノイ
ズが画面に現われ表示品位の低下をもたらすという課題
があった。
号の信号電圧と液晶表示素子の透過率との関係を示すグ
ラフである。この例はノーマリホワイトモードを表わし
ており、信号電圧が０の状態では白色表示が得られ、信
号電圧の上昇とともに透過率が低下し、飽和状態では黒
色表示となる。信号電圧のレベルに応じて所望の階調表
示（中間調表示）が得られる。例えば、信号電圧がＶ１
の時は透過率（画素濃度）がＤ１と比較的高く、信号電
圧がＶ２に上昇すると透過率はＤ２まで低下する。この
様に、従来アナログ画像信号の信号電圧（振幅）を変調
して階調表示を行なっていた。しかしながら、アナログ
画像信号の振幅は外乱等により変動しやすく、信号ノイ
ズが画面に現われ表示品位の低下をもたらすという課題
があった。
【０００４】アクティブマトリクス液晶表示素子をテレ
ビの受像機等に用いる場合、元のアナログビデオ信号を
一旦復調した後アクティブマトリクス液晶表示素子の駆
動に適したアナログＲＧＢ画像信号に変換する。復調の
過程ではデジタル画像処理等も行なわれる為、アナログ
ビデオ信号は一旦デジタル信号に変換される。一方、ア
クティブマトリクス液晶表示素子はアナログ画像信号に
より駆動される為、デジタル信号は再びＤ／Ａ変換され
た後アクティブマトリクス液晶表示素子に供給される。
この様に従来の方式ではＡ／ＤコンバータやＤ／Ａコン
バータが必要となり、部品点数の増大化を招いていたと
いう課題がある。
ビの受像機等に用いる場合、元のアナログビデオ信号を
一旦復調した後アクティブマトリクス液晶表示素子の駆
動に適したアナログＲＧＢ画像信号に変換する。復調の
過程ではデジタル画像処理等も行なわれる為、アナログ
ビデオ信号は一旦デジタル信号に変換される。一方、ア
クティブマトリクス液晶表示素子はアナログ画像信号に
より駆動される為、デジタル信号は再びＤ／Ａ変換され
た後アクティブマトリクス液晶表示素子に供給される。
この様に従来の方式ではＡ／ＤコンバータやＤ／Ａコン
バータが必要となり、部品点数の増大化を招いていたと
いう課題がある。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はデジタル画像信号を用いて直接アク
ティブマトリクス液晶表示素子の駆動を可能とする階調
表示構成を提供する事を目的とする。かかる目的を達成
する為に以下の手段を講じた。即ち、本発明にかかるア
クティブマトリクス液晶表示素子は基本的な構成とし
て、行列配置した液晶画素と、液晶画素の各行を線順次
で選択する走査手段と、選択された液晶画素に階調信号
を書き込む個々のスイッチング手段とを備えている。本
発明の特徴事項として、各液晶画素は級数的な面積比で
細分化された分割画素の集合からなる。又、各スイッチ
ング手段は複数のビット桁成分からなる階調信号（デジ
タル画像信号）を対応する液晶画素に供給し、且つ面積
比に従って各分割画素にビット桁成分を分配して所望の
階調表示を行なう。好ましくは、前記スイッチング手段
は分割画素の各々に対応して設けられたスイッチング素
子の集合からなる。又、各液晶画素は対向電極と画素電
極と両者に保持された液晶とからなり、画素電極を細分
化して分割画素の集合を形成している。
題に鑑み、本発明はデジタル画像信号を用いて直接アク
ティブマトリクス液晶表示素子の駆動を可能とする階調
表示構成を提供する事を目的とする。かかる目的を達成
する為に以下の手段を講じた。即ち、本発明にかかるア
クティブマトリクス液晶表示素子は基本的な構成とし
て、行列配置した液晶画素と、液晶画素の各行を線順次
で選択する走査手段と、選択された液晶画素に階調信号
を書き込む個々のスイッチング手段とを備えている。本
発明の特徴事項として、各液晶画素は級数的な面積比で
細分化された分割画素の集合からなる。又、各スイッチ
ング手段は複数のビット桁成分からなる階調信号（デジ
タル画像信号）を対応する液晶画素に供給し、且つ面積
比に従って各分割画素にビット桁成分を分配して所望の
階調表示を行なう。好ましくは、前記スイッチング手段
は分割画素の各々に対応して設けられたスイッチング素
子の集合からなる。又、各液晶画素は対向電極と画素電
極と両者に保持された液晶とからなり、画素電極を細分
化して分割画素の集合を形成している。
【０００６】
【作用】本発明によれば、アクティブマトリクス液晶表
示素子の各液晶画素がさらに異なった面積の分割画素に
細分化されており、デジタル画像信号により個々の分割
画素毎に透過率を変える事が可能である。各分割画素に
同一レベルの信号電圧を印加した場合、個々の面積に比
例して画素全体として見た場合の濃度が変化する。これ
により所望の階調表示が得られる。換言すると、本発明
は個々の液晶画素を細分化しデジタル画像信号により直
接画素単位で面積階調表現を可能とするものである。
示素子の各液晶画素がさらに異なった面積の分割画素に
細分化されており、デジタル画像信号により個々の分割
画素毎に透過率を変える事が可能である。各分割画素に
同一レベルの信号電圧を印加した場合、個々の面積に比
例して画素全体として見た場合の濃度が変化する。これ
により所望の階調表示が得られる。換言すると、本発明
は個々の液晶画素を細分化しデジタル画像信号により直
接画素単位で面積階調表現を可能とするものである。
【０００７】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス液晶表示素子の好適な実施例を示す模式的な回路
図である。図示する様に、本液晶表示素子は行方向に沿
って延設されたゲートラインＸを有している。又これと
直交して列方向に沿って延設された信号ラインＹを有し
ている。ゲートラインＸには線順次で所定のゲート信号
が印加される。一方信号ラインＹにはデジタル画像信号
である階調信号が供給される。この階調信号は複数のビ
ット桁成分（Ｂ１，Ｂ２，Ｂ３，Ｂ４）からなる。本例
では図示を容易にする為、階調信号は４ビット構成であ
り２4 ＝１６レベルの階調付けを行なう事ができる。但
し、実際には８ビット構成の階調信号が主流であり、２
8 ＝２５６階調が実現できる。
詳細に説明する。図１は本発明にかかるアクティブマト
リクス液晶表示素子の好適な実施例を示す模式的な回路
図である。図示する様に、本液晶表示素子は行方向に沿
って延設されたゲートラインＸを有している。又これと
直交して列方向に沿って延設された信号ラインＹを有し
ている。ゲートラインＸには線順次で所定のゲート信号
が印加される。一方信号ラインＹにはデジタル画像信号
である階調信号が供給される。この階調信号は複数のビ
ット桁成分（Ｂ１，Ｂ２，Ｂ３，Ｂ４）からなる。本例
では図示を容易にする為、階調信号は４ビット構成であ
り２4 ＝１６レベルの階調付けを行なう事ができる。但
し、実際には８ビット構成の階調信号が主流であり、２
8 ＝２５６階調が実現できる。
【０００８】各ゲートラインＸと信号ラインＹの交差部
には液晶画素１が設けられており、全体として行列配置
したマトリクス画素アレイが構成される。液晶画素１の
各行は前述したゲートラインＸを介してゲート信号によ
り線順次で選択される。個々の液晶画素１に対応してス
イッチング手段２が設けられている。このスイッチング
手段２は選択された液晶画素１に階調信号を書き込む為
のものである。
には液晶画素１が設けられており、全体として行列配置
したマトリクス画素アレイが構成される。液晶画素１の
各行は前述したゲートラインＸを介してゲート信号によ
り線順次で選択される。個々の液晶画素１に対応してス
イッチング手段２が設けられている。このスイッチング
手段２は選択された液晶画素１に階調信号を書き込む為
のものである。
【０００９】本発明の特徴事項として、液晶画素１は級
数的な面積比で細分化された分割画素の集合からなる。
図示の例では、液晶画素１が４つに細分化されており、
第１の分割画素Ｐ１は液晶画素１の開口面積の半分を占
ている。第２の分割画素Ｐ２は第１の分割画素Ｐ１に対
し半分の面積を有している。第３の分割画素Ｐ３は第２
の分割画素Ｐ２に対して半分の面積を有している。第４
の分割画素Ｐ４は第３の分割画素Ｐ３に対して半分の面
積を有している。この様に、各分割画素は２のベキ乗に
従って等比級数的な面積比を有している。これは、デジ
タル画像信号を構成するビット桁成分に対応したもので
ある。例えば、第１の分割画素Ｐ１は最上位ビット桁
（ＭＳＢ）に対応しており、第４の分割画素Ｐ４は最下
位ビット桁（ＬＳＢ）に対応している。一方スイッチン
グ手段２は分割画素の各々に対応して設けられたスイッ
チング素子の集合からなり、本例では第１の分割画素Ｐ
１に対応して第１のスイッチング素子Ｔ１が設けられ、
第２の分割画素Ｐ２に対応して第２のスイッチング素子
Ｔ２が設けられ、第３の分割画素Ｐ３に対して第３のス
イッチング素子Ｔ３が設けられ、第４の分割画素Ｐ４に
対して第４のスイッチング素子Ｔ４が設けられている。
本例では各スイッチング素子は薄膜トランジスタからな
る。第１のスイッチング素子Ｔ１を構成する薄膜トラン
ジスタのソース電極は信号ラインＹの第１ビットＢ１が
割り当てられた信号線に接続され、ドレイン電極は対応
する分割画素Ｐ１に接続され、ゲート電極はゲートライ
ンＸに接続されている。スイッチング素子Ｔ１が導通す
ると階調信号の第１ビット桁成分Ｂ１が分割画素Ｐ１に
書き込まれる。以下同様に、第２スイッチング素子Ｔ２
を構成する薄膜トランジスタは、導通状態になると階調
信号の第２ビット桁成分Ｂ２を対応する分割画素Ｐ２に
書き込む。第３のスイッチング素子Ｔ３を構成する薄膜
トランジスタも同様に導通状態になると、階調信号の第
３ビット桁成分Ｂ３を対応する第３の分割画素Ｐ３に転
送する。第４のスイッチング素子Ｔ４を構成する薄膜ト
ランジスタも導通状態になると階調信号の第４ビット桁
成分Ｂ４を対応する第４の分割画素Ｐ４に書き込む。
数的な面積比で細分化された分割画素の集合からなる。
図示の例では、液晶画素１が４つに細分化されており、
第１の分割画素Ｐ１は液晶画素１の開口面積の半分を占
ている。第２の分割画素Ｐ２は第１の分割画素Ｐ１に対
し半分の面積を有している。第３の分割画素Ｐ３は第２
の分割画素Ｐ２に対して半分の面積を有している。第４
の分割画素Ｐ４は第３の分割画素Ｐ３に対して半分の面
積を有している。この様に、各分割画素は２のベキ乗に
従って等比級数的な面積比を有している。これは、デジ
タル画像信号を構成するビット桁成分に対応したもので
ある。例えば、第１の分割画素Ｐ１は最上位ビット桁
（ＭＳＢ）に対応しており、第４の分割画素Ｐ４は最下
位ビット桁（ＬＳＢ）に対応している。一方スイッチン
グ手段２は分割画素の各々に対応して設けられたスイッ
チング素子の集合からなり、本例では第１の分割画素Ｐ
１に対応して第１のスイッチング素子Ｔ１が設けられ、
第２の分割画素Ｐ２に対応して第２のスイッチング素子
Ｔ２が設けられ、第３の分割画素Ｐ３に対して第３のス
イッチング素子Ｔ３が設けられ、第４の分割画素Ｐ４に
対して第４のスイッチング素子Ｔ４が設けられている。
本例では各スイッチング素子は薄膜トランジスタからな
る。第１のスイッチング素子Ｔ１を構成する薄膜トラン
ジスタのソース電極は信号ラインＹの第１ビットＢ１が
割り当てられた信号線に接続され、ドレイン電極は対応
する分割画素Ｐ１に接続され、ゲート電極はゲートライ
ンＸに接続されている。スイッチング素子Ｔ１が導通す
ると階調信号の第１ビット桁成分Ｂ１が分割画素Ｐ１に
書き込まれる。以下同様に、第２スイッチング素子Ｔ２
を構成する薄膜トランジスタは、導通状態になると階調
信号の第２ビット桁成分Ｂ２を対応する分割画素Ｐ２に
書き込む。第３のスイッチング素子Ｔ３を構成する薄膜
トランジスタも同様に導通状態になると、階調信号の第
３ビット桁成分Ｂ３を対応する第３の分割画素Ｐ３に転
送する。第４のスイッチング素子Ｔ４を構成する薄膜ト
ランジスタも導通状態になると階調信号の第４ビット桁
成分Ｂ４を対応する第４の分割画素Ｐ４に書き込む。
【００１０】図２は、図１に示したアクティブマトリク
ス液晶表示素子のＡ−Ａ線に沿って切断した断面構造を
表わしている。図示する様に、アクティブマトリクス液
晶表示素子は所定の間隙を介して一対のガラス基板３
ａ，３ｂを互いに接合したフラットパネル構造を有して
おり、間隙内には液晶ＬＣが封入充填されている。下側
のガラス基板３ａの内表面には画素電極４が形成されて
おり、分割画素Ｐ１，Ｐ２に対応して細分化されてい
る。さらに信号ラインＹも形成されており、本例では多
層配線構造となっている。この信号ラインＹは互いに絶
縁膜を介して重ねられた４層の配線を有しており、各々
割り当てられたビット桁成分を供給する。一方上側のガ
ラス基板３ｂの内表面には対向電極５が全面的に形成さ
れている。さらに、個々の液晶画素の境界に沿ってブラ
ックマスク６もパタニング形成されている。細分化され
た画素電極４の一片と対向電極５との間に挟持された液
晶ＬＣにより分割画素Ｐ１が構成される。細分化された
画素電極４の他の一片と対向電極５との間に挟持された
液晶ＬＣにより第２の分割画素Ｐ２が構成される。な
お、図示しないが第３及び第４の分割画素Ｐ３，Ｐ４に
ついても同様に、細分化された画素電極４と対向電極５
との間に設けられる。
ス液晶表示素子のＡ−Ａ線に沿って切断した断面構造を
表わしている。図示する様に、アクティブマトリクス液
晶表示素子は所定の間隙を介して一対のガラス基板３
ａ，３ｂを互いに接合したフラットパネル構造を有して
おり、間隙内には液晶ＬＣが封入充填されている。下側
のガラス基板３ａの内表面には画素電極４が形成されて
おり、分割画素Ｐ１，Ｐ２に対応して細分化されてい
る。さらに信号ラインＹも形成されており、本例では多
層配線構造となっている。この信号ラインＹは互いに絶
縁膜を介して重ねられた４層の配線を有しており、各々
割り当てられたビット桁成分を供給する。一方上側のガ
ラス基板３ｂの内表面には対向電極５が全面的に形成さ
れている。さらに、個々の液晶画素の境界に沿ってブラ
ックマスク６もパタニング形成されている。細分化され
た画素電極４の一片と対向電極５との間に挟持された液
晶ＬＣにより分割画素Ｐ１が構成される。細分化された
画素電極４の他の一片と対向電極５との間に挟持された
液晶ＬＣにより第２の分割画素Ｐ２が構成される。な
お、図示しないが第３及び第４の分割画素Ｐ３，Ｐ４に
ついても同様に、細分化された画素電極４と対向電極５
との間に設けられる。
【００１１】最後に図３を参照して、本発明にかかるア
クティブマトリクス液晶表示素子の動作を詳細に説明す
る。図示の例では、１個の液晶画素がＰ１〜Ｐ８まで８
個の分割画素に細分化されている。一方、階調信号はＢ
１〜Ｂ８まで８個のビット桁成分からなり、２５６レベ
ルの階調を個々の液晶画素毎に実現する事ができる。本
発明は面積階調の原理に従っており、第１ビットＢ１に
対応する第１分割画素Ｐ１は全画素面積の半分に相当す
る面積を有している。以下、Ｐ２からＰ８まで１／２の
面積比で細分化されている。最後の第８分割画素Ｐ８は
第１分割画素Ｐ１に対して１／１２８の面積比となって
いる。（Ａ）に示す様に、階調信号の８個のビット桁成
分が全て０の場合には、全分割画素Ｐ１〜Ｐ８が非点灯
状態である。ノーマリホワイトモードの場合には、液晶
画素が白色表示になる。（Ｂ）に示した状態では、階調
信号の第１ビット桁成分Ｂ１が値１を有し、残りのビッ
ト桁成分Ｂ２〜Ｂ８が値０を有している。従って、第１
ビット桁成分Ｂ１に対応する第１分割画素Ｐ１が点灯さ
れ黒色表示になる。液晶画素全体として見ると半分の面
積が黒色化した事になる。従って液晶画素単位で見る
と、丁度中間レベルの灰色表示が得られる事になる。
（Ｃ）に示した例では、第１ビット桁成分Ｂ１に加え第
２ビット桁成分Ｂ２も値１を有している。この為、対応
する第２分割画素Ｐ２も点灯され黒色表示となる。液晶
画素単位で見ると、全面積の３／４が黒色化した事にな
り、より濃い灰色表示が得られる。この様に、階調信号
を構成するビット桁成分の値に応じて、各分割画素の点
灯／消灯の組み合わせが２５６通り変化し、所望の画素
濃度か得られる事になる。
クティブマトリクス液晶表示素子の動作を詳細に説明す
る。図示の例では、１個の液晶画素がＰ１〜Ｐ８まで８
個の分割画素に細分化されている。一方、階調信号はＢ
１〜Ｂ８まで８個のビット桁成分からなり、２５６レベ
ルの階調を個々の液晶画素毎に実現する事ができる。本
発明は面積階調の原理に従っており、第１ビットＢ１に
対応する第１分割画素Ｐ１は全画素面積の半分に相当す
る面積を有している。以下、Ｐ２からＰ８まで１／２の
面積比で細分化されている。最後の第８分割画素Ｐ８は
第１分割画素Ｐ１に対して１／１２８の面積比となって
いる。（Ａ）に示す様に、階調信号の８個のビット桁成
分が全て０の場合には、全分割画素Ｐ１〜Ｐ８が非点灯
状態である。ノーマリホワイトモードの場合には、液晶
画素が白色表示になる。（Ｂ）に示した状態では、階調
信号の第１ビット桁成分Ｂ１が値１を有し、残りのビッ
ト桁成分Ｂ２〜Ｂ８が値０を有している。従って、第１
ビット桁成分Ｂ１に対応する第１分割画素Ｐ１が点灯さ
れ黒色表示になる。液晶画素全体として見ると半分の面
積が黒色化した事になる。従って液晶画素単位で見る
と、丁度中間レベルの灰色表示が得られる事になる。
（Ｃ）に示した例では、第１ビット桁成分Ｂ１に加え第
２ビット桁成分Ｂ２も値１を有している。この為、対応
する第２分割画素Ｐ２も点灯され黒色表示となる。液晶
画素単位で見ると、全面積の３／４が黒色化した事にな
り、より濃い灰色表示が得られる。この様に、階調信号
を構成するビット桁成分の値に応じて、各分割画素の点
灯／消灯の組み合わせが２５６通り変化し、所望の画素
濃度か得られる事になる。
【００１２】
【発明の効果】以上説明した様に、本発明によれば、ア
クティブマトリクス液晶表示素子の各液晶画素は級数的
な面積比で細分化された分割画素の集合からなる一方、
スイッチング素子は面積比に従って各分割画素に階調信
号のビット桁成分を分配し所望の階調表示を行なう。こ
の様に、本発明では面積階調の原理に従って個々の液晶
画素毎に表示濃度を変化させている。各分割画素に書き
込まれる信号電圧は０，１のデジタルデータに対応して
いる為、ノイズ等の影響を受け難くなり表示品位が改善
できるという効果がある。又、デジタル画像信号で直接
アクティブマトリクス液晶表示素子を駆動する事がで
き、周辺回路要素の部品点数を削減する事ができるとい
う効果がある。
クティブマトリクス液晶表示素子の各液晶画素は級数的
な面積比で細分化された分割画素の集合からなる一方、
スイッチング素子は面積比に従って各分割画素に階調信
号のビット桁成分を分配し所望の階調表示を行なう。こ
の様に、本発明では面積階調の原理に従って個々の液晶
画素毎に表示濃度を変化させている。各分割画素に書き
込まれる信号電圧は０，１のデジタルデータに対応して
いる為、ノイズ等の影響を受け難くなり表示品位が改善
できるという効果がある。又、デジタル画像信号で直接
アクティブマトリクス液晶表示素子を駆動する事がで
き、周辺回路要素の部品点数を削減する事ができるとい
う効果がある。
【図１】本発明にかかるアクティブマトリクス液晶表示
素子の一例を示す模式図である。
素子の一例を示す模式図である。
【図２】図１に示したＡ−Ａ線に沿って切断した断面図
である。
である。
【図３】本発明にかかるアクティブマトリクス液晶表示
素子の動作説明に供する模式図である。
素子の動作説明に供する模式図である。
【図４】従来のアクティブマトリクス液晶表示素子の一
般的な構成を示す斜視図である。
般的な構成を示す斜視図である。
【図５】アクティブマトリクス液晶表示素子の透過率と
信号電圧との関係を示すグラフである。
信号電圧との関係を示すグラフである。
１ 液晶画素 ２ スイッチング手段 ３ａ ガラス基板 ３ｂ ガラス基板 ４ 画素電極 ＬＣ 液晶 ５ 対向電極 ６ ブラックマスク Ｐ１〜Ｐ４ 分割画素 Ｔ１〜Ｔ４ スイッチング素子 Ｂ１〜Ｂ４ ビット桁成分 Ｘ ゲートライン Ｙ 信号ライン
Claims (3)
- 【請求項１】 行列配置した液晶画素と、液晶画素の各
行を線順次で選択する走査手段と、選択された液晶画素
に階調信号を書き込む個々のスイッチング手段とを備え
たアクティブマトリクス液晶表示素子であって、 各液晶画素は級数的な面積比で細分化された分割画素の
集合からなり、 各スイッチング手段は複数のビット桁成分からなる階調
信号を対応する液晶画素に供給し且つ面積比に従って各
分割画素にビット桁成分を分配して所望の階調表示を行
なう事を特徴とするアクティブマトリクス液晶表示素
子。 - 【請求項２】 前記スイッチング手段は分割画素の各々
に対応して設けられたスイッチング素子の集合からなる
事を特徴とする請求項１記載のアクティブマトリクス液
晶表示素子。 - 【請求項３】 各液晶画素は対向電極と画素電極と両者
に保持された液晶とを有し、画素電極を細分化して分割
画素の集合を形成する事を特徴とする請求項１記載のア
クティブマトリクス液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7941394A JPH07261155A (ja) | 1994-03-24 | 1994-03-24 | アクティブマトリクス液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7941394A JPH07261155A (ja) | 1994-03-24 | 1994-03-24 | アクティブマトリクス液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07261155A true JPH07261155A (ja) | 1995-10-13 |
Family
ID=13689187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7941394A Pending JPH07261155A (ja) | 1994-03-24 | 1994-03-24 | アクティブマトリクス液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07261155A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797182A1 (en) * | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
| US6073683A (en) * | 1995-07-05 | 2000-06-13 | Nippondenso Co., Ltd. | Cooling apparatus using boiling and condensing refrigerant and method for manufacturing the same |
| KR100291158B1 (ko) * | 1996-08-28 | 2001-06-01 | 마찌다 가쯔히꼬 | 액티브매트릭스형액정표시장치 |
| WO2001073738A1 (en) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Display |
| WO2001073737A1 (en) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Display |
| EP1249823A3 (en) * | 2001-04-11 | 2003-04-09 | Sanyo Electric Co., Ltd. | Active matrix display device |
| KR100412325B1 (ko) * | 2000-07-24 | 2003-12-31 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자 기기 |
| KR100481099B1 (ko) * | 1999-12-24 | 2005-04-08 | 산요덴키가부시키가이샤 | 표시 장치 |
| KR100579779B1 (ko) * | 2001-09-29 | 2006-05-16 | 가부시끼가이샤 도시바 | 평면표시장치 |
| US7199808B2 (en) | 2002-12-25 | 2007-04-03 | Sharp Kabushiki Kaisha | Liquid crystal display |
| KR100807510B1 (ko) * | 2001-10-22 | 2008-02-26 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| JP2009175563A (ja) * | 2008-01-28 | 2009-08-06 | Sony Corp | 表示装置 |
| US8159480B2 (en) | 2006-08-09 | 2012-04-17 | Sony Corporation | Electro-optical device and electronic apparatus |
| KR101351922B1 (ko) * | 2006-06-30 | 2014-01-16 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 구동 방법 |
| US8723773B2 (en) | 2006-09-25 | 2014-05-13 | Japan Display West Inc. | Electro-optical device and electronic apparatus |
| KR20140116806A (ko) * | 2013-03-25 | 2014-10-06 | 가부시키가이샤 재팬 디스프레이 | 표시 장치 및 전자 기기 |
| JP2016026328A (ja) * | 2015-10-30 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 電気泳動表示装置 |
-
1994
- 1994-03-24 JP JP7941394A patent/JPH07261155A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6073683A (en) * | 1995-07-05 | 2000-06-13 | Nippondenso Co., Ltd. | Cooling apparatus using boiling and condensing refrigerant and method for manufacturing the same |
| US6115017A (en) * | 1996-03-19 | 2000-09-05 | Hitachi, Ltd. | Liquid crystal display apparatus |
| EP0797182A1 (en) * | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
| US6335778B1 (en) | 1996-08-28 | 2002-01-01 | Sharp Kabushiki Kaisha | Active matrix type liquid crystal display device using driver circuits which latch-in data during horizontal blanking period |
| KR100291158B1 (ko) * | 1996-08-28 | 2001-06-01 | 마찌다 가쯔히꼬 | 액티브매트릭스형액정표시장치 |
| KR100481099B1 (ko) * | 1999-12-24 | 2005-04-08 | 산요덴키가부시키가이샤 | 표시 장치 |
| WO2001073737A1 (en) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Display |
| JP2009110006A (ja) * | 2000-03-30 | 2009-05-21 | Seiko Epson Corp | 表示装置 |
| KR100430929B1 (ko) * | 2000-03-30 | 2004-05-12 | 세이코 엡슨 가부시키가이샤 | 표시 장치 |
| US6801180B2 (en) | 2000-03-30 | 2004-10-05 | Seiko Epson Corporation | Display device |
| US6873310B2 (en) | 2000-03-30 | 2005-03-29 | Seiko Epson Corporation | Display device |
| WO2001073738A1 (en) * | 2000-03-30 | 2001-10-04 | Seiko Epson Corporation | Display |
| KR100412325B1 (ko) * | 2000-07-24 | 2003-12-31 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자 기기 |
| US7123233B2 (en) | 2001-04-11 | 2006-10-17 | Sanyo Electric Co., Ltd. | Display device |
| EP1249823A3 (en) * | 2001-04-11 | 2003-04-09 | Sanyo Electric Co., Ltd. | Active matrix display device |
| KR100579779B1 (ko) * | 2001-09-29 | 2006-05-16 | 가부시끼가이샤 도시바 | 평면표시장치 |
| KR100807510B1 (ko) * | 2001-10-22 | 2008-02-26 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| US7199808B2 (en) | 2002-12-25 | 2007-04-03 | Sharp Kabushiki Kaisha | Liquid crystal display |
| KR101351922B1 (ko) * | 2006-06-30 | 2014-01-16 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 구동 방법 |
| US8159480B2 (en) | 2006-08-09 | 2012-04-17 | Sony Corporation | Electro-optical device and electronic apparatus |
| US8723773B2 (en) | 2006-09-25 | 2014-05-13 | Japan Display West Inc. | Electro-optical device and electronic apparatus |
| JP2009175563A (ja) * | 2008-01-28 | 2009-08-06 | Sony Corp | 表示装置 |
| KR20140116806A (ko) * | 2013-03-25 | 2014-10-06 | 가부시키가이샤 재팬 디스프레이 | 표시 장치 및 전자 기기 |
| JP2016026328A (ja) * | 2015-10-30 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 電気泳動表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485293A (en) | Liquid crystal display including color triads with split pixels | |
| US5438442A (en) | Matrix electrode structure having defining independently controllable groups of subsidiary pixels | |
| USRE40771E1 (en) | Liquid crystal display device and method of driving the same | |
| JPH07261155A (ja) | アクティブマトリクス液晶表示素子 | |
| US6903754B2 (en) | Arrangement of color pixels for full color imaging devices with simplified addressing | |
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5311205A (en) | Color liquid-crystal display apparatus with rectilinear arrangement | |
| US5144288A (en) | Color liquid-crystal display apparatus using delta configuration of picture elements | |
| JP3092537B2 (ja) | 液晶表示装置 | |
| JPH0336239B2 (ja) | ||
| US20050174363A1 (en) | Arrangements of color pixels for full color imaging devices with simplified addressing | |
| US20150138468A1 (en) | Active matrix driving display device and image displaying method using the same | |
| KR20040081347A (ko) | 표시 장치 | |
| JPH0588197A (ja) | 複合化液晶表示パネル装置 | |
| EP0389031A1 (en) | Colour display device | |
| US7218301B2 (en) | System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts | |
| US7199808B2 (en) | Liquid crystal display | |
| JPH0422498B2 (ja) | ||
| JP3791744B2 (ja) | 表示装置 | |
| JPH0766251B2 (ja) | 液晶表示装置 | |
| JP2003330037A (ja) | 液晶表示装置 | |
| JPH0422618Y2 (ja) | ||
| JPH10239710A (ja) | 液晶表示装置 | |
| JPS60192920A (ja) | 表示装置 | |
| JP2840378B2 (ja) | 液晶表示装置 |