JPH07261706A

JPH07261706A - 表示駆動装置

Info

Publication number: JPH07261706A
Application number: JP4933494A
Authority: JP
Inventors: Yukihiro Nakahara; 征洋中原; Katsuya Mizukata; 勝哉水方; Masaya Shimokubo; 正也下窪
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-03-18
Filing date: 1994-03-18
Publication date: 1995-10-13

Abstract

(57)【要約】【目的】色表示不良を解消し、高解像度の表示能力を
持つ。【構成】３／２画素期間を周期とするクロック信号Ｃ
ＬＫと、サンプリングを開始するスタートパルスＳＰを
発生させ、これらクロック信号ＣＬＫおよびスタートパ
ルスＳＰに基づいて、パルス幅決定回路および列電極駆
動回路で順次３画素期間遅れるサンプリングパルスを生
成し、このサンプリングパルスにより、それぞれ隣接す
る３点の赤色、緑色、青色の画素データをサンプリング
回路で同時にサンプリングする。したがって、隣接する
Ｒ、Ｇ、Ｂの３ドットを同時にサンプリングすることが
できるため、色再現性が良くなり、列電極駆動回路の構
成も簡単になる。また、従来のクロック周波数の２／３
の周波数を持つクロック信号を入力するため、不要幅射
やロジックの誤作動を起こすことが回避される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置、エレク
トロルミネッセンス表示装置、プラズマディスプレイな
どのように、それぞれ赤色（以下Ｒという）、緑色（以
下Ｇという）、青色（以下Ｂという）を呈する隣接する
３画素を随所に配するとともに、各画素を行電極、列電
極の交差する位置にマトリクス状に配した表示駆動装置
に関し、特に、その列電極の表示駆動装置に関する。

【０００２】

【従来の技術】この種の表示駆動装置の一例が、例え
ば、特開昭６３−２４７７０号公報（名称：アモルファ
スシリコン薄膜トランジスタ液晶パネル駆動方法、国際
特許分類：Ｈ０４Ｎ）に開示されている。この従来技術
においては、マトリクス型表示装置にカラー映像のある
一点を表示するとき、Ｒ、Ｇ、Ｂの３色を混ぜた混合色
として１画素で表示する方法がとれないので、Ｒを呈す
る画素、Ｇを呈する画素およびＢを呈する画素の各々の
画素により、Ｒ、Ｇ、Ｂの各色の濃淡を調整して、その
３色を合わせた合成色として表示する手法が取られてい
る。このため、本来ある一点を表示するためのＲ、Ｇ、
Ｂの３つの色が、一点ではなく３画素の広域にわたって
表示画面を占有することになり映像がかなり粗くなる。
したがって、表示画面を占める３画素が一点に相当する
のように表示画面のマトリクスを緻密にするか、また
は、Ｒ、Ｇ、Ｂの各色を呈する画素に与える画素信号を
それぞれ映像信号からサンプリングする時間を各画素の
画面上の表示位置に合わせてずらす工夫が必要となる。

【０００３】ここで、ＴＦＴ液晶表示装置を例にとって
図９に基づいて説明する。図９はマトリクス状に画素を
配した表示パネルを持つ従来のＴＦＴ液晶表示装置のブ
ロック図である。図９において、複数のＲ、Ｇ、Ｂの各
色を有する絵素としてのドットをマトリクス状に配列し
て、列電極駆動回路１，２を交互に配置し、奇数番目の
列電極と偶数番目の列電極を別々の駆動回路にて走査す
る。奇数番目の列にある薄膜トランジスタであるＴＦＴ
のソースＳはソースバスラインＳＵを介して列電極駆動
回路１に接続され、また、偶数番目の列にあるＴＦＴの
ソースＳはソースバスラインＳＤを介して列電極駆動回
路２に接続されている。また、ＴＦＴのドレインＤは画
素電極に接続され、ゲートＧはゲートバスラインｇを介
して行電極駆動回路３に接続されている。

【０００４】このように、各画素は行電極ｇおよび列電
極ｓの交差する箇所に配され、透明な画素電極とＴＦＴ
から構成されている。これら各画素には、それぞれＲ，
Ｇ，Ｂのフィルターを有しており、画素電極に印加され
た画素信号に従って、液晶の透過率が変化し、この液晶
によって強度を調節されたバックライトからの白色光が
前記フィルターを通過するときにフィルターの色が濃淡
をつけて呈される仕組みとなっている。ここでは、各画
素がそれぞれ有しているフィルター色をＲまたはＧまた
はＢというように記している。

【０００５】上記構成により、行電極駆動回路３は最初
の行電極ｇ１から順に行電極ｇにオン電圧を印加する。
このとき、このオン電圧は一本の行電極ｇに接続された
複数のＴＦＴのゲートＧに一斉に供給され、ＴＦＴを同
時にアナログスイッチとしてオンさせる。また、列電極
駆動回路１，２は、外部から与えられるスタートパルス
ＳＰ、クロック信号ＣＫに基づいたサンプリング期間
（τ）に、映像信号に含まれるそれぞれＲ，Ｇ，Ｂの画
素信号ＶＲ，ＶＧ，ＶＢをサンプリングして、それぞれ
Ｒ、Ｇ、Ｂを呈する画素に接続された列電極ＳＵ１，Ｓ
Ｄ１，ＳＵ２に与える。ここで、例えば、行電極ｇ１上
のＴＦＴがオンすると、ＴＦＴのソースＳとドレインＤ
間が導通し、列電極駆動回路１，２が生成したアナログ
の画素信号ＶＲ，ＶＧ，ＶＢが列電極ＳＵ１，ＳＤ１，
ＳＵ２を介してＲ，Ｇ，Ｂの各画素の画素電極に与えら
れて保持される。

【０００６】この画素電極に印加された画素信号に従っ
て、液晶の透過率が変化し、この液晶によって強度を調
節されたバックライトからの白色光がフィルターを通過
するときにフィルターの色が濃淡をつけて呈される。こ
のように、本来ある一点で表示されるべき混合色を、隣
接する３点の各画素が３原色Ｒ，Ｇ，Ｂで表示し、使用
者がこれらの合成色を視認する際、これらの画素の表示
位置が長さＬ（＝τ）だけずれているので、これらの画
素に与える画素信号ＶＲ，ＶＧ，ＶＢも１画素分づつず
らさなければならず、サンプリング時間も１ドット期間
τづつずらす必要がある。このように、隣接する３点の
画素について個別に順次サンプリングする３点順次サン
プリング方法が用いられている。

【０００７】このような３点順次サンプリングについて
図面に基づいて説明する。この場合の列電極駆動回路１
のブロック図を図１０に示し、列電極駆動回路２のブロ
ック図を図１１に示し、これらのタイミングチャートを
図１２に示している。図９〜図１２において、画素信号
端子ＶＲ，ＶＧ，ＶＢにはそれぞれ、画素信号である映
像信号ＶＲ，ＶＧ，ＶＢが与えられる。また、制御端子
ＳＰ，ＣＫにはそれぞれ、スタートパルスＳＰ、周期が
２ドット期間２τのクロック信号ＣＫが与えられる。列
電極駆動回路１のパルス幅決定回路４は、スタートパル
スＳＰを受け取り、所定のパルス幅を持つパルスＳＰＵ
を生成する。また、列電極駆動回路２のパルス幅決定回
路５は、スタートパルスＳＰを受け取り、所定のパルス
幅をもつパルスＳＰＤを生成する。

【０００８】次に、図１０に示す列駆動回路１中の直列
接続されたＤフリップフロップＤＵ１，ＤＵ２，ＤＵ
３，…はそれぞれ、入力端子ｃｋに与えられるクロック
信号ＣＫが立ち上がるときに入力端子Ｄに与えられてい
るパルスＳＰＵ，ＱＵ１，ＱＵ２，ＱＵ３，…を取り込
み、図１２に示すように、時間を２τずつ遅らせたパル
スＱＵ１，ＱＵ２，ＱＵ３，ＱＵ４，…を順次生成し、
これらを各サンプリング回路６にそれぞれ与える。例え
ばパルスＱＵ１，ＱＵ２，Ｕ３のパルス期間はそれぞれ
時間２τだけずれているので、パルスＱＵ１，ＱＵ２，
ＱＵ３それぞれで取り込まれる映像信号ＶＲ，ＶＢ，Ｖ
Ｇの画素信号はそれぞれ２画素分ずつずれた映像信号を
持つことになる。このため、出力バッファ回路７が列電
極に供給する画素信号の映像情報はそれぞれ２画素分ず
つ、つまり長さ２Ｌづつずれることになる。

【０００９】また同様に、図１１に示す列駆動回路２中
の直列接続されたＤフリップフロップＤＤ１，ＤＤ２，
ＤＤ３，…の各入力端子ｃｋにはそれぞれ、各入力端子
ｃｋにインバータ８を介して与えられるから、端子ＣＫ
に与えられるクロック信号ＣＫが立ち下がるときに入力
端子Ｄに与えられているパルスＳＰＤ，ＱＤ１，ＱＤ
２，ＱＤ３，…を取り込み、図１２に示すように、時間
を２τずつ遅らせたパルスＱＤ１，ＱＤ２，ＱＤ３，Ｑ
Ｄ４，…を順次生成し、これらを各サンプリング回路９
にそれぞれ与える。例えばパルスＱＤ１，ＱＤ２，ＱＤ
３のパルス期間はそれぞれ時間２τだけずれているの
で、パルスＱＤ１，ＱＤ２，ＱＤ３それぞれで取り込ま
れる映像信号ＶＧ，ＶＲ，ＶＢの画素信号はそれぞれ２
画素分づつずれた映像信号を持つことになる。このた
め、出力バッファ回路１０が列電極に供給する画素信号
の映像情報はそれぞれ２画素分ずつ、つまり長さ２Ｌづ
つずれることになる。

【００１０】このように、列電極駆動回路１の出力と列
電極駆動回路２の出力は、それぞれ、奇数列と偶数列の
走査ラインに接続されているので、これらの画素信号を
同時に取り込む行電極ｇ上の各画素は、１画素おきに列
電極駆動回路１及び列電極駆動回路２からの画素信号を
受け取ることになる。したがって、片側の列電極駆動回
路により充電される画素電極は長さ２Ｌづつずれている
ので、映像を視認する際、映像のミスマッチが全く生じ
ないことになる。

【００１１】さらに、３点順次サンプリングの他の従来
例について図面に基づいて詳しく説明する。

【００１２】図１３に従来のデルタ配列のマトリクス型
液晶表示装置の構成図を示し、図１４に図１３のマトリ
クス型液晶表示装置を駆動する列電極駆動回路の回路図
を示している。また、図１５に図１３のデルタ配列のマ
トリクス型液晶表示装置を駆動する際のシフトロックパ
ルスおよびサンプリングパルスの波形を示している。図
１３〜図１５において、トランジスタＡａ１、Ａｂ１、
・・・、Ａａｉ、Ａｂｉ、・・・Ａａｎ、Ａｂｎ、トラ
ンジスタＢａ１、Ｂｂ１、・・・、Ｂａｉ、Ｂｂｉ、・
・・、Ｂａｎ、Ｂｂｎ、およびトランジスタＣａ１、Ｃ
ｂ１、・・・、Ｃａｉ、Ｃｂｉ、・・・、Ｃａｎ、Ｃｂ
ｎはそれぞれ、ゲートｇに入力される信号が“Ｈｉｇ
ｈ”レベルになるとソースｓとドレインｄが導通し、ア
ナログスイッチとしてオン状態となり、逆に、ゲートｇ
に入力される信号が“Ｌｏｗ”レベルになるとソースｓ
とドレインｄが非導通となりアナログスイッチとしてオ
フ状態となるものとする。また、各出力バッファＦ１、
・・・、Ｆｉ、・・・Ｆｎは、Ｖａ、Ｖｂ端子より入力
された映像信号を適切な値に増幅し、画素信号ＶＳ１、
・・・、ＶＳｉ、・・・ＶＳｎとして出力する。さら
に、トランジスタＣａ１、・・・、Ｃａｉ、・・・Ｃａ
ｎそれぞれのゲートｇには出力切換信号ＣＮＴＡが入力
され、また、トランジスタＣｂ１、・・・、Ｃｂｉ、・
・・、Ｃｂｎそれぞれのゲートｇには出力切換信号ＣＮ
ＴＢが入力されている。これら出力切換信号ＣＮＴＡ、
ＣＮＴＢはそれぞれ反転しておりライン期間Ｈの１／２
ごとに“Ｈｉｇｈ”レベルと“Ｌｏｗ”レベルを繰り返
すので、まず、０．５Ｈの期間においてトランジスタＣ
ａ１、・・・、Ｃａｉ、・・・Ｃａｎがオン状態でトラ
ンジスタＣｂ１、・・・、Ｃｂｉ、・・・Ｃｂｎはオフ
状態となり、次の０．５Ｈの期間においてトランジスタ
Ｃａ１、・・・、Ｃａｉ、・・・Ｃａｎがオフ状態でト
ランジスタＣｂ１、・・・、Ｃｂｉ、・・・、Ｃｂｎは
オン状態となる。

【００１３】また、シフトレジスタ１１，１２には、図
１５ａおよび図１５ｂに示すような周期τのシフトクロ
ックＣＫ１、ＣＫ２が与えられる。シフトクロックＣＫ
１に対してシフトクロックＣＫ２は時間軸上でτ／２だ
け遅れており、位相についてはτ／２だけずれている。
これらシフトレジスタ１１，１２には図１５ｃに示すよ
うに、１ライン期間の初期にスタートパルスＳＰが供給
される。シフトレジスタ１１は、スタートパルスＳＰが
入力されるとシフト動作を開始するが、そのシフト動作
のタイミングはシフトクロックＣＫ１の立ち上がりに同
期して周期τ毎に行われる。シフトレジスタ１２も同様
に、スタートパルスＳＰが入力されるとシフト動作を開
始するが、そのシフト動作のタイミングはシフトクロッ
クＣＫ２の立ち上がりに同期して周期τ毎に行われる。

【００１４】その結果、シフトレジスタ１１がサンプル
ホールド回路のトランジスタＡａ１、・・・、Ａａｉ、
・・・、Ａａｎ、の各ゲートｇに与えるサンプリングパ
ルスＳａ１、・・・、Ｓａｉ、・・・、Ｓａｎは、図１
５ｄ〜図１５ｈに示すように期間がτのパルスであっ
て、順次τずつ遅延して発生することになる。同様にシ
フトレジスタ１２がサンプルホールド回路のトランジス
タＡｂ１、・・・、Ａｂｉ、・・・、Ａｂｎ、の各ゲー
トｇに与えるサンプリングパルスＳｂ１、・・・、Ｓｂ
ｉ、・・・、Ｓｂｎは、図１５ｉ〜図１５ｍに示すよう
に、サンプリングパルスＳａ１、・・・、Ｓａｉ、・・
・、Ｓａｎに対してτ／２だけずれている点が相違する
だけである。

【００１５】このように、シフトクロック／ＣＫ２がシ
フトクロックＣＫ１に対して、時間軸上でτ／２だけ遅
延し、その位相をπ／２だけずらしたものであるため、
シフトレジスタ１１，１２それぞれのシフト動作を開始
するタイミングが時間軸上でτ／２だけ遅延することに
なる。したがって、サンプリングパルスＳｂ１がトラン
ジスタＡｂ１に対して指示するサンプリング期間は、サ
ンプリングパルスＳａ１がトランジスタＡａ１に対して
指示するサンプリング期間に対して時間軸上でτ／２だ
け遅延する。以下も同様であるので、サンプリングパル
スＳｂ１、・・・、Ｓｂｉ、・・・Ｓｂｎそれぞれが指
示するサンプリング期間は、サンプリングパルスＳａ
１、・・・、Ｓａｉ、・・・Ｓａｎそれぞれが指示する
サンプリング期間に対して時間軸上でτ／２だけ遅延す
る。

【００１６】さらに、トランジスタＡａ１、・・・、Ａ
ａｉ、・・・Ａａｎのソースｓには、映像信号Ｖａが入
力され、トランジスタＡｂ１、・・・、Ａｂｉ、・・・
Ａｂｎのソースｓには、映像信号Ｖａに対応して正負逆
転している映像信号Ｖｂが入力されている。図１３にお
ける画素の座標を行電極と列電極の交差する点を基準と
して列電極Ｓ１、Ｓ２、・・・Ｓｎ、行電極Ｇ１、Ｇ
２、・・・Ｇｎの数値で示す。映像信号Ｖａは、１本の
奇数行電極Ｇｊ上に並ぶ各画素の配列に対して、τの期
間ごとに時系列的に各画素電極１３（１，ｊ）、１３
（２，ｊ）、・・・１３（ｎ，ｊ）に印加する信号電圧
Ｖａ１、・・・、Ｖａｉ、・・・Ｖａｎを並べたもので
ある。映像信号Ｖｂは奇数行電極線Ｇｊに隣接する１本
の偶数行電極Ｇ（ｊ＋１）上に並ぶ各画素の配列に対応
して、τの期間ごとに時系列的に各画素の画素電極１３
（１，（ｊ＋１））、１３（２，（ｊ＋１））、・・・
１３（ｎ，（ｊ＋１））に印加する信号電圧Ｖｂ１、・
・・、Ｖｂｉ、・・・Ｖｂｎを並べたものである。

【００１７】したがって、映像信号Ｖａ上にある信号電
圧Ｖａ１、・・・、Ｖａｉ、・・・Ｖａｎをサンプリン
グパルスＳａ１、・・・、Ｓａｉ、・・・Ｓａｎによっ
てサンプリングでき、同様に映像信号Ｖｂ上にある信号
電圧Ｖｂ１、・・・、Ｖｂｉ、・・・Ｖｂｎをサンプリ
ングパルスＳｂ１、・・・、Ｓｂｉ、・・・Ｓｂｎによ
ってサンプリングできることになる。さらに、信号電圧
Ｖａ１、・・・、Ｖａｉ、・・・Ｖａｎに対して信号電
圧Ｖｂ１、・・・、Ｖｂｉ、・・・Ｖｂｎは時間軸上に
おいて、半画素分に相当するτ／２だけ遅れることにな
る。

【００１８】なお、図１３に示す奇数行電極Ｇ１に接続
した各画素において例えば第ｉ番目の画素はＧ（緑）し
か呈さないので、この画素の画素電極１３（ｉ，１）に
印加される信号電圧Ｖａｉは緑色の輝度を再生するため
に生成されたものであり、列電極Ｓｉからトランジスタ
であるＴＦＴ１４（ｉ，１）を介して画素電極１３
（ｉ，１）に転送される。また同様に、図１３に示す偶
数行電極Ｇ２に接続した各画素において例えば第ｉ番目
の画素は赤Ｒしか呈さないので、この画素の画素電極１
３（ｉ，２）に印加される信号電圧Ｖｂｉは赤色の輝度
を再生するために生成されたものであり、列電極Ｓｉか
らＴＦＴ１４（ｉ，２）を介して画素電極１３（ｉ，
２）に転送される。他の画素についても同様である。

【００１９】次に、上述した駆動回路について駆動手順
を説明する。

【００２０】上記構成により、まず、１ライン期間にお
いて、サンプリングパルスＳａ１、・・・、Ｓａｉ、・
・・Ｓａｎ、サンプリングパルスＳｂ１、・・・、Ｓｂ
ｉ、・・・Ｓｂｎが順次“Ｈｉｇｈ”レベルになるの
で、トランジスタＡａ１、Ａｂ１、・・・、Ａａｉ、Ａ
ｂｉ、・・・、Ａａｎ、Ａｂｎが順次オン状態となり、
映像信号Ｖａ、Ｖｂから得られる信号電圧Ｖａ１、Ｖｂ
１、・・・、Ｖａｉ、Ｖｂｉ、・・・、Ｖａｎ、Ｖｂｎ
がサンプリングコンデンサＤａ１、Ｄｂ１、・・・、Ｄ
ａｉ、Ｄｂｉ、・・・、Ｄａｎ、Ｄｂｎに順次サンプリ
ングされる。以上が３点順次サンプリング方式である。

【００２１】さらに、他のサンプリング方式としては、
特開平３−１５８８９５号公報に示される図１６のよう
な、画素Ｒ，Ｇ，Ｂに与える３画素の信号電圧を１単位
としてサンプリングする３点同時サンプリング方式があ
る。この方式では１ライン期間においてサンプリングパ
ルスＳａ１’、・・・、Ｓａｉ’、・・・、Ｓａｎ’、
Ｓｂ１’、・・・、Ｓｂｉ’、・・・、Ｓｂｎ’は図１
６ｎ〜図１６ｓ、図１６ｔ〜図１６ｙに示すように、水
平３ドット分を１単位として順次“Ｈｉｇｈ”レベルに
なるので、トランジスタＡａ１、Ａｂ１、・・・、Ａａ
ｉ、Ａｂｉ、・・・、Ａａｎ、Ａｂｎも３段ずつオン状
態となり、映像信号Ｖａ、Ｖｂから得られる信号電圧Ｖ
ａ１、Ｖｂ１、・・・、Ｖａｉ、Ｖｂｉ、・・・、Ｖａ
ｎ、ＶｂｎがサンプリングコンデンサＤａ１、Ｄｂ１、
・・・、Ｄａｉ、Ｄｂｉ、・・・、Ｄａｎ、Ｄｂｎの３
段ずつ順にサンプリングされる。以下の動作については
３点順次サンプリング方式および３点同時サンプリング
方式共に同様である。

【００２２】１ライン期間においてサンプリングコンデ
ンサＤａ１、Ｄｂ１、・・・、Ｄａｉ、Ｄｂｉ、・・
・、Ｄａｎ、Ｄｂｎによる上記サンプリング動作がすべ
て完了した後、ラインスイッチ信号電圧Ｔが、“Ｈｉｇ
ｈ”レベルに立ち上がり、すべてのトランジスタＢａ
１、Ｂｂ１、・・・、Ｂａｉ、Ｂｂｉ、・・・、Ｂａ
ｎ、Ｂｂｎが一斉にオン状態になるので、各信号電圧Ｖ
ａ１、Ｖｂ１、・・・、Ｖａｉ、Ｖｂｉ、・・・、Ｖａ
ｎ、Ｖｂｎが各ホールドコンデンサＥａ１、Ｅｂ１、・
・・、Ｅａｉ、Ｅｂｉ、・・・、Ｅａｎ、Ｅｂｎにホー
ルドされる。

【００２３】このようにして１ライン期間に各ホールド
コンデンサＥａ１、Ｅｂ１、・・・、Ｅａｉ、Ｅｂｉ、
・・・，Ｅａｎ、Ｅｂｎにホールドされた信号電圧Ｖａ
１、Ｖｂ１、・・・、Ｖａｉ、Ｖｂｉ、・・・、Ｖａ
ｎ、Ｖｂｎのそれぞれは、以下のように次の１ライン期
間の間に図１３に示すデルタ配列のマトリクス型液晶パ
ネル１５の各画素の画素電極１３（１，１）、・・・、
１３（ｉ，１）、・・・、１３（ｎ，１）、１３（１，
２）、・・・、１３（ｉ，２）、・・・、１３（ｎ，
２）に転送される。

【００２４】行電極Ｇ１に印加されるライン選択信号Ｖ
Ｇ１が、まず、１／２ライン期間の間に“Ｈｉｇｈ”レ
ベルになり、行電極Ｇ１に接続されたＴＦＴ１４（１，
１）、・・・、１４（ｉ，１）、・・・、１４（ｎ，
１）がずべてオン状態になる。この期間、出力切換信号
ＣＮＴＢが“Ｌｏｗ”レベルであり出力切換信号ＣＮＴ
Ａが“Ｈｉｇｈ”レベルであるため、トランジスタＣｂ
１、・・・、Ｃｂｉ、・・・、Ｃｂｎはすべてオフ状態
のままでトランジスタＣａ１、・・・、Ｃａｉ、・・
・、Ｃａｎ、はすべて一斉にオン状態となるので、各列
電極Ｓ１、・・・、Ｓｉ、・・・、Ｓｎには画素信号Ｖ
Ｓ１、・・・、ＶＳｉ、・・・、ＶＳｎとして信号電圧
Ｖｂ１、・・・、Ｖｂｉ、・・・、Ｖｂｎは出力され
ず、信号電圧Ｖａ１、・・・、Ｖａｉ、・・・、Ｖａｎ
だけがそれぞれ出力される。

【００２５】したがって、各信号電圧Ｖａ１、・・・、
Ｖａｉ、・・・、Ｖａｎは一斉にオン状態になっている
行電極Ｇ１に接続されたＴＦＴ１４（１，１）、・・
・、１４（ｉ，１）、・・・、１４（ｎ，１）を介し
て、画素電極１３（１，１）、・・・、１３（ｉ，
１）、・・・、１３（ｎ，１）にそれぞれ印加される。

【００２６】残りの１／２ライン期間に、行電極Ｇ２に
印加されるライン選択信号ＶＧ２が“Ｈｉｇｈ”レベル
になり、行電極Ｇ２に接続されたＴＦＴ１４（１，
２）、・・・、１４（ｉ，２）、・・・、１４（ｎ，
２）がすべてオン状態となる。この期間、出力切換信号
ＣＮＴＡが“Ｌｏｗ”レベルであり出力切換信号ＣＮＴ
Ｂが“Ｈｉｇｈ”レベルであるため、トランジスタＣａ
１、Ｃａｉ、・・・、Ｃａｎはすべてオフ状態のままで
トランジスタＣｂ１、・・・、Ｃｂｉ、・・・、Ｃｂ
ｎ、はすべて一斉にオン状態となるので、各列電極Ｓ
１、・・・、Ｓｉ、・・・、Ｓｎには画素信号ＶＳ１、
・・・、ＶＳｉ、・・・、ＶＳｎとして信号電圧Ｖａ
１、・・・、Ｖａｉ、・・・、Ｖａｎは出力されず、信
号電圧Ｖａ１、・・・、Ｖｂｉ、・・・、Ｖｂｎだけが
それぞれ出力される。したがって、各信号電圧Ｖｂ１、
・・・、Ｖｂｉ、・・・、Ｖｂｎは一斉にオン状態にな
っている行電極Ｇ２に接続されたＴＦＴ１４（１，
２）、・・・、１４（ｉ，２）、・・・、１４（ｎ，
２）を介して、画素電極１３（１，２）、・・・、１３
（ｉ，２）、・・・、１３（ｎ，２）にそれぞれ印加さ
れる。

【００２７】即ち、サンプルホールド回路ＳＡＭａ１、
・・・、ＳＡＭａｉ、・・・、ＳＡＭａｎは奇数行目の
電極Ｇ１、Ｇ３、・・・に接続された画素に関する映像
信号Ｖａ１、・・・、Ｖａｉ、・・・、Ｖａｎをホール
ドすることになり、サンプルホールド回路ＳＡＭｂ１、
・・・、ＳＡＭｂｉ、・・・、ＳＡＭｂｎは偶数行目の
行電極Ｇ２、Ｇ４、・・・に接続された画素に関する映
像信号Ｖｂ１、・・・、Ｖｂｉ、・・・、Ｖｂｎをホー
ルドすることになる。

【００２８】このようにして図１３示したデルタ配列の
マトリクス型液晶パネル１５を駆動すると上述のよう
に、奇数行目の行電極Ｇ１，Ｇ３，・・・接続された画
素に与える信号電圧Ｖａ１、・・・、Ｖａｉ、・・・Ｖ
ａｎに対して、偶数行目の行電極Ｇ２、Ｇ４，、・・に
接続された画素に与える映像信号Ｖｂ１、・・・、Ｖｂ
ｉ、・・・Ｖｂｎが半画素分だけ遅れるので、画素境界
線が乱れるような現象が滅失し、デルタ配列の表示パネ
ル１５に鮮明な画像が再生される。

【００２９】

【発明が解決しようとする課題】しかし、上記従来の３
点順次サンプリング方式では、図１２に示すように、用
いるクロック信号ＣＫの周期が２ドット期間２τである
ため、入力クロック周波数がかなり高くなり、水平画素
数を増やすに伴ってさらに入力クロック周波数を高くし
なければならないので、不要輻射を起こしたりロジック
の誤動作を招く。また、２ドット毎にサンプリングパル
スをずらす必要があるので、列電極駆動回路１，２が複
雑になる。

【００３０】このように、３点順次サンプリングを行う
場合、クロック信号ＣＫの周期を図１２のように２ドッ
ト期間２τとしなければならず、水平画素を増やそうと
するとクロック信号ＣＫの周波数を上げなければなら
ず、不要輻射の発生やロジックの誤動作などの問題が発
生する。また、カラー表示の場合、本来一点で表示され
るべき点を、隣接するＲ、Ｇ、Ｂの３点で表すため、
Ｒ、Ｇ、Ｂのサンプリング時間をそれぞれτづつずらし
ているので、本来ある一点に表示されるべき色を再現す
ることが難しくなる。

【００３１】次に、３点順次サンプリングにおいては図
１７に示すように、映像信号ＶｃよりＲ，Ｇ，Ｂ各画素
に与える信号電圧Ｖ_R，Ｖ_G，Ｖ_Bをサンプリングするた
めのサンプリングパルスＳａ１，Ｓａ２，Ｓａ３を発生
させるシフトクロックＣＫ１の周期が１ドット期間（＝
τ）であるため、サンプリングにより得られる信号電圧
も時系列的に１ドット期間（＝τ）だけ異なった部分の
信号レベルとなり、映像信号Ｖｃに示すような高域信号
入力時におけるＲ，Ｇ，Ｂ信号レベルの相違は色表示不
良という課題となって現れてくる。

【００３２】例えば、液晶表示パネル（ノーマリーホワ
イトモード）において、図１９ａに示すような２値ディ
ジタル映像信号を各水平ラインの画素に入力して黒色の
縦ラインを表示させようとした場合、入力された映像信
号はビデオアンプの出力インピーダンスや配線抵抗、容
量により図１９ｂのように波形の立ち上がり、立ち下が
りが鈍り易い。図１９ｃに示すサンプリングクロックで
各画素に与える映像信号をサンプリングした場合、その
タイミングは映像信号の鈍ったところに当り、図１９ｄ
のＲ電圧のようにレベルが低くなるばかりではなく、１
つのＲデータに対して２度サンプリングされることにな
る。図１９の例では、２度サンプリングされることはな
い。このためＲの映像信号は期待値よりも電圧レベルが
低く、更に２度もサンプリングされるため、本来１ドッ
トの表示をすべきものが２ドットにまたがり、次段Ｒ画
素が着色されてしまい、各ラインとも同じタイミングで
サンプリングされることから、色にじみした縦の黒ライ
ンに隣接した薄目の縦ラインが表示される症状が生じ
る。

【００３３】また、シフトクロックＣＫ１の周期が１ド
ット期間（＝τ）であるため、クロック周波数が高くな
り、水平画素数を増やすに伴ってさらに入力クロック周
波数を増やすと不要幅射を起こしたりロジックの誤動作
を招く。

【００３４】さらに、３点同時サンプリングでは図１８
に示すように、映像信号Ｖｄより隣接する水平画素Ｒ，
Ｇ，Ｂに与える信号電圧Ｖ_R’，Ｖ_G’，Ｖ_B’がサンプ
リングパルスＳａ１’，Ｓａ２’，Ｓａ３’により同じ
タイミングでサンプリングされるため、上記したような
表示不良の問題はないが、同一レベルの信号電圧が水平
３ドット分を占有してしまうため、水平画素数の少ない
表示装置では高解像度が得られない。

【００３５】本発明は、上記従来の問題を解決するもの
で、色表示不良を解消し、高解像度の表示能力を持つ表
示駆動装置を提供することを目的とする。

【００３６】

【課題を解決するための手段】本発明の表示駆動装置
は、複数の赤色、緑色、青色の各色を有する各画素をマ
トリクス状に配列し、サンプリングパルスにより赤色、
緑色、青色の映像信号を取り込み保持する保持手段を有
し、奇数番目の列電極と偶数番目の列電極を別々の駆動
回路にて走査して該各画素に映像信号を供給して表示さ
せる表示駆動装置において、３／２画素期間を周期とす
るクロック信号を発生するクロック信号発生手段と、サ
ンプリングを開始するスタートパルスを発生するスター
トパルス発生手段と、該クロック信号およびスタートパ
ルスに基づいて順次３画素期間遅れる該サンプリングパ
ルスを生成するサンプリングパルス生成手段と、該サン
プリングパルスにより、それぞれ隣接する３点の赤色、
緑色、青色の画素を同時にサンプリングするサンプリン
グ手段とを備えたものであり、そのことにより上記目的
が達成される。

【００３７】また、本発明の表示駆動装置は、マトリク
ス状に設けられた複数の画素の隣接する水平奇数ライン
と水平偶数ラインに渡って赤色、緑色、青色の３画素毎
にデルタ状に配列され、該複数の画素に映像信号を供給
して表示させる表示駆動装置において、該各画素に供給
する映像信号のサンプリングのタイミングを水平方向に
隣接する２色を同時にサンプリングし、次のタイミング
で他の１色をサンプリングするようにサンプリングを繰
り返すサンプリング手段を有するものであり、そのこと
により上記目的が達成される。

【００３８】さらに、本発明の表示駆動装置は、マトリ
クス状に設けられた複数の画素の隣接する水平奇数ライ
ンと水平偶数ラインに渡って赤色、緑色、青色の３画素
毎にデルタ状に配列され、該複数の画素に映像信号を供
給して表示させる表示駆動装置において、表示パネルの
１つの該水平奇数ラインの画素に与えるための映像信号
をサンプリングする第１のサンプリングパルスと、該表
示パネルの隣接する該水平偶数ラインの画素に与えるた
めの映像信号をサンプリングする第２のサンプリングパ
ルスの位相をずらしてサンプリングするサンプリング手
段を有するものであり、そのことにより上記目的が達成
される。

【００３９】

【作用】上記構成により、クロック周波数を従来の２／
３で駆動するので、不要幅射の発生やロジックの誤作動
を抑えながら水平画素を増やすことができ、色再現性も
よくなる。また、列電極駆動回路の構成が簡単になる。

【００４０】また、信号のサンプリングタイミングを赤
色，緑色，青色の隣接する画素に与える映像信号を同時
にサンプリングし、順に他の１点をサンプリングする手
段、または、表示装置の奇数ラインの画素に与える映像
信号のサンプリングパルスのタイミングと偶数ラインの
画素に与える映像信号のサンプリングパルスのタイミン
グの位相をずらす手段により、映像信号のサンプリング
を行うことで、映像信号の１点の合成色を、隣接する水
平奇数ラインと水平偶数ラインを組み合せた赤色，緑
色，青色の３画素の表示ができる。

【００４１】この３画素に供給される信号電圧のレベル
は同じタイミングでサンプリングされるため色表示不良
に問題はなく、従来の３点同時サンプリング時のように
表示範囲が水平３ドットから水平２ドットの範囲で表示
でき、そのサンプリングパルスのシフトタイミングも
１．５画素（１．５τ）ごとで行えるため、３点順次サ
ンプリングに対して低いクロック周波数で駆動でき、従
来の３点同時サンプリング時よりも高い解像度が得られ
る。

【００４２】

【実施例】以下、本発明の実施例について説明する。マ
トリクス型表示装置の駆動回路について、ＴＦＴ液晶表
示装置を駆動する駆動回路を例にとって説明する。

【００４３】図１は本発明の一実施例を示す表示駆動回
路における奇数列の列電極駆動回路のブロック回路図で
あり、図２は偶数列の列電極駆動回路のブロック回路図
である。また、この列駆動回路を用いて２点１点トグル
サンプリングを行う場合のタイミングチャートを図３に
示す。

【００４４】図１および図２において、列電極駆動回路
３１のパルス幅決定回路３２は、スタートパルスＳＰを
受け取り、所定のパルス幅を持つパルスＳＰＵを生成
し、ＤフリップフロップＤＵ１１の入力端子Ｄに供給す
る。また、列電極駆動回路３３のパルス幅決定回路３４
は、スタートパルスＳＰを受け取り、所定のパルス幅を
持つパルスＳＰＤを生成し、ＤフリップフロップＤＤ１
１の入力端子Ｄに供給する。ここで、端子ＣＫ１１，１
２にはクロック信号ＣＫ１１，１２を入力する。このク
ロック信号ＣＫ１１，１２は、図７および図８のクロッ
ク信号ＣＫの２／３の周波数を持つクロック信号とす
る。

【００４５】列電極駆動回路３１中のＤフリップフロッ
プＤＵ１１は、制御端子ＣＫ１１に与えられているクロ
ック信号ＣＫ１１が立ち上がるときに入力端子Ｄに与え
られているパルスＳＰＵに対して時間を遅らせたパルス
ＱＵ１１を生成する。このパルスＱＵ１１をＤフリップ
フロップＤＵ１２の入力端子Ｄとサンプリング回路３
５，３６に与える。さらに、ＤフリップフロップＤＵ１
２もＤフリップフロップＤＵ１１と同様に、端子ＣＫ１
１に与えられるクロック信号ＣＫ１１が立ち上がるとき
に入力端子Ｄに与えられるパルスＱＵ１１を取り込み、
パルスＱＵ１１に対して時間を遅らせたパルスＱＵ１２
を生成する。このパルスＱＵ１２をＤフリップフロップ
ＤＵ１３の入力端子Ｄとサンプリング回路３７に与え
る。以下、ＤフリップフロップＤＵ１３さらにＤフリッ
プフロップＤＵ１４も同様に動作する。

【００４６】列電極駆動回路３３中のＤフリップフロッ
プＤＤ１１は、端子ＣＫ１２に与えられているクロック
信号ＣＫ１２が立ち上がるときに入力端子Ｄに与えられ
ているパルスＳＰＤに対して時間を遅らせたパルスＱＤ
１１を生成する。このパルスＱＤ１１をＤフリップフロ
ップＤＤ１２の入力端子Ｄとサンプリング回路３８に与
える。このＤフリップフロップＤＤ１２もＤフリップフ
ロップＤＤ１１と同様に、端子ＣＫ１２に与えられるク
ロック信号ＣＫ１２が立ち上がるときに入力端子Ｄに与
えられるパルスＱＤ１１を取り込み、パルスＱＤ１１に
対して時間を遅らせたパルスＱＤ１２を生成する。この
パルスＱＤ１２をＤフリップフロップＤＤ１３の入力端
子Ｄとサンプリング回路３９，４０に与える。以下、Ｄ
フリップフロップＤＤ１３さらにＤフリップフロップＤ
Ｄ１４も同様に動作する。

【００４７】このように、列電極駆動回路３１と列電極
駆動回路３３に入力するクロック信号ＣＫ１１，１２は
同一の信号なので、列電極駆動回路３１のサンプリング
回路３５，３６と列電極駆動回路３３のサンプリング回
路３８は同時に動作することになる。その後、次のクロ
ック信号ＣＫ１１，１２の立ち上がりで、列電極駆動回
路３１のサンプリング回路３７と列電極駆動回路３３の
サンプリング回路３９，４０は同時に動作することにな
る。以下同様の動作を繰り返す。

【００４８】したがって、隣接するＲ、Ｇ、Ｂの３ドッ
トを同時にサンプリングすることができるため、色再現
性が良くなり、列電極駆動回路の構成も簡単にすること
ができる。また、従来のクロック周波数の２／３の周波
数を持つクロック信号を入力するため、不要幅射やロジ
ックの誤作動を起こすことを回避することができる。な
お、図４には図１および図２のサンプリング回路の回路
構成例を示し、図５には図１および図２の出力バッファ
回路の回路構成例を示しており、サンプリング回路およ
び出力バッファ回路とも容易に構成することができる。

【００４９】次に、本発明の他の実施例、さらに他の実
施例を示す。図６に本発明の他の実施例におけるＲ，
Ｇ，Ｂの各画素に与える映像信号のサンプリングパルス
のタイミング図と、白黒の垂直ラインを交互に表示させ
たときの表示パターン例を示している。図７に本発明の
さらに他の実施例の３点同時サンプリング方式における
Ｒ，Ｇ，Ｂの各画素に与える映像信号のサンプリングパ
ルスのタイミング図と、同様に白黒の垂直ラインを交互
に表示させたときの表示パターン例を示している。な
お、各表示画素の配線パターンは図１および図２と同様
であり、ここでは、その説明を省略する。図６において
は、隣接するＲ（赤色），Ｇ（緑色）の画素に与える映
像信号を同時にサンプリングし、順に他の１点のＢ（青
色）の画素に与える映像信号をサンプリングする。ま
た、図７においては、表示装置の奇数ラインの画素に与
える映像信号のサンプリングパルスのタイミングと偶数
ラインの画素に与える映像信号のサンプリングパルスの
タイミングの位相をずらして、映像信号のサンプリング
を行う。以上により、映像信号の１点の合成色を、図８
に示すように隣接する水平奇数ラインと水平偶数ライン
を組み合せたＲ，Ｇ，Ｂの３画素（デルタ配列）の表示
が可能となる。

【００５０】この３画素に供給される信号電圧のレベル
は同じタイミングでサンプリングされるため色表示不良
に問題はなく、従来の３点同時サンプリング時のように
表示範囲が水平３ドットから水平２ドットの範囲で表示
でき、そのサンプリングパルスのシフトタイミングも
１．５画素（１．５τ）ごとで行えるため、３点順次サ
ンプリングに対して低いクロック周波数で駆動でき、従
来の３点同時サンプリング時よりも高い解像度が得られ
る。

【００５１】即ち、図６および図７に示す波形Ｗ（３）
〜Ｗ（１４）は表示パネル４１，４２のＲ，Ｇ，Ｂの各
画素に与えられる信号電圧をサンプリングするための、
図２のシフトレジスタ９，１０により生成されるサンプ
リングパルスＳａ１、Ｓａ２、Ｓａ３、・・・、Ｓｂ
１、Ｓｂ２、Ｓｂ３、・・・、また、サンプリングパル
スＳａ１’、Ｓａ２’、Ｓａ３’、・・・、Ｓｂ１’、
Ｓｂ２’、Ｓｂ３’、・・・のタイミングを示してい
る。

【００５２】また、図６および図７におけるサンプリン
グパルスＳａ１、Ｓａ２、Ｓａ３、・・・、Ｓｂ１、Ｓ
ｂ２、Ｓｂ３、・・・、また、サンプリングパルスＳａ
１’、Ｓａ２’、Ｓａ３’、・・・、Ｓｂ１’、Ｓｂ
２’、Ｓｂ３’、・・・はともにシフトクロックＣＫの
立ち上がりに同期しており、スタートパルスＳＰが入力
されるとサンプリングを開始し、サンプリングパルスＳ
ａ１、Ｓａ２、Ｓａ３、・・・、Ｓｂ１、Ｓｂ２、Ｓｂ
３、・・・、また、サンプリングパルスＳａ１’、Ｓａ
２’、Ｓａ３’、・・・、Ｓｂ１’、Ｓｂ２’、Ｓｂ
３’、・・・の立ち上がりで図２のトランジスタＡａ
１、Ａｂ１、・・・、Ａａｉ、Ａ_bi、・・・、Ａａｎ、
Ａｂｎが順次オン状態となり、信号電圧がサンプリング
コンデンサＤａ１、Ｄｂ１、・・・、Ｄａｉ、Ｄｂｉ、
・・・、Ｄａｎ、Ｄｂｎに順次サンプリングされる。

【００５３】図６の表示パネル４１における表示パター
ンの第１行目と第２行目で構成されるデルタ配列のＲ，
Ｇ，Ｂ各画素に与える映像信号のサンプリング波形をみ
ると、奇数ラインと偶数ラインをサンプリングするサン
プリングパルスＷ（３），Ｗ（４），Ｗ（８）、および
Ｗ（５），Ｗ（６），Ｗ（７）は常に同じタイミングで
立ち上がっていることから、水平奇数ラインと水平偶数
ラインを組み合わせたＲ，Ｇ，Ｂ３画素（デルタ配列）
に与える映像信号は常に同時であることがわかる。これ
より、デルタ配列のＲ，Ｇ，Ｂ各画素に与える映像信号
のタイミングずれによる色表示不良の問題は生じない。

【００５４】したがって、垂直ラインを表示させた表示
パネル４１の白黒の表示パターンにおけるサンプリング
方式と、図７の３点同時サンプリング方式を比較する
と、本発明におけるサンプリング方式における白黒の垂
直ラインを表示させた表示パネル４１の表示パターンで
は、白黒それぞれ１ラインずつ表示するのに水平３ドッ
トの画素範囲を占有するのに対し、３点同時サンプリン
グ方式では白黒それぞれ１ラインずつ表示するのに水平
６ドットの画素範囲を占有することとなり、単純に本発
明におけるサンプリング方式は３点同時サンプリング方
式に対し、２倍の改像度が得られる。

【００５５】なお、ここでは、一例として、Ｒ，Ｇの画
素に与える映像信号のサンプリングを同じタイミングと
したが、同様にＧ，ＢまたはＢ，Ｒの画素に与える映像
信号のサンプリングを同じタイミングとしても、同様の
結果が得られる。

【００５６】

【発明の効果】以上のように請求項１によれば、クロッ
ク周波数を従来の２／３で駆動することができて、不要
幅射の発生やロジックの誤作動を抑えながら水平画素を
増やすことができて解像度を上げることができる。ま
た、隣接するＲ、Ｇ、Ｂの３ドットを同時にサンプリン
グするため、色再現性がよくなり、列電極駆動回路の構
成も簡単にすることができる。

【００５７】また、請求項２，３によれば、色表示不良
の問題を生じさせず、高解像度の表示能力を持つマトリ
クス型表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す表示駆動回路における
奇数列の列電極駆動回路のブロック回路図である。

【図２】本発明の一実施例を示す表示駆動回路における
偶数列の列電極駆動回路のブロック回路図である。

【図３】図１および図２の列電極駆動回路を用いて２点
１点トグルサンプリングを行う場合のタイミングチャー
トである。

【図４】図１および図２の列電極駆動回路におけるサン
プリング回路の回路図である。

【図５】図１および図２の列電極駆動回路における出力
バッファ回路の回路図である。

【図６】本発明の他の実施例におけるＲ，Ｇ，Ｂの各画
素に与える映像信号のサンプリングパルスのタイミング
と、白黒の垂直ラインを交互に表示させたときの表示パ
ターン例を示す図である。

【図７】本発明のさらに他の実施例におけるＲ，Ｇ，Ｂ
の各画素に与える映像信号のサンプリングパルスのタイ
ミングと、白黒の垂直ラインを交互に表示させたときの
表示パターン例を示す図である。

【図８】本発明におけるデルタ配列のマトリクス型液晶
表示装置の表示パターン図である。

【図９】マトリクス状に画素を配した表示パネルを持つ
従来のＴＦＴ液晶表示装置のブロック図である。

【図１０】図９のＴＦＴ液晶表示装置における列電極駆
動回路１のブロック図である。

【図１１】図９のＴＦＴ液晶表示装置における列電極駆
動回路２のブロック図である。

【図１２】図１０および図１１の列電極駆動回路１，２
の要部におけるタイミングチャートである。

【図１３】従来のデルタ配列のマトリクス型液晶表示装
置の構成図である。

【図１４】図１３のマトリクス型液晶表示装置を駆動す
る列電極駆動回路の回路図である。

【図１５】図１３のデルタ配列のマトリクス型液晶表示
装置を駆動する際の３点順次サンプリング方式における
シフトロックパルスおよびサンプリングパルスの波形図
である。

【図１６】従来のデルタ配列のマトリクス型液晶表示装
置を駆動する際の３点同時サンプリング方式におけるシ
フトロックパルスおよびサンプリングパルスの波形図で
ある。

【図１７】３点順次サンプリング方式におけるサンプリ
ングパターン例を示す図である。

【図１８】３点同時サンプリング方式におけるサンプリ
ングパターン例を示す図である。

【図１９】３点順次サンプリング方式における問題点を
説明するサンプリングタイミング波形と表示データを示
す図である。

【符号の説明】

３行電極駆回路１１、１２シフトレジスタ１３画素電極１４ＴＦＴ（薄膜トランジスタ）１５表示パネル３１、３３列電極駆動回路３２、３４パルス幅決定回路３５、３６、３７、３８、３９、４０サンプリング
回路Ｒ赤色を呈する画素Ｇ緑色を呈する画素Ｂ青色を呈する画素Ｌ水平画素間距離 τ 水平画素間遅延時間ＣＫシフトクロックＳＰスタートパルスＶａ、Ｖｂ映像信号Ｇ１、Ｇ２、・・・、Ｇｉ、・・・、Ｇｎ行電極Ｓ１、Ｓ２、・・・、Ｓｉ、・・・、Ｓｎ列電極ＶＧ１、ＶＧ２、・・・、ＶＧｉ、・・・、ＶＧｎ
ライン選択信号ＶＳ１、ＶＳ２、・・・、ＶＳｉ、・・・、ＶＳｎ
画素信号Ｔラインスイッチ信号ＣＮＴＡ、ＣＮＴＢ出力切換信号Ｓａ１、・・・、Ｓａｉ、・・・、Ｓａｎサンプリ
ングパルスＳｂ１、・・・、Ｓｂｉ、・・・、Ｓｂｎサンプリ
ングパルスＳａ１’、Ｓａ２’、Ｓａ３’、・・・サンプリン
グパルスＳｂ１’、Ｓｂ２’、Ｓｂ３’、・・・サンプリン
グパルスＡａ１、・・・、Ａａｉ、・・・、Ａａｎトランジ
スタＡｂ１、・・・、Ａｂｉ、・・・、Ａｂｎトランジ
スタＢａ１、・・・、Ｂａｉ、・・・、Ｂａｎトランジ
スタＢｂ１、・・・、Ｂｂｉ、・・・、Ｂｂｎトランジ
スタＣａ１、・・・、Ｃａｉ、・・・、Ｃａｎトランジ
スタＣｂ１、・・・、Ｃｂｉ、・・・、Ｃｂｎトランジ
スタＤａ１、・・・、Ｄａｉ、・・・、Ｄａｎサンプリ
ングコンデンサＤｂ１、・・・、Ｄｂｉ、・・・、Ｄｂｎサンプリ
ングコンデンサＥａ１、・・・、Ｅａｉ、・・・、Ｅａｎホールド
コンデンサＥｂ１、・・・、Ｅｂｉ、・・・、Ｅｂｎホールド
コンデンサＦ１、・・・、Ｆｉ、・・・、Ｆｎ出力バッファＳＡＭａ１、・・・、ＳＡＭａｉ、・・・、ＳＡＭａｎ
サンプル・ホールド回路ＳＡＭｂ１、・・・、ＳＡＭｂｉ、・・・、ＳＡＭｂｎ
サンプル・ホールド回路Ｖ_R、Ｖ_G、Ｖ_B、・・・画素信号Ｖ_R’、Ｖ_G’、Ｖ_B’、・・・画素信号

Claims

【特許請求の範囲】

【請求項１】複数の赤色、緑色、青色の各色を有する
各画素をマトリクス状に配列し、サンプリングパルスに
より赤色、緑色、青色の映像信号を取り込み保持する保
持手段を有し、奇数番目の列電極と偶数番目の列電極を
別々の駆動回路にて走査して該各画素に映像信号を供給
して表示させる表示駆動装置において、３／２画素期間を周期とするクロック信号を発生するク
ロック信号発生手段と、サンプリングを開始するスタートパルスを発生するスタ
ートパルス発生手段と、該クロック信号およびスタートパルスに基づいて順次３
画素期間遅れる該サンプリングパルスを生成するサンプ
リングパルス生成手段と、該サンプリングパルスにより、それぞれ隣接する３点の
赤色、緑色、青色の画素を同時にサンプリングするサン
プリング手段とを備えた表示駆動装置。
【請求項２】マトリクス状に設けられた複数の画素の
隣接する水平奇数ラインと水平偶数ラインに渡って赤
色、緑色、青色の３画素毎にデルタ状に配列され、該複
数の画素に映像信号を供給して表示させる表示駆動装置
において、該各画素に供給する映像信号のサンプリングのタイミン
グを水平方向に隣接する２色を同時にサンプリングし、
次のタイミングで他の１色をサンプリングするようにサ
ンプリングを繰り返すサンプリング手段を有する表示駆
動装置。
【請求項３】マトリクス状に設けられた複数の画素の
隣接する水平奇数ラインと水平偶数ラインに渡って赤
色、緑色、青色の３画素毎にデルタ状に配列され、該複
数の画素に映像信号を供給して表示させる表示駆動装置
において、表示パネルの１つの該水平奇数ラインの画素に与えるた
めの映像信号をサンプリングする第１のサンプリングパ
ルスと、該表示パネルの隣接する該水平偶数ラインの画
素に与えるための映像信号をサンプリングする第２のサ
ンプリングパルスの位相をずらしてサンプリングするサ
ンプリング手段を有する表示駆動装置。