JPH07262004A - プロセッサ - Google Patents

Abstract

(57)【要約】 【目的】第１の演算手段用の第１の記憶手段から同一チ
ップ上の第２の演算手段用の第２の記憶手段へのデータ
移動にストア命令およびロード命令からなる命令シーケ
ンスを適用しながら、高速データ移動が行えるようにす
る。 【構成】レジスタファイル１３内レジスタから主メモリ
２へのストアを指示するストア命令の実行時には、当該
レジスタに対応するアドレス・サイズ保持部１４内スロ
ットに、ストア先を示す仮想アドレスを整数演算ユニッ
ト１２によりセットしておく。主メモリからレジスタフ
ァイル１６へのロードを指示するロード命令のデコード
時には、当該ロード命令の指定するロード元を示す仮想
アドレスがセットされている有効なアドレス・サイズ保
持部１４内スロットが有るならば、そのスロットに対応
するレジスタファイル１３内レジスタのデータを、デー
タ転送ユニット１７によってレジスタファイル１６の指
定レジスタに転送させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、第１の演算機能を有
する第１の演算手段と、この第１の演算手段にはない第
２の演算機能を持つ第２の演算手段とを１つのチップに
内蔵するプロセッサに係り、特に、第１の演算手段用の
第１の記憶手段から第２の演算手段用の第２の記憶手段
へのデータ移動に、第１の記憶手段からチップ外部のメ
モリへのストアと、当該メモリから第２の記憶手段への
ロードという命令シーケンスを適用するプロセッサに関
する。

【０００２】

【従来の技術】近年のプロセッサには、同一チップ内
に、整数演算ユニット（第１の演算機能を有する第１の
演算手段）の他に、当該ユニットにはない浮動小数点演
算機能（第２の演算機能）を持つコプロセッサ（第２の
演算手段）を内蔵するものがある。

【０００３】この種のプロセッサは、整数演算ユニット
が行う演算に使用されるデータを保持する整数演算用の
汎用レジスタファイル（第１の記憶手段）と、コプロセ
ッサが行う演算に使用されるデータを保持するコプロセ
ッサ汎用レジスタファイル（第２の記憶手段）とを有す
る。

【０００４】さて、整数演算用汎用レジスタファイルの
データをコプロセッサによる浮動小数点演算等に用いる
ためには、当該データをコプロセッサ汎用レジスタファ
イルに移動する必要がある。

【０００５】従来、この整数演算用汎用レジスタファイ
ルからコプロセッサ汎用レジスタファイルへデータを移
動するには、整数演算用汎用レジスタファイルから主メ
モリへのストアと、主メモリからコプロセッサ汎用レジ
スタファイルへのロードという命令シーケンスを実行す
る必要があった。

【０００６】

【発明が解決しようとする課題】上記したように、第１
の演算機能を有する演算手段（第１の演算手段）の他
に、当該第１の演算手段にはない第２の演算機能を有す
る演算手段（第２の演算手段）を持つ従来のプロセッサ
では、第１の演算手段用の第１の記憶手段から第２の演
算手段用の第２の記憶手段へデータを移動するには、第
１の記憶手段から主メモリへのストアと、主メモリから
第２の記憶手段へのロードという命令シーケンスを忠実
に実行する必要があった。

【０００７】しかし、主メモリのアクセスには時間がか
かるため、第１の記憶手段から第２の記憶手段へのデー
タ移動が高速に行えないという問題があった。特に、キ
ャッシュミスなどの要因で、第１の記憶手段から主メモ
リへのストアが待たされている間は、それに続く主メモ
リから第２の記憶手段へのロードが実行できないため、
第１の記憶手段から第２の記憶手段へのデータ移動が一
層遅れるという問題があった。

【０００８】この発明は上記事情に鑑みてなされたもの
でその目的は、第１の演算機能を有する演算手段（第１
の演算手段）用の第１の記憶手段から同一チップ上の第
２の演算機能を有する演算手段（第２の演算手段）用の
第２の記憶手段へのデータ移動にストア命令およびロー
ド命令からなる命令シーケンスを適用しながら、ストア
命令実行時の情報を記憶手段（第３の記憶手段）に設定
してロード命令時に当該情報を利用することにより、高
速データ移動が行えるプロセッサを提供することにあ
る。

【０００９】この発明の他の目的は、ストア命令実行時
の情報を設定するための記憶手段の容量が少なくて済む
プロセッサを提供することにある。この発明の更に他の
目的は、ストアすべきデータを一時格納するための記憶
手段を有効利用することにより、特別の記憶手段を設け
ることなく、第１の記憶手段から第２の記憶手段へのデ
ータ移動の高速化が図れるプロセッサを提供することに
ある。

【００１０】

【課題を解決するための手段および作用】この発明は、
第１の演算機能を有する第１の演算手段用の第１の記憶
手段から同一チップ上の第２の演算機能を有する第２の
演算手段用の第２の記憶手段へのデータ移動にストア命
令およびロード命令からなる命令シーケンスを適用する
プロセッサにおいて、第１の記憶手段の各記憶領域にそ
れぞれ対応する記憶領域を有する第３の記憶手段と、上
記ストア命令の実行時には、対象データが格納されてい
る第１の記憶手段内記憶領域に対応する第３の記憶手段
内記憶領域に、ストア先を示すアドレス情報を含む情報
をセットする情報セット手段と、第１の記憶手段から第
２の記憶手段へ直接データを転送するデータ転送手段
と、ロード命令がデコードされた際に第３の記憶手段内
を参照し、ロード元を示すアドレス情報が格納されてい
る有効な記憶領域が存在するならば、当該ロード命令の
実行に代えて、その記憶領域に対応する第１の記憶手段
内記憶領域に格納されているデータを上記のデータ転送
手段により当該ロード命令の指定する第２の記憶手段内
記憶領域に転送させるデータ転送制御手段とを備えたこ
とを特徴とするものである。

【００１１】上記の構成において、第１の記憶手段から
第２の記憶手段へのデータ移動のための命令シーケンス
中のストア命令の実行時には、対象データが格納されて
いる第１の記憶手段内記憶領域に対応する第３の記憶手
段内記憶領域に、ストア先を示すアドレス情報を含む情
報が情報セット手段によりセットされる。

【００１２】一方、上記命令シーケンス中のロード命令
がデコードされた場合には、転送制御手段により第３の
記憶手段内が参照され、ロード元を示すアドレス情報が
格納されている有効な記憶領域が存在するならば、当該
ロード命令が実行される代わりにデータ転送手段が起動
される。このデータ転送手段は、上記ロード元を示すア
ドレス情報が格納されている第３記憶手段内記憶領域に
対応する第１の記憶手段内記憶領域からデータを取り出
す。このデータは、当該ロード命令の対象データに一致
する。そこでデータ転送手段は、このデータを、当該ロ
ード命令の指定する第２の記憶手段内記憶領域に転送す
る。

【００１３】このように、第１の記憶手段から第２の記
憶手段へのデータ移動のためにストア命令およびロード
命令からなる命令シーケンスを適用しながらも、ストア
命令実行時に第３の記憶手段にセットされた情報を利用
することで、第２の記憶手段にロードすべきデータを外
部のメモリからではなくて第１の記憶手段から取り出せ
ることから、第１の記憶手段から第２の記憶手段へのデ
ータ移動が高速に行える。

【００１４】上記の構成においては、第３の記憶手段は
第１の記憶手段と同数の記憶領域を有している必要があ
るが、第３の記憶手段内の記憶領域の数を第１の記憶手
段内の記憶領域より少なくすることも可能である。但
し、この場合、情報セット手段は、ストア命令の実行時
に第３の記憶手段内の１つの記憶領域を選択し、当該記
憶領域に、ストア先を示すアドレス情報だけでなく対象
データが格納されている第１の記憶手段内記憶領域を指
すポインタ情報をも含む情報をセットする必要がある。
一方、データ転送制御手段は、ロード命令がデコードさ
れた際に、第３の記憶手段内にロード元を示すアドレス
情報が格納されている有効な記憶領域が存在するなら
ば、当該ロード命令の実行に代えて、その記憶領域に格
納されているポインタ情報の指す第１の記憶手段内記憶
領域に格納されているデータをデータ転送手段により当
該ロード命令の指定する第２の記憶手段内記憶領域に転
送させる必要がある。

【００１５】また、以上の第３の記憶手段は新たに設け
られるものであるが、（プロセッサから外部のメモリへ
の効率的なストア動作のために）ストアすべきデータお
よびストア先を示すアドレス情報を一時保持しておく記
憶手段を第３の記憶手段として利用することも可能であ
る。但し、この場合、データ転送制御手段は、ロード命
令がデコードされた際に第３の記憶手段内を参照し、ロ
ード元を示すアドレス情報が格納されている有効な記憶
領域が存在するならば、当該ロード命令の実行に代え
て、その記憶領域に格納されているデータをデータ転送
手段により当該ロード命令の指定する第２の記憶手段内
記憶領域に転送させるようにする必要がある。

【００１６】

【実施例】以下、この発明を仮想記憶制御方式の情報処
理装置に適用した実施例につき図面を参照して説明す
る。 ［第１の実施例］図１はこの発明の第１の実施例を示す
情報処理装置のブロック構成図である。

【００１７】図１の情報処理装置は、主として、各種命
令を実行するプロセッサ１と、当該プロセッサ１が実行
する命令群並びにデータ等が記憶される主メモリ２と、
プロセッサ１および主メモリ２等が接続されるメモリバ
ス３とから構成される。このメモリバス３には、プロセ
ッサ１の他、主メモリ２に直接アクセスする例えばＬＳ
Ｉ化された主メモリ利用手段としてのデバイス（図示せ
ず）が接続される。メモリバス３に接続されている各デ
バイスは、当該メモリバス３を介して主メモリ２との間
で情報の授受を行う。

【００１８】プロセッサ１は、アドレス変換・データ転
送部１１、整数演算ユニット１２、整数演算用汎用レジ
スタファイル１３、アドレス・サイズ保持部１４、コプ
ロセッサユニット１５、コプロセッサ汎用レジスタファ
イル１６およびデータ転送ユニット１７を同一チップに
内蔵する。

【００１９】アドレス変換・データ転送部１１は、メモ
リバス３と整数演算ユニット１２との間に設けられ、当
該整数演算ユニット１２からの命令またはデータの読み
出し要求に従って主メモリ２から命令またはデータを取
り込むデータ転送機能を持つ。アドレス変換・データ転
送部１１はまた、整数演算ユニット１２からのデータの
書き込み要求に従って主メモリ２へデータをストアする
データ転送機能も持つ。アドレス変換・データ転送部１
１は更に、主メモリ２とのデータ転送のために、仮想ア
ドレスを物理アドレスに変換するアドレス変換機能を持
つ。

【００２０】整数演算ユニット１２は、アドレス変換・
データ転送部１１により取り込まれた命令を解読して実
行する標準的な演算機能（ここでは整数演算機能）を持
つ演算手段である。

【００２１】この整数演算ユニット１２は、解読した命
令がコプロセッサユニット１５で演算を行うべきコプロ
セッサ命令の場合には、当該命令をコプロセッサユニッ
ト１５に送るようになっている。

【００２２】整数演算ユニット１２はまた、解読した命
令が整数演算用汎用レジスタファイル１３内レジスタの
データを主メモリ２にストアするためのストア命令の場
合には、当該命令の指示する動作に加え、そのデータを
含む情報をアドレス・サイズ保持部１４の対応スロット
に登録するようにもなっている。

【００２３】整数演算ユニット１２は更に、解読した命
令が主メモリ２からコプロセッサ汎用レジスタファイル
１６にデータをロードするためのロード命令の場合に
は、アドレス・サイズ保持部１４を調べ、当該アドレス
・サイズ保持部１４内に目的のデータが保持されている
ならば、そのデータをデータ転送ユニット１７によりア
ドレス・サイズ保持部１４からコプロセッサ汎用レジス
タファイル１６に転送させるようにもなっている。

【００２４】整数演算ユニット１２は更に、命令実行に
伴い整数演算用汎用レジスタファイル１３内レジスタを
書き換える際には、アドレス・サイズ保持部１４の対応
スロットをインバリッド状態にするようにもなってい
る。

【００２５】整数演算用汎用レジスタファイル１３は、
整数演算ユニット１２が行う演算に使用するデータを保
持するのに用いられるレジスタ群からなる記憶手段であ
る。アドレス・サイズ保持部１４は、整数演算用汎用レ
ジスタファイル１３内の各レジスタに保持されているデ
ータの仮想アドレス、サイズを保持するための記憶手段
である。このアドレス・サイズ保持部１４は、図２
（ａ）に示すように、整数演算用汎用レジスタファイル
１３の各レジスタに対応するスロット（記憶領域）を持
つ。

【００２６】アドレス・サイズ保持部１４内の各スロッ
トは、図２（ｂ）に示すように、仮想アドレスフィール
ド１４１、サイズフィールド１４２およびバリッドフィ
ールド１４３からなる。

【００２７】仮想アドレスフィールド１４１は、整数演
算用汎用レジスタファイル１３内の対応するレジスタに
保持されているデータの仮想アドレスを設定するための
ものであり、サイズフィールド１４２は、当該データの
サイズを設定するためのものである。またバリッドフィ
ールド１４３は、対応するスロットの情報が有効（バリ
ッド）であるか否かを示すバリッドフラグ（有効／無効
情報）を設定するためのものである。

【００２８】コプロセッサユニット１５は、整数演算ユ
ニット１２にはない演算機能、例えば浮動小数点演算機
能を持つ演算手段である。コプロセッサユニット１５
は、整数演算ユニット１２が解読したコプロセッサ命令
を当該ユニット１２から受け取って実行するようになっ
ている。

【００２９】コプロセッサ汎用レジスタファイル１６
は、コプロセッサユニット１５が行う演算に使用するデ
ータを保持するのに用いられるレジスタ群からなる記憶
手段である。

【００３０】データ転送ユニット１７は、整数演算ユニ
ット１２からのデータ転送要求に従って、整数演算用汎
用レジスタ１３からコプロセッサ用汎用レジスタファイ
ル１６へのデータ転送を行うデータ転送機能を持つ。

【００３１】次に、この発明の第１の実施例の動作を図
３および図４のフローチャートを参照して説明する。ま
ず、アドレス変換・データ転送部１１によって主メモリ
２から命令がフェッチされ、整数演算ユニット１２に送
られたものとする。

【００３２】整数演算ユニット１２は、アドレス変換・
データ転送部１１から送られた命令を解読する（ステッ
プＳ１）。もし、この解読した命令が、整数演算用汎用
レジスタファイル１３内レジスタのデータを主メモリ２
にストアするためのストア命令である場合、整数演算ユ
ニット１２は、以下に述べる処理を行う。

【００３３】まず整数演算ユニット１２は、当該ストア
命令の指定する整数演算用汎用レジスタファイル１３内
レジスタに保持されているデータを、アドレス変換・デ
ータ転送部１１により主メモリ２にストアさせるとい
う、当該ストア命令の指示する本来の動作を行う（ステ
ップＳ２）。

【００３４】即ち整数演算ユニット１２は、アドレス変
換・データ転送部１１に対し、主メモリ２へのライト要
求と共に、当該ストア命令の指定する（ストア先を示
す）仮想アドレスおよび当該ストア命令の指定する整数
演算用汎用レジスタファイル１３内レジスタに保持され
ているデータを渡す。これにより、アドレス変換・デー
タ転送部１１は、整数演算ユニット１２から渡された
（ストア先を示す）仮想アドレスを物理アドレス（実ア
ドレス）に変換し、その物理アドレスで示される主メモ
リ２内領域に整数演算ユニット１２から渡されたデータ
を書き込むライトアクセスをメモリバス３を介して行
う。

【００３５】また整数演算ユニット１２は、ストア命令
の指定する整数演算用汎用レジスタファイル１３内レジ
スタに対応するアドレス・サイズ保持部１４内スロット
を求める（ステップＳ３）。

【００３６】整数演算ユニット１２は、求めたアドレス
・サイズ保持部１４内スロットのバリッドフィールド１
４３（のバリッドフラグ）をバリッド表示状態にし、そ
のスロットの仮想アドレスフィールド１４１に当該スト
ア命令の指定する仮想アドレスを、そのスロットのサイ
ズフィールド１４２に当該ストア命令の指定するデータ
のサイズを、それぞれ設定する（ステップＳ４）。

【００３７】次に整数演算ユニット１２は、アドレス・
サイズ保持部１４内の他のすべてのスロットの仮想アド
レスフィールド１４１を調べ、当該ストア命令の指定す
る仮想アドレスと一致していたなら、そのスロットのバ
リッドフィールド１４３（のバリッドフラグ）をインバ
リッド表示状態にする（ステップＳ５，Ｓ６）。

【００３８】次に、整数演算ユニット１２で解読された
命令が、整数演算用汎用レジスタファイル１３内レジス
タの書き換えを伴う命令である場合について説明する。
この場合、整数演算ユニット１２は、当該命令の指示す
る本来の動作を行う（ステップＳ７）他、書き換えられ
る整数演算用汎用レジスタファイル１３内レジスタに対
応するアドレス・サイズ保持部１４内スロットのバリッ
ドフィールド１４３（のバリッドフラグ）をインバリッ
ド表示状態にする（ステップＳ８）。

【００３９】次に、整数演算ユニット１２で解読された
命令が、主メモリ２から整数演算用汎用レジスタファイ
ル１３内レジスタへデータをロードするためのロード命
令である場合について説明する。

【００４０】この場合、まず整数演算ユニット１２は、
アドレス・サイズ保持部１４内でバリッドフィールド１
４３がバリッド表示状態になっているスロットを探す
（ステップＳ９）。

【００４１】次に整数演算ユニット１２は、探したスロ
ットの仮想アドレスフィールド１４１の内容が、当該ロ
ード命令の指定する（ロード元を示す）仮想アドレスと
一致しているか否かを調べる（ステップＳ１０）。

【００４２】もし、当該ロード命令の指定する仮想アド
レスと一致する仮想アドレスフィールド１４１を持つア
ドレス・サイズ保持部１４内スロットが有り（上記スト
ア命令実行時のステップＳ４〜Ｓ６の動作により、高々
１つしか一致しない）、且つそのスロットのサイズフィ
ールド１４２の内容が当該ロード命令の指定する（ロー
ド対象データの）サイズに一致するならば（ステップＳ
１１）、整数演算ユニット１２は当該ロード命令の指示
する本来の動作を行わない。この場合、整数演算ユニッ
ト１２は、仮想アドレスが一致したアドレス・サイズ保
持部１４内スロットに対応する整数演算用汎用レジスタ
ファイル１３内レジスタから、当該ロード命令で（ロー
ド先として）指定されるコプロセッサ汎用レジスタファ
イル１６内レジスタへのデータ転送を、データ転送ユニ
ット１７により行わせる（ステップＳ１２）。

【００４３】このステップＳ１２において転送されるデ
ータ、即ち仮想アドレスおよびサイズ（データサイズ）
が一致したアドレス・サイズ保持部１４内スロットに対
応する整数演算用汎用レジスタファイル１３内レジスタ
に保持されているデータは、当該ロード命令の仮想アド
レスおよびサイズで指定される主メモリ２内領域に（先
のストア命令の指示により）ストアされている（或いは
ストア動作が未完了の場合には、ストアされるべき）本
来ロード対象となるデータに一致している。したがっ
て、当該ロード命令の指示する主メモリ２からコプロセ
ッサ汎用レジスタファイル１３内レジスタへのデータロ
ード動作に代えて、このデータに一致するアドレス・サ
イズ保持部１４内スロットの保持データを、データ転送
ユニット１７によりコプロセッサ汎用レジスタファイル
１６内レジスタに転送することにより、高速転送が可能
となる。

【００４４】これに対し、当該ロード命令の指定する仮
想アドレスと一致する仮想アドレスフィールド１４１を
持つアドレス・サイズ保持部１４内スロットが無いか、
或いは有ったとしても、そのスロットのサイズフィール
ド１４２の内容が当該ロード命令の指定するサイズに一
致しないならば、整数演算ユニット１２は、主メモリ２
に格納されているデータをアドレス変換・データ転送部
１１によりコプロセッサユニット１５を介してコプロセ
ッサ汎用レジスタファイル１６内レジスタにロードさせ
るという、当該ロード命令の指示する本来の動作を行う
（ステップＳ１３）。

【００４５】なお、図３および図４のフローチャートで
は、以上のストア命令（整数演算用汎用レジスタファイ
ル１３内レジスタのデータを主メモリ２にストアするた
めのストア命令）、整数演算用汎用レジスタファイル１
３内レジスタの書き換えを伴う命令、およびロード命令
（主メモリ２から整数演算用汎用レジスタファイル１３
内レジスタへデータをロードするためのロード命令）以
外の命令の場合の動作手順については、本発明に直接関
係しないため省略してある。

【００４６】ところで、システムによっては、整数演算
用汎用レジスタファイル１３がレジスタウインドウ方式
で制御されている場合がある。レジスタウインドウ方式
では、整数演算用汎用レジスタファイル１３を構成する
レジスタ群が複数のグループ（レジスタウインドウ）に
分けて管理され、ソフトウェア的には、そのうちの１つ
のグループ（レジスタウインドウ）内のレジスタ群しか
見えない（扱えない）ようになっている。したがって、
レジスタウインドウ方式で制御される整数演算用汎用レ
ジスタファイル１３では、レジスタウインドウを切り換
える命令が実行されると、その切り換え前のレジスタウ
インドウを構成する整数演算用汎用レジスタファイル１
３内レジスタ群と、切り換え後のレジスタウインドウを
構成する整数演算用汎用レジスタファイル１３内レジス
タ群とは一致しない。

【００４７】そこで整数演算ユニット１２は、整数演算
用汎用レジスタファイル１３がレジスタウインドウ方式
で制御されている場合には、レジスタウインドウを切り
換える命令が実行されたときに、すべての整数演算用汎
用レジスタファイル１３内レジスタに対応するアドレス
・サイズ保持部１４内スロットのバリッドフィールド１
４３をインバリッド表示状態にする。こうすることによ
り、ロード命令時に、（レジスタウインドウの切り換え
に起因して）誤ったデータがアドレス・サイズ保持部１
４内スロットからコプロセッサ汎用レジスタファイル１
６に転送されることが防止できる。

【００４８】また、仮想アドレスと物理アドレスとの関
係は一般に固定化されておらず、同じ仮想アドレスでも
例えばプロセスの切り換えの前後で物理アドレスが異な
ることがある。これは、仮想アドレスを物理アドレスに
変換するための変換マップが（オペレーティングシステ
ム等によって）書き換えられるためである。このような
書き換えが行われる場合には、必ず、サブルーチンがコ
ールされるか、或いはサブルーチンからリターンする。

【００４９】そこで本実施例では、整数演算ユニット１
２は、サブルーチンをコールする命令を実行したとき、
或いはサブルーチンからリターンする命令を実行したと
きには、上記のレジスタウインドウを切り換える命令の
実行時と同様に、すべての整数演算用汎用レジスタファ
イル１３内レジスタに対応するアドレス・サイズ保持部
１４内スロットのバリッドフィールド１４３をインバリ
ッド表示状態にする。こうすることにより、ロード命令
時に、（仮想アドレス−物理アドレス変換マップの切り
換えに起因して）誤ったデータがアドレス・サイズ保持
部１４内スロットからコプロセッサ汎用レジスタファイ
ル１６に転送されることが防止できる。

【００５０】なお、以上の説明は、仮想記憶制御方式の
情報処理装置に実施した場合であるが、仮想記憶制御方
式を適用しない場合には、上記のサブルーチンコール時
等におけるインバリッド操作は不要となる。

【００５１】また、ロード命令、ストア命令で取り扱う
データのサイズが固定であるならば、アドレス・サイズ
保持部１４内スロットのサイズフィールド１４２は不要
であり、上記ステップＳ１１の処理も不要である。 ［第２の実施例］以上に述べた第１の実施例では、アド
レス・サイズ保持部（１４）のスロット数は整数演算用
汎用レジスタファイル（１３）のレジスタ数に一致して
いる必要があった。そこで、アドレス・サイズ保持部の
スロット数が整数演算用汎用レジスタファイルのレジス
タ数より少なくて済むようにした第２の実施例につき図
面を参照して説明する。

【００５２】図５はこの発明の第２の実施例を示す情報
処理装置のブロック構成図である。図５の情報処理装置
は、前記第１の実施例におけるプロセッサ１、主メモリ
２およびメモリバス３にそれぞれ相当する、プロセッサ
４、主メモリ５およびメモリバス６を備えている。

【００５３】プロセッサ４は、前記第１の実施例におけ
るプロセッサ１と同様に１チップ化されており、そのプ
ロセッサ１が有するアドレス変換・データ転送部１１、
整数演算ユニット１２、整数演算用汎用レジスタファイ
ル１３、アドレス・サイズ保持部１４、コプロセッサユ
ニット１５、コプロセッサ汎用レジスタファイル１６お
よびデータ転送ユニット１７にそれぞれ相当する、アド
レス変換・データ転送部４１、整数演算ユニット４２、
整数演算用汎用レジスタファイル４３、アドレス・サイ
ズ保持部４４、コプロセッサユニット４５、コプロセッ
サ汎用レジスタファイル４６およびデータ転送ユニット
４７を有している。

【００５４】以上のように、プロセッサ４の構成は、第
１の実施例におけるプロセッサ１とほぼ同様である。そ
こで、プロセッサ４の構成がプロセッサ１と異なる点に
ついてのみ説明する。

【００５５】本実施例におけるプロセッサ４が、第１の
実施例におけるプロセッサ１と最も相違するのは、アド
レス・サイズ保持部４４の構造である。即ちアドレス・
サイズ保持部４４は、図６（ａ）に示すように、整数演
算用汎用レジスタファイル４３のレジスタ総数ｍより少
ないｎ段（ｍ，ｎは正の整数）のスロットを持つ。これ
に対し、第１の実施例におけるプロセッサ１上のアドレ
ス・サイズ保持部１４は、図２（ａ）に示したように、
整数演算用汎用レジスタファイル１３のレジスタ総数ｍ
に一致するｍ段のスロットを持っている。

【００５６】このようにアドレス・サイズ保持部４４内
の各スロットは、（第１の実施例におけるアドレス・サ
イズ保持部１４と異なって）整数演算用汎用レジスタフ
ァイル４３内の各レジスタと１対１に対応していない。
このため、アドレス・サイズ保持部４４内の各スロット
には、図６（ｂ）に示すように、（第１の実施例におけ
るアドレス・サイズ保持部１４内スロットの仮想アドレ
スフィールド１４１、サイズフィールド１４２およびバ
リッドフィールド１４３に相当する）仮想アドレスフィ
ールド４４１、サイズフィールド４４２およびバリッド
フィールド４４３の他、対応する整数演算用汎用レジス
タファイル４３内レジスタを指すレジスタポインタフィ
ールド４４４が設けられる。

【００５７】アドレス・サイズ保持部４４の構造が、第
１の実施例におけるアドレス・サイズ保持部１４と異な
ることから、整数演算ユニット４２の動作も、第１の実
施例における整数演算ユニット１２とは少し異なる。こ
れについては、動作説明の中で詳述する。

【００５８】次に、この発明の第２の実施例の動作を図
７および図８のフローチャートを参照して説明する。ま
ず、アドレス変換・データ転送部４１によって主メモリ
５から命令がフェッチされ、整数演算ユニット４２に送
られたものとする。

【００５９】整数演算ユニット４２は、アドレス変換・
データ転送部４１から送られた命令を解読する（ステッ
プＳ２１）。もし、この解読した命令が、整数演算用汎
用レジスタファイル４３内レジスタのデータを主メモリ
５にストアするためのストア命令である場合、整数演算
ユニット４２は、以下に述べる処理を行う。

【００６０】まず整数演算ユニット４２は、当該ストア
命令の指定する整数演算用汎用レジスタファイル４３内
レジスタに保持されているデータを、アドレス変換・デ
ータ転送部４１により主メモリ５にストアさせるとい
う、当該ストア命令の指示する本来の動作を行う（ステ
ップＳ２２）。この場合、アドレス変換・データ転送部
４１によるストア動作は、当該ストア命令の指定する仮
想アドレスを物理アドレスに変換し、その物理アドレス
を用いて主メモリ５をライトアクセスすることにより行
われる。

【００６１】また整数演算ユニット４２は、ストア命令
の指定する整数演算用汎用レジスタファイル４３内レジ
スタに対応させるべきアドレス・サイズ保持部４４内ス
ロットを選択する（ステップＳ２３）。このスロット選
択方式としては、ランダムにスロットを選択するランダ
ム方式、或いは最も以前に使用されたスロットを選択す
るＬＲＵ（Least Recently Used ）方式など、任意の方
式が適用可能である。

【００６２】整数演算ユニット４２は、選択したアドレ
ス・サイズ保持部４４内スロットのバリッドフィールド
４４３（のバリッドフラグ）をバリッド表示状態にし、
そのスロットの仮想アドレスフィールド４４１に当該ス
トア命令の指定する仮想アドレスを、そのスロットのサ
イズフィールド４４２に当該ストア命令の指定するデー
タのサイズを、そのスロットのレジスタポインタフィー
ルド４４４に当該ストア命令の指定する整数演算用汎用
レジスタファイル４３内レジスタを指すポインタ（レジ
スタポインタ）を、それぞれ設定する（ステップＳ２
４）。

【００６３】次に整数演算ユニット４２は、アドレス・
サイズ保持部４４内の他のすべてのスロットの仮想アド
レスフィールド４４１を調べ、当該ストア命令の指定す
る仮想アドレスと一致していたなら、そのスロットのバ
リッドフィールド４４３（のバリッドフラグ）をインバ
リッド表示状態にする（ステップＳ２５，Ｓ２６）。

【００６４】次に、整数演算ユニット４２で解読された
命令が、整数演算用汎用レジスタファイル４３内レジス
タの書き換えを伴う命令である場合について説明する。
この場合、整数演算ユニット４２は、当該命令の指示す
る本来の動作を行う（ステップＳ２７）他、アドレス・
サイズ保持部１４内のすべてのスロット（或いはすべて
の有効なスロット）のレジスタポインタフィールド４４
４を調べ、書き換えられるレジスタを指しているスロッ
トが有れば、そのスロットのバリッドフィールド４４３
（のバリッドフラグ）をインバリッド表示状態にする
（ステップＳ２８）。

【００６５】この他、整数演算ユニット４２は、前記第
１の実施例における整数演算ユニット１２と同様に、以
下の（ａ），（ｂ），（ｃ）の少なくとも１つが成立す
る場合には、アドレス・サイズ保持部１４内のすべての
スロットのバリッドフィールド４４３（のバリッドフラ
グ）をインバリッド表示状態にする。

【００６６】（ａ）整数演算用汎用レジスタファイル４
３がレジスタウインドウ方式で制御されている場合に、
レジスタウインドウを切り換える命令が実行されたとき （ｂ）サブルーチンをコールする命令を実行したとき （ｃ）サブルーチンからリターンする命令を実行したと
き 次に、整数演算ユニット４２で解読された命令が、主メ
モリ５からコプロセッサ汎用レジスタファイル４６内レ
ジスタへデータをロードするためのロード命令である場
合について説明する。

【００６７】この場合、まず整数演算ユニット４２は、
アドレス・サイズ保持部４４内でバリッドフィールド４
４３がバリッド表示状態になっているスロットを探す
（ステップＳ２９）。

【００６８】次に整数演算ユニット４２は、探したスロ
ットの仮想アドレスフィールド４４１の内容が、当該ロ
ード命令の指定する仮想アドレスと一致しているか否か
を調べる（ステップＳ３０）。

【００６９】もし、当該ロード命令の指定する仮想アド
レスと一致する仮想アドレスフィールド４４１を持つア
ドレス・サイズ保持部４４内スロットが有り（上記スト
ア命令実行時のステップＳ２４〜Ｓ２６の動作により、
高々１つしか一致しない）、且つそのスロットのサイズ
フィールド４４２の内容が当該ロード命令の指定するサ
イズに一致するならば（ステップＳ３１）、整数演算ユ
ニット４２は当該ロード命令の指示する本来の動作を行
わない。この場合、整数演算ユニット４２は、仮想アド
レスが一致したアドレス・サイズ保持部１４内スロット
のレジスタポインタフィールド４４４の内容（レジスタ
ポインタ）の指す整数演算用汎用レジスタファイル４３
内レジスタから、当該ロード命令で（ロード先として）
指定されるコプロセッサ汎用レジスタファイル１６内レ
ジスタへのデータ転送を、データ転送ユニット４７によ
り行わせる（ステップＳ３２）。

【００７０】これに対し、当該ロード命令の指定する仮
想アドレスと一致する仮想アドレスフィールド４４１を
持つアドレス・サイズ保持部４４内スロットが無いか、
或いは有ったとしても、そのスロットのサイズフィール
ド４４２の内容が当該ロード命令の指定するサイズと一
致しないならば、整数演算ユニット４２は、主メモリ５
に格納されているデータをアドレス変換・データ転送部
４１によりコプロセッサユニット４５を介してコプロセ
ッサ汎用レジスタファイル４６内レジスタにロードさせ
るという、当該ロード命令の指示する本来の動作を行う
（ステップＳ３３）。 ［第３の実施例］以上に述べた第１および第２の実施例
では、アドレス・サイズ保持部（１４，４４）という新
たな記憶手段を設ける必要があった。ところで、主メモ
リへの効率的なストア動作のために、ストアすべきデー
タおよびストア先を示す仮想アドレス情報を一時保持し
ておくストアバッファを持つプロセッサが知られてい
る。そこで、このストアバッファを前記第１および第２
の実施例におけるアドレス・サイズ保持部に代わる記憶
手段として利用するようにした（但し、ストアバッファ
内スロットのデータ構造は異なる）第３の実施例につき
図面を参照して説明する。

【００７１】図９はこの発明の第３の実施例を示す情報
処理装置のブロック構成図である。図９の情報処理装置
は、前記第１の実施例におけるプロセッサ１、主メモリ
２およびメモリバス３にそれぞれ相当する、プロセッサ
７、主メモリ８およびメモリバス９を備えている。

【００７２】プロセッサ７は、アドレス変換・データ転
送部７１、整数演算ユニット７２、整数演算用汎用レジ
スタファイル７３、ストアバッファ７４、コプロセッサ
ユニット７５、コプロセッサ汎用レジスタファイル７６
およびデータ転送ユニット７７を同一チップに内蔵す
る。

【００７３】アドレス変換・データ転送部７１は、メモ
リバス９と整数演算ユニット７２との間に設けられ、当
該整数演算ユニット７２からの命令またはデータの読み
出し要求に従って主メモリ８から命令またはデータを取
り込むデータ転送機能を持つ。アドレス変換・データ転
送部７１はまた、整数演算ユニット７２からのデータの
書き込み要求に従って主メモリ８へデータをストアする
データ転送機能も持つ。アドレス変換・データ転送部７
１は更に、主メモリ８とのデータ転送のために、仮想ア
ドレスを物理アドレスに変換するアドレス変換機能を持
つ。

【００７４】整数演算ユニット７２は、アドレス変換・
データ転送部７１により取り込まれた命令を解読して実
行する標準的な演算機能（ここでは整数演算機能）を持
つ演算手段である。

【００７５】この整数演算ユニット７２は、解読した命
令がコプロセッサユニット７５で演算を行うべきコプロ
セッサ命令の場合には、当該命令をコプロセッサユニッ
ト７５に送るようになっている。

【００７６】整数演算ユニット７２はまた、解読した命
令が整数演算用汎用レジスタファイル７３内レジスタの
データを主メモリ８にストアするためのストア命令の場
合には、主メモリ８へのライト要求と共に、当該ストア
命令の指定する（ストア先を示す）仮想アドレスおよび
当該ストア命令の指定する整数演算用汎用レジスタファ
イル７３内レジスタに保持されているデータをアドレス
変換・データ転送部７１に渡して、主メモリ８へのスト
ア動作を行わせるようになっている。

【００７７】整数演算ユニット７２は更に、解読した命
令が主メモリ８からコプロセッサ汎用レジスタファイル
７６にデータをロードするためのロード命令の場合に
は、ストアバッファ７４を調べ、当該ストアバッファ７
４内に目的のデータが保持されているならば、そのデー
タをデータ転送ユニット７７によりストアバッファ７４
からコプロセッサ汎用レジスタファイル７６に転送させ
るようにもなっている。

【００７８】整数演算ユニット７２は更に、命令実行に
伴い整数演算用汎用レジスタファイル７３内レジスタを
書き換える際に、当該レジスタを指すストアバッファ７
４内スロットが有れば、そのスロットをインバリッド状
態にするようにもなっている。

【００７９】整数演算用汎用レジスタファイル７３は、
整数演算ユニット７２が行う演算に使用するデータを保
持するのに用いられるレジスタ群からなるデータ記憶手
段である。

【００８０】ストアバッファ７４は、アドレス変換・デ
ータ転送部７１により主メモリ８にストアされるデータ
を含む情報を保持するための記憶手段である。このスト
アバッファ７４は、図１０（ａ）に示すように、ｐ段
（ｐは正の整数）のスロット＃１，＃２，＃３，…＃ｐ
−１，＃ｐを持つ。

【００８１】ストアバッファ７４内の各スロットは、図
１０（ｂ）に示すように、データフィールド７４１、仮
想アドレスフィールド７４２、物理アドレスフィールド
７４３、サイズフィールド７４４、レジスタポインタフ
ィールド７４５およびバリッドフィールド７４６からな
る。

【００８２】データフィールド７４１は、主メモリ８に
ストアされるデータを設定するためのものである。また
仮想アドレスフィールド７４２は、データフィールド７
４１に設定されているデータのストア先を示す仮想アド
レスを設定するためのものであり、物理アドレスフィー
ルド７４３は、当該仮想アドレスに対応する物理アドレ
スを設定するためのものである。またサイズフィールド
７４４は、データフィールド７４１に設定されているデ
ータのサイズを設定するためのものであり、レジスタポ
インタフィールド７４５は当該データが保持されていた
整数演算用汎用レジスタファイル７３内レジスタを指す
ポインタ（レジスタポインタ）を設定するためのもので
ある。またバリッドフィールド７４６は、対応するスロ
ットの情報が有効（バリッド）であるか否かを示すバリ
ッドフラグ（有効／無効情報）を設定するためのもので
ある。

【００８３】コプロセッサユニット７５は、整数演算ユ
ニット７２にはない演算機能、例えば浮動小数点演算機
能を持つ演算手段である。コプロセッサユニット７５
は、整数演算ユニット７２が解読したコプロセッサ命令
を当該ユニット７２から受け取って実行するようになっ
ている。

【００８４】コプロセッサ汎用レジスタファイル７６
は、コプロセッサユニット７５が行う演算に使用するデ
ータを保持するのに用いられるレジスタ群からなるデー
タ記憶手段である。

【００８５】データ転送ユニット７７は、整数演算ユニ
ット７２からのデータ転送要求に従って、ストアバッフ
ァ７４から汎用レジスタファイル７６へのデータ転送を
行うデータ転送機能を持つ。

【００８６】次に、この発明の第３の実施例の動作を図
１１および図１２のフローチャートを参照して説明す
る。まず、アドレス変換・データ転送部７１によって主
メモリ８から命令がフェッチされ、整数演算ユニット７
２に送られたものとする。

【００８７】整数演算ユニット７２は、アドレス変換・
データ転送部７１から送られた命令を解読する（ステッ
プＳ４１）。もし、この解読した命令が、整数演算用汎
用レジスタファイル７３内レジスタのデータを主メモリ
８にストアするためのストア命令である場合、整数演算
ユニット７２は、アドレス変換・データ転送部７１に対
し、主メモリ８へのライト要求と共に、当該ストア命令
の指定する（ストア先を示す）仮想アドレスおよび当該
ストア命令の指定する整数演算用汎用レジスタファイル
７３内レジスタに保持されているデータを渡し、このデ
ータを以下に述べるようにストアバッファ７４を介して
主メモリ８にストアさせる（ステップＳ４２）。

【００８８】アドレス変換・データ転送部７１は、整数
演算ユニット７２からのライト要求に応じ、当該ユニッ
ト７２から渡された（ストア先を示す）仮想アドレスを
物理アドレス（実アドレス）に変換する。そしてアドレ
ス変換・データ転送部７１は、図示せぬライトポインタ
の指すストアバッファ７４内スロットのバリッドフィー
ルド７４６（のバリッドフラグ）をバリッド表示状態に
し、そのスロットのデータフィールド７４１に整数演算
ユニット７２から渡されたデータを、そのスロットの仮
想アドレスフィールド７４２に整数演算ユニット７２か
ら渡された仮想アドレスを、そのスロットの物理アドレ
スフィールド７４３にアドレス変換により得た物理アド
レスを、そのスロットのサイズフィールド７４４に当該
データのサイズを、そのスロットのレジスタポインタフ
ィールド７４５に当該データが保持されていた整数演算
用汎用レジスタファイル７３内レジスタを指すポインタ
を、それぞれ設定する。この際、ライトポインタが次の
スロットを指すように更新される。

【００８９】アドレス変換・データ転送部７１は、メモ
リバス９が空いている場合、ストアバッファ７４の先頭
スロット＃１を参照し、当該スロットのバリッドフィー
ルド７４６がバリッド表示状態にあるならば、当該スロ
ットの物理アドレスフィールド７４３に設定されている
物理アドレスで示される主メモリ２内領域に、当該スロ
ットのデータフィールド７４１に設定されているデータ
をストアするライトアクセスをメモリバス９を介して行
う。

【００９０】このストア動作の結果、ストアバッファ７
４の先頭スロット＃１が空くと、アドレス変換・データ
転送部７１は、当該スロット＃１のバリッドフィールド
７４６をインバリッド表示状態にした後、スロット＃２
の内容をスロット＃１にコピーし、スロット＃３の内容
をスロット＃２にコピーし、以下同様にスロット＃ｐの
内容をスロット＃ｐ−１にコピーする。

【００９１】なお、ストアバッファ７４内スロットを指
すリードポインタを設け、当該リードポインタの指すス
ロット（のデータフィールド７４１）に保持されている
データを主メモリ８にストアする構成とするならば、上
記のコピー動作は不要であり、ストア動作の後に当該リ
ードポインタを次のスロットを指すように更新するだけ
で良い。

【００９２】次に、整数演算ユニット７２で解読された
命令が、整数演算用汎用レジスタファイル７３内レジス
タの書き換えを伴う命令である場合について説明する。
この場合、整数演算ユニット７２は、当該命令の指示す
る本来の動作を行う（ステップＳ４３）他、ストアバッ
ファ７４のすべてのスロット（或いはすべての有効なス
ロット）のレジスタポインタフィールド７４５を調べ、
書き換えられるレジスタを指しているスロットが有るな
らば、そのスロットのバリッドフィールド７４６（のバ
リッドフラグ）をインバリッド表示状態にする（ステッ
プＳ４４）。

【００９３】この他、整数演算ユニット７２は、前記第
１の実施例における整数演算ユニット１２と同様に、以
下の（ａ），（ｂ），（ｃ）の少なくとも１つが成立す
る場合には、ストアバッファ７４内のすべてのスロット
のバリッドフィールド７４６（のバリッドフラグ）をイ
ンバリッド表示状態にする。

【００９４】（ａ）整数演算用汎用レジスタファイル７
３がレジスタウインドウ方式で制御されている場合に、
レジスタウインドウを切り換える命令が実行されたとき （ｂ）サブルーチンをコールする命令を実行したとき （ｃ）サブルーチンからリターンする命令を実行したと
き 次に、整数演算ユニット７２で解読された命令が、主メ
モリ８から整数演算用汎用レジスタファイル７３内レジ
スタへデータをロードするためのロード命令である場合
について説明する。

【００９５】この場合、まず整数演算ユニット７２は、
ストアバッファ７４内でバリッドフィールド７４６がバ
リッド表示状態になっているスロットを探す（ステップ
Ｓ４５）。

【００９６】次に整数演算ユニット７２は、探したスロ
ットの仮想アドレスフィールド７４２の内容が、当該ロ
ード命令の指定する仮想アドレスと一致しているか否か
を調べる（ステップＳ４６）。

【００９７】もし、当該ロード命令の指定する仮想アド
レスと一致する仮想アドレスフィールド７４２を持つス
トアバッファ７４内スロットが有り（高々１つしか一致
しない）、且つそのスロットのサイズフィールド７４４
の内容が当該ロード命令の指定するサイズに一致するな
らば（ステップＳ４７）、整数演算ユニット７２は当該
ロード命令の指示する本来の動作を行わない。この場
合、整数演算ユニット７２は、仮想アドレスが一致した
ストアバッファ７４内スロット（のデータフィールド７
４１）から、当該ロード命令で（ロード先として）指定
されるコプロセッサ汎用レジスタファイル７６内レジス
タへのデータ転送を、データ転送ユニット７７により行
わせる（ステップＳ４８）。

【００９８】これに対し、当該ロード命令の指定する仮
想アドレスと一致する仮想アドレスフィールド７４２を
持つストアバッファ７４内スロットが無いか、或いは有
ったとしても、そのスロットのサイズフィールド７４４
の内容が当該ロード命令の指定するサイズと一致しない
ならば、整数演算ユニット７２は、主メモリ８に格納さ
れているデータをアドレス変換・データ転送部７１によ
りコプロセッサユニット７５を介してコプロセッサ汎用
レジスタファイル７６内レジスタにロードさせるとい
う、当該ロード命令の指示する本来の動作を行う（ステ
ップＳ４９）。

【００９９】

【発明の効果】以上詳述したようにこの発明によれば、
第１の演算機能を有する第１の演算手段用の第１の記憶
手段から同一チップ上の第２の演算機能を有する第２の
演算手段用の第２の記憶手段へのデータ移動にストア命
令およびロード命令からなる命令シーケンスを適用する
プロセッサ内に、第１の記憶手段の各記憶領域にそれぞ
れ対応する記憶領域を有する第３の記憶手段を設け、ス
トア命令の実行時には、対象データが格納されている第
１の記憶手段内記憶領域に対応する第３の記憶手段内記
憶領域に、ストア先を示すアドレス情報を含む情報をセ
ットし、ロード命令がデコードされた際には第３の記憶
手段内を参照し、ロード元を示すアドレス情報が格納さ
れている有効な記憶領域が存在するならば、当該ロード
命令の実行に代えて、その記憶領域に対応する第１の記
憶手段内記憶領域に格納されているデータを当該ロード
命令の指定する第２の記憶手段内記憶領域に転送させる
構成とすることにより、第１の記憶手段から第２の記憶
手段へのデータ移動のためにストア命令およびロード命
令からなる命令シーケンスを適用しながらも、第２の記
憶手段にロードすべきデータを外部のメモリからではな
くて第１の記憶手段から取り出せることから、第１の記
憶手段から第２の記憶手段へのデータ移動が高速に行え
る。

【０１００】また、この発明によれば、第３の記憶手段
内の記憶領域に、ストア先を示すアドレス情報だけでな
く対象データが格納されている第１の記憶手段内記憶領
域を指すポインタ情報をも含む情報をセットする構成と
すると共に、ロード命令がデコードされた際に、第３の
記憶手段内にロード元を示すアドレス情報が格納されて
いる有効な記憶領域が存在するならば、当該ロード命令
の実行に代えて、その記憶領域に格納されているポイン
タ情報の指す第１の記憶手段内記憶領域に格納されてい
るデータを第２の記憶手段に転送させる構成とすること
により、第３の記憶手段の記憶領域数を、第１の記憶手
段の記憶領域数より少なくすることができる。

【０１０１】また、この発明によれば、プロセッサから
外部のメモリへの効率的なストア動作のためにストアす
べきデータおよびストア先を示すアドレス情報を一時保
持しておく記憶手段を第３の記憶手段として利用し、ロ
ード命令がデコードされた際に、第３の記憶手段内にロ
ード元を示すアドレス情報が格納されている有効な記憶
領域が存在するならば、当該ロード命令の実行に代え
て、その記憶領域に格納されているデータを第２の記憶
手段内記憶領域に転送させる構成とすることにより、特
別の記憶手段を設けることなく、第１の記憶手段から第
２の記憶手段へのデータ移動の高速化を図ることができ
る。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す情報処理装置の
ブロック構成図。

【図２】図１中のアドレス・サイズ保持部１４内スロッ
トと整数演算用汎用レジスタファイル１３内レジスタと
の関係、およびアドレス・サイズ保持部１４内スロット
のデータ構造を示す図。

【図３】上記第１の実施例の動作を説明するためのフロ
ーチャートの一部を示す図。

【図４】上記第１の実施例の動作を説明するためのフロ
ーチャートの残りを示す図。

【図５】この発明の第２の実施例を示す情報処理装置の
ブロック構成図。

【図６】図５中のアドレス・サイズ保持部４４内スロッ
トと整数演算用汎用レジスタファイル４３内レジスタと
の関係、およびアドレス・サイズ保持部４４内スロット
のデータ構造を示す図。

【図７】上記第２の実施例の動作を説明するためのフロ
ーチャートの一部を示す図。

【図８】上記第２の実施例の動作を説明するためのフロ
ーチャートの残りを示す図。

【図９】この発明の第３の実施例を示す情報処理装置の
ブロック構成図。

【図１０】図９中のストアバッファ７４の構造と、当該
ストアバッファ７４内スロットのデータ構造を示す図。

【図１１】上記第３の実施例の動作を説明するためのフ
ローチャートの一部を示す図。

【図１２】上記第３の実施例の動作を説明するためのフ
ローチャートの残りを示す図。

【符号の説明】

１…プロセッサ、２…主メモリ、３…メモリバス、１１
…アドレス変換・データ転送部、１２…整数演算ユニッ
ト（第１の演算手段、情報セット手段、データ転送制御
手段）、１３…整数演算用汎用レジスタファイル（第１
の記憶手段）、１４…アドレス・サイズ保持部（第３の
記憶手段）、１５…コプロセッサユニット（第２の演算
手段）、１６…コプロセッサ汎用レジスタファイル（第
２の記憶手段）、１７…データ転送ユニット（データ転
送手段）、４…プロセッサ、５…主メモリ、６…メモリ
バス、４１…アドレス変換・データ転送部、４２…整数
演算ユニット（第１の演算手段、情報セット手段、デー
タ転送制御手段）、４３…整数演算用汎用レジスタファ
イル（第１の記憶手段）、４４…アドレス・サイズ保持
部（第３の記憶手段）、４５…コプロセッサユニット
（第２の演算手段）、４６…コプロセッサ汎用レジスタ
ファイル（第２の記憶手段）、４７…データ転送ユニッ
ト（データ転送手段）、７…プロセッサ、８…主メモ
リ、９…メモリバス、７１…アドレス変換・データ転送
部（情報セット手段、ストア手段）、７２…整数演算ユ
ニット（第１の演算手段、情報セット手段、データ転送
制御手段）、７３…整数演算用汎用レジスタファイル
（第１の記憶手段）、７４…ストアバッファ（第３の記
憶手段）、７５…コプロセッサユニット（第２の演算手
段）、７６…コプロセッサ汎用レジスタファイル（第２
の記憶手段）、７７…データ転送ユニット（データ転送
手段）。

Claims (8)

【特許請求の範囲】
1. 【請求項１】第１の演算機能を有する第１の演算手段
   と、この第１の演算手段が行う演算に使用するデータを
   保持するための第１の記憶手段と、前記第１の演算手段
   にはない第２の演算機能を持つ第２の演算手段と、この
   第２の演算手段が行う演算に使用するデータを保持する
   ための第２の記憶手段とを同一チップに内蔵し、前記第
   １の記憶手段から前記第２の記憶手段へのデータ移動
   に、前記第１の記憶手段から前記チップ外部のメモリへ
   のデータストアを指示するストア命令および当該メモリ
   から前記第２の記憶手段へのデータロードを指示するロ
   ード命令からなる命令シーケンスを適用するプロセッサ
   において、 前記第１の記憶手段の各記憶領域にそれぞれ対応する記
   憶領域であって、アドレス情報を含む情報が設定される
   記憶領域を有する第３の記憶手段と、 前記ストア命令の実行時には、対象データが格納されて
   いる前記第１の記憶手段内記憶領域に対応する前記第３
   の記憶手段内記憶領域に、ストア先を示すアドレス情報
   を含む情報をセットする情報セット手段と、 前記第１の記憶手段から前記第２の記憶手段へ直接デー
   タを転送するデータ転送手段と、 前記ロード命令がデコードされた際に前記第３の記憶手
   段内を参照し、ロード元を示すアドレス情報が格納され
   ている有効な記憶領域が存在するならば、当該ロード命
   令の実行に代えて、その記憶領域に対応する前記第１の
   記憶手段内記憶領域に格納されているデータを前記デー
   タ転送手段により当該ロード命令の指定する前記第２の
   記憶手段内記憶領域に転送させるデータ転送制御手段と
   を具備することを特徴とするプロセッサ。
2. 【請求項２】前記第３の記憶手段の各記憶領域に設定さ
   れる情報には、その記憶領域の内容が有効であるか否か
   を示す有効／無効情報が含まれており、 前記情報セット手段は、前記第３の記憶手段内記憶領域
   への情報セットを行う際に、その記憶領域の内容が有効
   であることを示す有効／無効情報を併せてセットすると
   共に、前記第３の記憶手段内の他の記憶領域のうち、当
   該ストア命令により指定されるストア先を示すアドレス
   情報と一致するアドレス情報が設定されている記憶領域
   の有効／無効情報を無効表示状態にし、前記第１の記憶
   手段内記憶領域の内容の書き換えを伴う命令の実行時に
   は、当該記憶領域に対応する前記第３の記憶手段内の記
   憶領域の有効／無効情報を無効表示状態にするすること
   を特徴とする請求項１記載のプロセッサ。
3. 【請求項３】第１の演算機能を有する第１の演算手段
   と、この第１の演算手段が行う演算に使用するデータを
   保持するための第１の記憶手段と、前記第１の演算手段
   にはない第２の演算機能を持つ第２の演算手段と、この
   第２の演算手段が行う演算に使用するデータを保持する
   ための第２の記憶手段とを同一チップに内蔵し、前記第
   １の記憶手段から前記第２の記憶手段へのデータ移動
   に、前記第１の記憶手段から前記チップ外部のメモリへ
   のデータストアを指示するストア命令および当該メモリ
   から前記第２の記憶手段へのデータロードを指示するロ
   ード命令からなる命令シーケンスを適用するプロセッサ
   において、 前記第１の記憶手段内の記憶領域より少数の記憶領域で
   あって、アドレス情報および前記第１の記憶手段内記憶
   領域を指すポインタ情報を含む情報が設定される複数の
   記憶領域を有する第３の記憶手段と、 前記ストア命令の実行時には、前記第３の記憶手段内の
   記憶領域を１つ選択して、当該記憶領域に、ストア先を
   示すアドレス情報および対象データが格納されている前
   記第１の記憶手段内記憶領域を指すポインタ情報を含む
   情報をセットする情報セット手段と、 前記第１の記憶手段から前記第２の記憶手段へ直接デー
   タを転送するデータ転送手段と、 前記ロード命令がデコードされた際に前記第３の記憶手
   段内を参照し、ロード元を示すアドレス情報が格納され
   ている有効な記憶領域が存在するならば、当該ロード命
   令の実行に代えて、その記憶領域に格納されているポイ
   ンタ情報の指す前記第１の記憶手段内記憶領域に格納さ
   れているデータを前記データ転送手段により当該ロード
   命令の指定する前記第２の記憶手段内記憶領域に転送さ
   せるデータ転送制御手段とを具備することを特徴とする
   プロセッサ。
4. 【請求項４】前記第３の記憶手段の各記憶領域に設定さ
   れる情報には、その記憶領域の内容が有効であるか否か
   を示す有効／無効情報が含まれており、 前記情報セット手段は、前記第３の記憶手段内記憶領域
   への情報セットを行う際に、その記憶領域の内容が有効
   であることを示す有効／無効情報を併せてセットすると
   共に、前記第３の記憶手段内の他の記憶領域のうち、当
   該ストア命令により指定されるストア先を示すアドレス
   情報と一致するアドレス情報が設定されている記憶領域
   の有効／無効情報を無効表示状態にし、前記第１の記憶
   手段内記憶領域の内容の書き換えを伴う命令の実行時に
   は、前記第３の記憶手段内のすべての記憶領域のうち、
   前記書き換えられる第１の記憶手段内記憶領域を指すポ
   インタ情報が設定されている記憶領域の有効／無効情報
   を無効表示状態にすることを特徴とする請求項３記載の
   プロセッサ。
5. 【請求項５】第１の演算機能を有する第１の演算手段
   と、この第１の演算手段が行う演算に使用するデータを
   保持するための第１の記憶手段と、前記第１の演算手段
   にはない第２の演算機能を持つ第２の演算手段と、この
   第２の演算手段が行う演算に使用するデータを保持する
   ための第２の記憶手段とを同一チップに内蔵し、前記第
   １の記憶手段から前記第２の記憶手段へのデータ移動
   に、前記第１の記憶手段から前記チップ外部のメモリへ
   のデータストアを指示するストア命令および当該メモリ
   から前記第２の記憶手段へのデータロードを指示するロ
   ード命令からなる命令シーケンスを適用するプロセッサ
   において、 前記メモリへのストアに用いられるデータおよびストア
   先を示すアドレス情報を含む情報が設定される複数の記
   憶領域を有する第３の記憶手段と、 前記ストア命令の実行のために、当該ストア命令の指定
   する前記第１の記憶手段内記憶領域に格納されているデ
   ータおよびストア先を示すアドレス情報を含む情報を前
   記第３の記憶手段内の記憶領域にセットする情報セット
   手段と、 前記第３の記憶手段から前記第２の記憶手段へ直接デー
   タを転送するデータ転送手段と、 前記第３の記憶手段内の記憶領域に格納されているデー
   タを、その記憶領域に格納されているアドレス情報の指
   定する前記メモリにストアするストア手段と、 前記ロード命令がデコードされた際に前記第３の記憶手
   段内を参照し、ロード元を示すアドレス情報が格納され
   ている有効な記憶領域が存在するならば、当該ロード命
   令の実行に代えて、その記憶領域に格納されているデー
   タを前記データ転送手段により当該ロード命令の指定す
   る前記第２の記憶手段内記憶領域に転送させるデータ転
   送制御手段とを具備することを特徴とするプロセッサ。
6. 【請求項６】前記第３の記憶手段の各記憶領域に設定さ
   れる情報には、その記憶領域の内容が有効であるか否か
   を示す有効／無効情報、およびその記憶領域に設定され
   るデータが格納されている前記第１の記憶手段内記憶領
   域を指すポインタ情報が含まれており、 前記情報セット手段は、前記ストア命令の実行のために
   当該ストア命令の指定する前記第１の記憶手段内記憶領
   域に格納されているデータおよびストア先を示すアドレ
   ス情報を前記第３の記憶手段内記憶領域にセットする際
   に、その記憶領域の内容が有効であることを示す有効／
   無効情報および当該ストア命令の指定する前記第１の記
   憶手段内記憶領域を指すポインタ情報を併せてセット
   し、前記第１の記憶手段内記憶領域の内容の書き換えを
   伴う命令の実行時には、前記第３の記憶手段内のすべて
   の記憶領域のうち、前記書き換えられる記憶領域を指す
   ポインタ情報が設定されている記憶領域の有効／無効情
   報を無効表示状態にすることを特徴とする請求項５記載
   のプロセッサ。
7. 【請求項７】前記第１の記憶手段内の記憶領域群が複数
   のグループに分けて管理され、そのうちの１つのグルー
   プ内の記憶領域だけを処理の対象とし得る方式が適用さ
   れたプロセッサであって、 前記情報セット手段は、前記処理対象となるグループを
   切り換える命令の実行時には、前記第３の記憶手段内の
   すべての記憶領域の有効／無効情報を無効表示状態にす
   ることを特徴とする請求項２、請求項４または請求項６
   に記載のプロセッサ。
8. 【請求項８】前記情報セット手段は、サブルーチンをコ
   ールする命令の実行時またはサブルーチンからリターン
   する命令の実行時には、前記第３の記憶手段内のすべて
   の記憶領域の有効／無効情報を無効表示状態にすること
   を特徴とする請求項２、請求項４、請求項６または請求
   項７に記載のプロセッサ。