JPH07262789A

JPH07262789A - サンプル・ホールド回路

Info

Publication number: JPH07262789A
Application number: JP6072896A
Authority: JP
Inventors: Yoshihiko Hori; 良彦堀
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-03-18
Filing date: 1994-03-18
Publication date: 1995-10-13
Anticipated expiration: 2013-03-18
Also published as: JP2727962B2

Abstract

(57)【要約】【目的】スイッチにおけるリーク電流と耐圧の影響を無
くし、高精度、高耐圧、良好なホールド特性、及び小さ
なフィードスルーオフセット等の特性を有し、且つ回路
規模の増大を抑止するサンプル・ホールド回路の提供。【構成】電圧を保持するためのホールドコンデンサと、
ホールドコンデンサに記憶された電圧をインピーダンス
変換して出力するバッファアンプと、入力信号とバッフ
ァアンプの出力信号とを切換える第１のスイッチと、ホ
ールドコンデンサへの入力信号の書き込み・保持を制御
する第２のスイッチと、を備え、サンプリング期間は、
第１のスイッチを入力信号側に接続すると共に第２のス
イッチを閉成し、ホールド期間は、第２のスイッチを開
放し第１のスイッチをバッファアンプ出力信号側に接続
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、サンプル・ホールド回
路に関し、特に高精度サンプル・ホールド回路に関す
る。

【０００２】

【従来の技術】図４は、従来のサンプル・ホールド回路
の概略図である。図４に示すように、従来のサンプル・
ホールド回路は、サンプリングされた信号電圧を記憶、
保持するホールドコンデンサ（６）と、入力（１）とホ
ールドコンデンサ（６）との接続、及び切り放しを行う
スイッチ（８）と、ホールドコンデンサに記憶、保持さ
れた電圧をインピーダンス変換して出力するバッファア
ンプ（７）によって構成される。

【０００３】サンプリング動作時は、スイッチ（８）を
接続してホールドコンデンサ（６）に入力信号を書き込
み、その電圧をバッファアンプ（７）を通して出力す
る。また、ホールド動作時は、スイッチ（８）を切り放
してホールドコンデンサ（６）に書き込まれた電圧を保
持し、その電圧をバッファアンプ（７）を通して出力す
る。

【０００４】図５は、図４のスイッチ（８）をＭＯＳト
ランジスタで構成した例である。スイッチ（１６）にお
いて、トランジスタＭ７はＰチャネルＭＯＳトランジス
タ、トランジスタＭ８はＮチャネルＭＯＳトランジスタ
である。ＭＯＳトランジスタ対Ｍ７，Ｍ８はＣＭＯＳ型
のパストランジスタ（「アナログスイッチ」ともいう）
を構成し、Ｍ７，Ｍ８のゲートにはサンプル・ホールド
信号（２）の互いに相補的な信号がそれぞれ入力され
る。

【０００５】この例では、サンプル・ホールド信号
（２）が“Ｈ”レベルの時はＭＯＳトランジスタＭ７と
Ｍ８が導通状態となり、ホールドコンデンサ（６）に入
力信号（１）を書き込み、その電圧をバッファアンプ
（１７）を通して出力する。

【０００６】サンプル・ホールド信号（２）が“Ｌ”レ
ベルの時はＭＯＳトランジスタＭ７とＭ８が共に遮断状
態となり、ホールドコンデンサ（６）に書き込まれた電
圧を保持し、その電圧をバッファアンプ（１７）を通し
て出力する。バッファアンプ（１７）は、高入力インピ
ーダンスの非反転増幅器であり、入力電圧が出力に等し
いボルテージフォロワで構成される。

【０００７】図６は、図４のスイッチ（８）をバイポー
ラトランジスタで構成した例である。

【０００８】図６において、スイッチ（１８）の回路
は、基本的にプッシュプル構成の１倍アンプである。よ
り詳細には、サンプル・ホールド信号（２）が“Ｈ”レ
ベルのときは、トランジスタＱ１２が遮断するため、ト
ランジスタＱ１３，Ｑ１４の共通接続されたベースに入
力される入力信号（１）の電位は、プッシュプル型エミ
ッタフォロワ構成のトランジスタＱ１５，Ｑ１６のエミ
ッタ電位と等しくなり、１倍アンプとして動作し、ホー
ルドコンデンサ（６）には入力信号（１）と同電位の電
圧が印加される。

【０００９】また、サンプル・ホールド信号（２）が
“Ｌ”レベルの時は、トランジスタＱ１２が導通状態と
なり、電源端子ＶＤＤ−抵抗Ｒ１−トランジスタＱ１２
−抵抗Ｒ２−接地の経路で電流が流れ、トランジスタＱ
１３，Ｑ１４，Ｑ１５，Ｑ１６のバイアス電流がバイパ
スされるため、トランジスタＱ１５とＱ１６が遮断し、
ホールドコンデンサ（６）の電圧が保持される。

【００１０】

【発明が解決しようとする課題】従来のサンプル・ホー
ルド回路、例えば図５の回路では、スイッチ（１６）の
開放時の抵抗が充分に高くない場合、スイッチ（１６）
を通してリーク電流が流れるため、ホールドコンデンサ
（６）に書き込んだ電圧を長時間保持することができな
い。

【００１１】また、スイッチ（１６）の開放時の抵抗
や、耐圧を高めるために大きなトランジスタで構成する
と、スイッチ（１６）が接続状態から開放状態に切り換
わる際に生ずるフィードスルーオフセットが大きくな
り、誤差電圧が増大して正確な電圧のサンプル・ホール
ドが行なえないという問題がある。

【００１２】ここでフィードスルーオフセットについて
簡単に説明する。図７（Ａ）には、説明のために、図４
のスイッチ（８）をｎチャネルＭＯＳトランジスタＭ１
で構成したサンプル・ホールド回路の構成が示されてい
る。図７（Ａ）において、ＮチャネルＭＯＳトランジス
タＭ１のゲートとソース間またはゲートとドレイン間に
は寄生容量が存在しており、このため、実際のサンプル
・ホールド回路においては、スイッチ電圧（ゲート電
圧）は、ゲート−ドレイン間の容量成分Ｃ_GDを通してホ
ールドコンデンサ（容量がＣ_H）に分圧して加わること
になる。

【００１３】図８には、図７（Ａ）のサンプル・ホール
ド回路における入力信号電圧Ｖ_INと、ＮチャネルＭＯＳ
トランジスタＭ１のゲート電圧Ｖ_Gと、ホールドコンデ
ンサＣ_Hの出力電圧Ｖ_OUTの波形図が示されている。

【００１４】ゲート電圧Ｖ_Gが“Ｈ”レベルの時、Ｎチ
ャネルＭＯＳトランジスタＭ１が導通しホールド・コン
デンサＣ_Hには入力信号電圧Ｖ_INが印加される。そし
て、ゲート電圧Ｖ_Gの“Ｈ”レベル（＝Ｖ_H）から“Ｌ”
レベル（＝Ｖ_L）への切換え時に、ゲート電圧Ｖ_Gの変化
分をΔＶ_G（＝Ｖ_H−Ｖ_L）として、図７（Ｂ）に示した
等価回路に従い、ホールドコンデンサＣ_Hの出力電圧Ｖ
_OUTは、次式（１）で与えられる電圧ΔＶ_OUTだけ変動す
ることになる。

【００１５】 ΔＶ_OUT＝ΔＶ_G×Ｃ_GD／（Ｃ_H＋Ｃ_GD） …（１）この時の電圧変動分ΔＶ_OUTをフィールドスルーオフセ
ットという。

【００１６】フィールドスルーオフセットはＭＯＳトラ
ンジスタの寄生容量によるゲート−ドレイン間の容量結
合に原因するが、例えばトランジスタの耐圧を上げるた
めに、チャネル長Ｌを大とすると、チャネル幅Ｗも大と
なり、このため、ゲートとドレイン間の寄生容量Ｃ_GDが
増加して、フィールドスルーオフセットが増大すること
になり、サンプル・ホールド回路の誤差電圧が増大す
る。

【００１７】ところで、サンプリング回路の不能化状態
時（ホールド時）におけるリーク（漏洩）電流を解決す
るために、例えば特開平２−２７８５９７号公報には、
リーク電流量を補償する電流源として、ホールドコンデ
ンサのリーク電流量と等しく設定された第２の電流源を
備え、ホールドコンデンサの充電電圧を変化しない回路
構成が提案されているが、補償用の電流量の決定等の点
で問題がある。

【００１８】また、特開平２−１０３８００号公報に
は、ホールド時間が長くなるとコンデンサからの放電に
よりホールド電圧に誤差が発生するという欠点を解消
し、ホールド時間の長短に関係なくホールド電圧を一定
に保つ構成として、ホールドコンデンサの代替として、
発振回路、アップダウンカウンタ、及びＤＡ変換器から
なるサンプル・ホールド回路が提案されている。しかし
ながら、同公報の構成は、回路規模の増大、チップサイ
ズの増大、及び高速性の点で問題があり、特に、高精度
とするにはＤＡ変換器の分解能の向上（ビット数の増
大）が必要とされ回路規模が大幅に増大する。

【００１９】そして、図６のバイポーラ素子で構成され
たサンプル・ホールド回路では、スイッチ（１８）が開
放の状態（即ちホールド動作時）において、入力（１）
の電圧と、ホールドコンデンサ（６）に充電されている
電圧との差がトランジスタＱ１３またはＱ１４のベース
−エミッタ間耐圧以上の電圧になると、トランジスタＱ
１３またはＱ１４に降伏電流が流れ、その結果トランジ
スタＱ１５またはＱ１６が作動し、ホールドコンデンサ
（６）の充電電位が変化してしまい、正確な電圧のサン
プル・ホールドができないといった問題がある。

【００２０】以上のように、従来のサンプル・ホールド
回路の問題は、図４におけるスイッチ（８）の低耐圧、
またはリークが主な原因となっている。

【００２１】したがって、本発明は、前記問題点を解消
し、サンプル・ホールド回路のスイッチにおけるリーク
電流及び耐圧の影響を無くし、高精度、高耐圧、良好な
ホールド特性、及び小さなフィードスルーオフセット等
の特性を有し、且つ回路規模及びチップサイズの増大を
抑止するサンプル・ホールド回路を提供することを目的
とする。

【００２２】

【課題を解決するための手段】前記目的を達成する為、
本発明は、入力信号を記憶、保持するホールドコンデン
サと、前記ホールドコンデンサに記憶された電圧をイン
ピーダンス変換して出力するバッファアンプと、前記入
力信号と前記バッファアンプの出力信号とを切換える第
１のスイッチと、前記第１のスイッチの出力と前記ホー
ルドコンデンサとの間の接続を制御する第２のスイッチ
と、を備え、前記第１及び第２のスイッチの制御端子に
はサンプリング動作とホールド動作の切換えを制御する
信号がそれぞれ入力され、サンプリング動作時には、前
記第１のスイッチを入力信号側に切換えると共に前記第
２のスイッチを接続状態とし前記入力信号電圧を前記ホ
ールドコンデンサに書き込み、ホールド動作時には、前
記第２のスイッチを遮断状態とし、前記第１のスイッチ
を前記バッファアンプの出力信号側に切換えるように構
成されて成るサンプル・ホールド回路を提供する。

【００２３】本発明においては、サンプリング動作から
ホールド動作に切換える際、第２のスイッチを開放して
から第１のスイッチを前記バッファアンプの出力信号側
に切換えることを特徴とする。

【００２４】また、本発明のサンプル・ホールド回路の
好ましい態様として、第１のスイッチ及び／又は第２の
スイッチはＭＯＳトランジスタから形成され、特に、好
ましくはＣＭＯＳ型パストランジスタから構成される。

【００２５】本発明のサンプル・ホールド回路の別の好
ましい態様として、第１のスイッチ及び／又は第２のス
イッチはバイポーラ素子で形成してもよい。

【００２６】さらに、本発明の好ましい態様として、２
つの入力のいずれか一方を選択して出力する切換えスイ
ッチである第１のスイッチは、２つの差動対トランジス
タと、差動対トランジスタと共に差動増幅器を構成する
出力段と、サンプル・ホールド信号に基づき２つの差動
対トランジスタのいずれか一方を作動させるスイッチン
グ要素と、を備え、２つの差動対トランジスタは出力段
を共用し、入力信号とバッファアンプの出力信号をそれ
ぞれ一の入力（非反転入力）端子に入力し差動増幅器の
出力を共に他の入力（反転入力）端子に入力する構成か
らなる。

【００２７】さらにまた、本発明の好ましい態様とし
て、第２のスイッチは、サンプル・ホールド信号に基づ
きオン／オフ状態が制御されるスイッチング要素と、増
幅器とを備え、増幅器は、スイッチング要素の一の状態
（サンプリング時に対応）において入出力間の信号伝達
経路が形成され、スイッチング要素の他の状態（ホール
ド時に対応）において出力段のトランジスタが遮断する
ように構成される。

【００２８】

【作用】本発明は、ホールド動作時において、第１のス
イッチの出力とホールドコンデンサとの間の接続を制御
する第２のスイッチを切り放し、第１のスイッチをバッ
ファアンプの出力電圧側に切換え、第２のスイッチの入
力端と出力端（ホールドコンデンサ側）の電位差をなく
すものであり、サンプル・ホールド回路の精度を向上さ
せる。なお、第１のスイッチ、第２のスイッチは以下に
説明する実施例において、スイッチ１、２にそれぞれ対
応している。

【００２９】本発明によれば、サンプリング動作からホ
ールド動作への切換え時に、第２のスイッチを開放（遮
断）してから第１のスイッチを入力信号側からバッファ
アンプの出力信号側に切換えることにより、バッファア
ンプには正帰還のループが形成されず、このため、ホー
ルドコンデンサには入力信号の正しい電圧が高精度に保
持される。

【００３０】また、本発明によれば、第２のスイッチを
ＭＯＳトランジスタ、好ましくはＣＭＯＳ型パストラン
ジスタで構成した場合、ホールド動作時において、ＣＭ
ＯＳ型パストランジスタのＰ，ＮチャネルＭＯＳトラン
ジスタはオフ状態とされ、ソースとドレイン間が同電位
とされるため、これらのトランジスタの遮断時の抵抗が
十分に高くなくてもリーク電流は流れず、従ってホール
ドコンデンサに充電された電荷が保持され、良好なホー
ルド特性が得られる。さらに第２のスイッチのＭＯＳト
ランジスタは耐圧の低い小型のものを用いることができ
るため、サンプル・ホールド回路の誤差電圧の原因であ
るフィールドスルーオフセットを縮減することができる
と共に、ホールドコンデンサの容量を小さくすることが
可能となり、回路の小型化を達成し、チップサイズを縮
減する。

【００３１】そして、本発明においては、第２のスイッ
チをバイポーラ素子で構成した場合に、ホールド動作
時、第２のスイッチの入力端と出力端が同電位であるた
め、前記従来例のように、第２のスイッチの入力段トラ
ンジスタのベース−エミッタ間電圧が耐圧を越えること
によりホールドコンデンサの充電電圧が変化するという
ようなことはなく、サンプル・ホールド回路としても耐
圧の高いものが得られる。

【００３２】

【実施例】図面を参照して、本発明を実施例に即して以
下に説明する。

【００３３】図１に、本発明に係るサンプル・ホールド
回路の構成概略図を示す。この構成は、以下に説明する
各実施例に共通である。

【００３４】図１に示すように、本発明に係るサンプル
・ホールド回路は、サンプル・ホールドすべき入力信号
を記憶、保持するホールドコンデンサ（６）と、ホール
ドコンデンサ（６）に記憶された電圧をインピーダンス
変換して出力するバッファアンプ（７）と、入力（１）
とホールドコンデンサ（６）と同電位であるバッファア
ンプ（７）の出力（３）との切換えを行なうスイッチ１
（４）と、スイッチ１（４）の出力とホールドコンデン
サ（６）の接続・切り放しを制御するスイッチ２（５）
から構成される。

【００３５】サンプル・ホールド信号（２）は、サンプ
ル・ホールド回路の動作を制御する信号であり、スイッ
チ１（４）、スイッチ２（５）の制御端子にそれぞれ接
続されている。なお、スイッチ２（５）は図４の従来の
サンプル・ホールド回路のスイッチ（８）に対応する。

【００３６】サンプリング動作はスイッチ２（５）を接
続状態にするとともに、スイッチ１（４）を入力（１）
側に切換えて行う。

【００３７】ホールド動作は、スイッチ２（５）を開放
した後に、スイッチ１（４）をバッファアンプ（７）の
出力（３）側に切り換える。このため、スイッチ２
（５）の入力端と出力端は常に同電位とされ、スイッチ
におけるリーク電流、耐圧に起因する従来のサンプル・
ホールド回路の前記問題点が解決される。

【００３８】また、サンプリング動作からホールド動作
への切換えの際、スイッチ２（５）を開放した後に、ス
イッチ１（４）を入力信号（１）側からバッファアンプ
（７）の出力信号（３）側に切換えるため、バッファア
ンプ（７）には正帰還ループが形成されず、ホールドコ
ンデンサ（６）には正しい電圧が保持される。

【００３９】

【実施例１】図２は、本発明の第１の実施例である。図
２には、図１に概略構成を示した本発明に係るサンプル
・ホールド回路の回路構成の一例が示されている。

【００４０】同図に示すように、本実施例は、スイッチ
１（９）をＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４
で構成し、スイッチ２（１０）をＭＯＳトランジスタＭ
５，Ｍ６で構成したものである。Ｍ１，Ｍ３，Ｍ５はＰ
チャネルトランジスタ、Ｍ２，Ｍ４，Ｍ６はＮチャネル
トランジスタである。ＭＯＳトランジスタ対Ｍ１とＭ
２、Ｍ３とＭ４、Ｍ５とＭ６はそれぞれＣＭＯＳ型パス
トランジスタを構成し、これらのＭＯＳトランジスタ対
のゲートにはサンプル・ホールド信号（２）の互いに相
補的な信号がそれぞれ入力される。

【００４１】バッファアンプ（１１）の出力信号（３）
は、スイッチ１（９）のＭＯＳトランジスタＭ１，Ｍ２
で構成されるパストランジスタ（「第１のパストランジ
スタ」という）の入力端に接続され、入力信号（１）は
ＭＯＳトランジスタＭ３，Ｍ４で構成されるパストラン
ジスタ（「第２のパストランジスタ」という）の入力端
に接続され、第１及び第２のパストランジスタの出力端
は第２のスイッチ（１０）の入力端に共通に接続され
る。

【００４２】サンプリングした電圧はホールドコンデン
サ（６）に記憶保持され、バッファアンプ（１１）にて
インピーダンス変換して出力される。図示の如く、バッ
ファアンプ（１１）は従来例と同様、ボルテージフォロ
ワとして構成されている。

【００４３】本実施例では、サンプル・ホールド信号
（２）が“Ｈ”レベルのとき、入力（１）の電圧をホー
ルドコンデンサ（６）に書き込み、“Ｌ”レベルのとき
ホールドコンデンサ（６）に書き込まれた電圧を保持す
る。

【００４４】より詳細には、サンプル・ホールド信号
（２）が“Ｈ”レベルのとき、即ちサンプリング動作
時、ＰチャネルＭＯＳトランジスタＭ２のゲートには
“Ｈ”レベルが印加され、インバータを介してＮチャネ
ルＭＯＳトランジスタＭ１のゲートには“Ｌ”レベルが
印加されるため、Ｍ１，Ｍ２はともに遮断状態となり、
一方、ＭＯＳトランジスタＭ３，Ｍ４，Ｍ５，Ｍ６はい
ずれも導通状態となるため、入力（１）側とホールドコ
ンデンサ（６）間が導通し、ホールドコンデンサ（６）
に入力信号（１）の電圧が書き込まれる。

【００４５】サンプル・ホールド信号（２）が“Ｌ”レ
ベルのとき、即ちホールド動作時、ＭＯＳトランジスタ
Ｍ３，Ｍ４，Ｍ５，Ｍ６が遮断状態となり、ホールドコ
ンデンサ（６）に書き込まれた電圧を保持し、一方、ス
イッチ１（９）のＭＯＳトランジスタＭ１，Ｍ２が導通
状態となるため、ＭＯＳトランジスタＭ５，Ｍ６からな
るスイッチ２（１０）の入力端は、バッファアンプ（１
１）を介してホールドコンデンサ（６）の充電電圧と同
電位となる。

【００４６】ホールド動作時において、ＭＯＳトランジ
スタＭ５，Ｍ６の入力端と出力端が同電位とされること
から、これらのＭＯＳトランジスタの遮断時の抵抗が十
分に高くなくても、ドレインからソースへリーク電流が
流れないため、ホールドコンデンサ（６）に充電された
電荷はリーク電流により放電されることがなくなり、良
好なホールド特性が得られる。また、ＭＯＳトランジス
タも耐圧の低い小型のものを用いることができる。

【００４７】そして、入力信号（１）とホールドコンデ
ンサ（６）との電圧差が大きい場合には、好ましくは、
ＭＯＳトランジスタＭ３，Ｍ４のみを高耐圧の大型トラ
ンジスタとし、ＭＯＳトランジスタＭ５，Ｍ６を小型の
トランジスタで構成する。このような構成によれば、フ
ィードスルーオフセットはＭＯＳトランジスタＭ５，Ｍ
６によって決まるため、誤差電圧の原因であるフィード
スルーオフセットを小さくした高耐圧、且つ高精度のサ
ンプル・ホールド回路が実現される。

【００４８】ＭＯＳトランジスタＭ５，Ｍ６を小型とし
た場合、ゲート−ドレイン間の寄生容量Ｃ_GDが小さくな
り、このためホールドコンデンサ（６）の容量を小さく
した場合にも、フィードスルーオフセットは大きくなら
ない。さらに、ホールド動作時におけるリーク電流が無
視できることからも、ホールドコンデンサ（６）の容量
を小さくすることが可能とされ、回路が小型化すると共
に、集積化に適し且つチップサイズを縮減する。

【００４９】

【実施例２】図３は、本発明の第２の実施例である。図
３には、図１に概略構成を示した本発明に係るサンプル
・ホールド回路の回路構成が示されている。本実施例
は、スイッチ１（１２）とスイッチ２（１３）をともに
バイポーラトランジスタで構成したものである。

【００５０】入力信号（１）とバッファアンプ（１４）
の出力信号（３）のいずれか一方を選択して出力する切
換えスイッチであるスイッチ１（１２）において、エミ
ッタが共通接続されたトランジスタＱ３とＱ４，及びＱ
５とＱ６はそれぞれ差動アンプを構成する。差動対トラ
ンジスタＱ３，Ｑ４（「第１の差動対」という）のエミ
ッタはトランジスタＱ１を介して接地され、差動対トラ
ンジスタＱ５，Ｑ６（「第２の差動対」という）のエミ
ッタはトランジスタＱ２を介して接地される。第１及び
第２の差動対トランジスタにはその定電流源となるカレ
ントミラー回路が接続されており、エミッタフォロワ出
力がスイッチ１（１２）の出力とされる。

【００５１】入力信号（１）は第１の差動対のトランジ
スタＱ３のベースに入力され、バッファアンプ（１４）
の出力信号は第２の差動対のトランジスタＱ５のベース
に入力される。スイッチ１（１２）の出力は第１及び第
２の差動対のトランジスタＱ４、Ｑ６のベースに帰還入
力される。

【００５２】サンプル・ホールド信号（２）が“Ｈ”レ
ベルのとき（即ちサンプリング動作時）、レベル変換器
（１５）を通してトランジスタＱ１が導通状態、Ｑ２が
遮断状態となり、差動対トランジスタＱ３，Ｑ４で構成
される差動アンプが作動し、スイッチ１（１２）の出力
端からは入力信号（１）と同電位の信号が出力される。

【００５３】スイッチ２（１３）においては、サンプリ
ング動作時、トランジスタＱ７は、ベースに“Ｌ”レベ
ルが供給されるため遮断状態となり、トランジスタＱ
８，Ｑ９の共通接続されたベースに入力される信号電位
は、プッシュプル型エミッタフォロワ構成のトランジス
タＱ１０，Ｑ１１のエミッタ電位と等しくなり、スイッ
チ２（１３）は１倍（利得＝１）のバッファアンプとし
て動作し、ホールドコンデンサ（６）に入力信号（１）
の電圧が書き込まれる。

【００５４】次に、サンプル・ホールド信号（２）が
“Ｌ”レベルのとき（即ちホールド動作時）、スイッチ
１（１２）において、トランジスタＱ１が遮断状態、Ｑ
２が導通状態となり、差動対トランジスタＱ５，Ｑ６で
構成される差動アンプが作動し、スイッチ１（１２）の
出力はホールドコンデンサ（６）の電位に等しいバッフ
ァアンプの出力信号（３）と同電位になる。

【００５５】スイッチ２（１３）においては、ホールド
動作時、トランジスタＱ７はベースに“Ｈ”レベルが印
加されるため導通状態となり、トランジスタＱ８，Ｑ
９，Ｑ１０，Ｑ１１のバイアス電流がトランジスタＱ７
によってバイパスされるため、トランジスタＱ１０とＱ
１１は遮断状態となり、ホールドコンデンサ（６）の電
位が保持される。

【００５６】ホールド動作時において、スイッチ２（１
３）の入力端と出力端が同電位であるため、トランジス
タＱ８，Ｑ９のベース−エミッタ間電圧が耐圧を越える
ことはなく、サンプル・ホールド回路として耐圧の高い
ものが得られる。即ち、スイッチ２（１３）の耐圧が低
くても、入力信号（１）の広い電圧範囲に対して動作可
能とされる。

【００５７】なお、本実施例において、図３のスイッチ
１（１２）の回路はＭＯＳトランジスタで構成してもよ
い。

【００５８】以上本発明を各種実施例に即して説明した
が、図２及び図３で示した第１のスイッチ、第２のスイ
ッチ、バッファアンプの各回路構成はあくまで本発明の
理解を助けるためのものであり、本発明はこれらの態様
に限定されるものではない。

【００５９】また、上記実施例では、スイッチ１、２を
ＭＯＳトランジスタとバイポーラトランジスタで構成し
たものを例に説明したが、本発明は、スイッチ１をバイ
ポーラトランジスタで、スイッチ２をＭＯＳトランジス
タでそれぞれ構成したもの、及びその逆の構成も含む。
そして、本発明に係るサンプル・ホールド回路は、例え
ば高速・高精度のサンプル・ホールド回路が要求される
ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）−
ＬＣＤ（Liquid Crystal Display；液晶表示装置）の駆
動回路であるアナログドライバ等に用いることができ
る。

【００６０】

【発明の効果】以上説明したように本発明は、従来のサ
ンプル・ホールド回路の入力に、サンプリング動作時は
入力信号側に、ホールド動作時にはホールドコンデンサ
と同電位のバッファアンプの出力信号側に切換えるスイ
ッチを設けることによって、高精度なサンプル・ホール
ド回路を実現すると共に、高耐圧、良好なホールド特
性、フィードスルーオフセットの低減、及び回路の小型
化を達成する等の効果を奏するものである。

【００６１】本発明においては、サンプリング動作から
ホールド動作に切換える際、第２のスイッチを開放して
から第１のスイッチを入力信号側からバッファアンプの
出力信号側に切換えることにより、バッファアンプには
正帰還のループが形成されず、ホールドコンデンサには
入力信号が精度よく保持される。

【００６２】また、本発明によれば、第１のスイッチの
出力のホールドコンデンサへの接続を制御する第２のス
イッチを小型のＭＯＳトランジスタで構成することが可
能とされ、サンプル・ホールド回路の誤差電圧の原因で
あるフィールドスルーオフセットを縮減すると共に、ホ
ールド時において、第２のスイッチの入力端と出力端と
が同電位とされるために、第２のスイッチにリーク電流
が流れず、ホールド特性を著しく向上させる。

【００６３】さらに、本発明によれば、第２のスイッチ
においてホールド時のリーク電流が無視できる点と、ホ
ールドコンデンサの容量を小さくしてもフィールドオフ
セットが増大しない点から、ホールドコンデンサの容量
を小さくすることが可能とされ、単に回路規模の増大を
抑止するのみならず、回路の小型化を達成すると共にチ
ップサイズの縮減に資する。

【００６４】そして、本発明によれば、第１、第２のス
イッチをバイポーラ素子で構成した場合、ホールド動作
時、第２のスイッチの入力端と出力端が同電位であるた
め、第２のスイッチの入力段トランジスタのベース−エ
ミッタ間電圧が耐圧を越えるようなことはなく、サンプ
ル・ホールド回路としても耐圧の高いものが得られる。

【図面の簡単な説明】

【図１】本発明に係るサンプル・ホールド回路の概略図
である。

【図２】本発明の第１の実施例の回路構成を示す図であ
る。

【図３】本発明の第２の実施例の回路構成を示す図であ
る。

【図４】従来のサンプル・ホールド回路の概略図であ
る。

【図５】従来例の回路構成を示す図である。

【図６】従来例の別の回路構成を示す図である。

【図７】（Ａ）サンプル・ホールド回路のスイッチを
構成するＮチャネルＭＯＳトランジスタの寄生容量を説
明する図である。（Ｂ）ゲート−ドレイン間の寄生容量を考慮した等価
回路を説明する図である。

【図８】サンプル・ホールド回路におけるパストランジ
スタの寄生容量によるフィールドスルーオフセットを説
明するための波形図である。（Ａ）サンプル・ホールド回路の入力信号電圧Ｖ_INの
波形図である。（Ｂ）図７（Ａ）のＮチャネルＭＯＳトランジスタＭ
１に供給されるゲート電圧Ｖ_Gの波形図である。（Ｃ）図７（Ａ）のホールドコンデンサの出力電圧Ｖ
_OUTの波形図である。

【符号の説明】

１入力（入力信号）２サンプル・ホールド信号３出力（出力信号）４，９，１２スイッチ１（ＳＷ１）５，１０，１３スイッチ２（ＳＷ２）６ホールドコンデンサ７バッファアンプ８，１６，１８スイッチ（ＳＷ３）１１，１４，１７，１９バッファアンプ１５レベル変換器Ｍ１，Ｍ３，Ｍ５，Ｍ７ＰチャネルＭＯＳトランジス
タＭ２，Ｍ４，Ｍ６，Ｍ８ＮチャネルＭＯＳトランジス
タＱ１〜Ｑ７，Ｑ９，Ｑ１０，Ｑ１２，Ｑ１４，Ｑ１５
ＮＰＮトランジスタＱ８，Ｑ１１，Ｑ１３，Ｑ１６ＰＮＰトランジスタ

Claims

【特許請求の範囲】

【請求項１】入力信号を記憶、保持するホールドコンデ
ンサと、前記ホールドコンデンサに記憶された電圧をイ
ンピーダンス変換して出力するバッファアンプと、前記
入力信号と前記バッファアンプの出力信号とを切換える
第１のスイッチと、前記第１のスイッチの出力と前記ホ
ールドコンデンサとの間の接続を制御する第２のスイッ
チと、を備え、前記第１及び第２のスイッチの制御端子
にはサンプリング動作とホールド動作の切換えを制御す
る信号がそれぞれ入力され、サンプリング動作時には、
前記第１のスイッチを入力信号側に切換えると共に前記
第２のスイッチを接続状態とし前記入力信号電圧を前記
ホールドコンデンサに書き込み、ホールド動作時には、
前記第２のスイッチを遮断状態とし、前記第１のスイッ
チを前記バッファアンプの出力信号側に切換えるように
構成されて成るサンプル・ホールド回路。
【請求項２】前記サンプリング動作からホールド動作に
切換える際、前記第２のスイッチを開放してから前記第
１のスイッチを前記バッファアンプの出力信号側に切換
えることを特徴とする請求項１記載のサンプル・ホール
ド回路。
【請求項３】前記第１のスイッチ及び／又は前記第２の
スイッチがＭＯＳトランジスタで構成される請求項１又
は２記載のサンプル・ホールド回路。
【請求項４】前記第１のスイッチ及び／又は前記第２の
スイッチがＣＭＯＳ型パストランジスタで構成される請
求項３記載のサンプル・ホールド回路。
【請求項５】前記第１のスイッチ及び／又は前記第２の
スイッチがバイポーラ素子で形成された請求項１又は２
記載のサンプル・ホールド回路。
【請求項６】前記第１のスイッチが、２つの差動対トラ
ンジスタと、前記差動対トランジスタと共に差動増幅器
を構成する出力段と、前記サンプル・ホールド信号に基
づき前記２つの差動対トランジスタのいずれか一方を作
動させるスイッチング要素と、を備え、前記２つの差動
対トランジスタは前記出力段を共用し、前記入力信号と
前記バッファアンプの出力信号をそれぞれ一の入力（非
反転入力）端子に入力し前記差動増幅器の出力を共に他
の入力（反転入力）端子に入力する請求項１又は２記載
のサンプル・ホールド回路。
【請求項７】前記第２のスイッチが、前記サンプル・ホ
ールド信号に基づきオン／オフ状態が制御されるスイッ
チング要素と、増幅器とを備え、前記増幅器は、前記ス
イッチング要素の一の状態（サンプリング時に対応）に
おいて入出力間の信号伝達経路が形成され、前記スイッ
チング要素の他の状態（ホールド時に対応）において出
力段のトランジスタが遮断するように構成された請求項
１又は２記載のサンプル・ホールド回路。