JPH07263295A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置

Info

Publication number
JPH07263295A
JPH07263295A JP6046294A JP4629494A JPH07263295A JP H07263295 A JPH07263295 A JP H07263295A JP 6046294 A JP6046294 A JP 6046294A JP 4629494 A JP4629494 A JP 4629494A JP H07263295 A JPH07263295 A JP H07263295A
Authority
JP
Japan
Prior art keywords
resist
atmosphere
substrate
processed
ppb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6046294A
Other languages
English (en)
Inventor
Yasunori Hatanaka
泰範 畠中
Yumiko Ikeda
裕美子 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP6046294A priority Critical patent/JPH07263295A/ja
Publication of JPH07263295A publication Critical patent/JPH07263295A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858Environment aspects, e.g. pressure of beam-path gas, temperature

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 レジスト材料の改良を行うことなく、しかも
透明カバー膜を用いることなく、化学増幅レジストを露
光して酸を発生させた後、表面部分の酸を抜け難くして
表面難溶化層を生じ難くすることができ、感度、解像
度、レジスト形状及び安定性の劣化を容易に、かつ低コ
ストで抑えることができる。 【構成】 レジスト塗布装置2内の雰囲気のアンモニア
濃度を1ppb以下にして被処理基板11上にレジスト
12を塗布する工程を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
及び半導体製造装置に係り、詳しくは、露光を行う露光
装置、並びにレジストを塗布及び現像するコータ装置等
に適用することができ、特に、化学増幅レジストにおけ
る解像度、レジスト形状及び安定性の劣化を容易に、か
つ低コストで抑えることができる半導体装置の製造方法
及び半導体製造装置に関する。
【0002】近年、半導体の高集積化が進むに連れ、パ
ターンの微細化が必要となってきている。64M DR
AMの2世代以降は、i線、g線の波長レベルでは、焦
点深度が合わなくなる等、パターン形成し難くなるた
め、KrFエキシマレーザ等の短波長の光源を用いた露
光装置と化学増幅レジストを用いたリソグラフィー技術
が有望視されている。KrFエキシマレーザ等の短波長
の光源を用いると、通常のノボラック系レジストでは光
の吸収が大きいため、より透明性が高くて感度が高く、
微細化に優れた化学増幅レジストが前述の如く注目され
ている。
【0003】ポジ型化学増幅レジストは、樹脂、酸発生
剤及び保護基からなり、露光すると酸発生剤からH
+ (酸)を発生し、その後ベークすると、H+ によって
保護基と樹脂の結合が切れて現像できるアルカリ可溶状
態になる。このように、ポジ型化学増幅レジストは、露
光時に酸を発生し、露光後にベーク(以下略PEB)を
行うことでその酸が、樹脂をアルカリに溶け難くしてい
る保護基を脱離させ、露光部分がアルカリ可溶となるた
め、その後現像処理してパターン形成を行うことができ
る。なお、酸は触媒となるため、高感度化を容易に実現
できるという特徴を有する。
【0004】しかしながら、化学増幅レジストには、所
謂表面難溶化層が生じ易いため、感度、解像度、レジス
ト形状、安定性の劣化を引き起こし易いという問題があ
る。そこで、この表面難溶化層の発生を抑えることがで
き、レジスト本来の性能を引き出して、リソグラフィー
技術の向上を図ることができる半導体装置の製造方法及
び半導体製造装置が要求されている。
【0005】
【従来の技術】通常のノボラック系レジストでは、短波
長のKrFエキシマレーザ等の光の吸収が大きいため、
より透明性が高くて感度が高く、微細化に優れた化学増
幅レジストが注目されている。ポジ型の化学増幅レジス
トは、樹脂、酸発生剤及び保護基からなり、露光すると
酸発生剤からH+ (酸)を発生し、その後ベークする
と、H+ によって保護基と樹脂の結合が切れて現像でき
るアルカリ可溶状態になる。
【0006】このように、ポジ型化学増幅レジストは、
露光時に酸を発生し、露光後にベーク(以下略PEB)
を行うことでその酸が、樹脂をアルカリに溶け難くして
いる保護基を脱離させ、露光部分がアルカリ可溶となる
ため、その後現像処理してパターン形成を行うことがで
きる。なお、酸は触媒となるため、高感度化を容易に実
現できるという特徴を有する。
【0007】
【発明が解決しようとする課題】しかしながら、上記し
た化学増幅レジストを用いた従来の半導体装置の製造方
法では、化学増幅レジストに光を当てて酸を発生させた
後、空気中に晒すと、レジストの表面部分に発生した酸
が空気中の物質と反応して表面部分から抜けて、PEB
時に反応が起こらないため、所謂表面難溶化層が生じ易
い。このため、感度、解像度、レジスト形状、安定性の
劣化を引き起こし易いという問題があった。以下、ポジ
型化学増幅レジストについて更に詳細に説明する。
【0008】一般に表面難溶化層の原因は、空気中のア
ミン系物質やアンモニア等のアルカリ性物質が、レジス
ト表面付近において、露光で発生した酸を失活させてし
まうと言われている。その結果、PEBを行った時に、
酸が抜けて樹脂と保護基が結合したものが残ったレジス
ト表面部分の表面難溶化層では、酸が抜けて失活してい
るため、樹脂から保護基が脱離する脱離反応が起こら
ず、現像処理する際、アルカリ溶液に溶け難くなってし
まう。このため、現像処理後のレジスト形状は、図5に
示す如く、基板101上に形成した化学増幅レジスト1
02表面付近が疵形状になり易く、最悪の場合は繋がっ
てしまい、内部まで現像液が入っていかずに解像しなく
なり、感度が低下するといった問題を生じていた。ま
た、露光からPEB終了までの時間(Post Exp
osure Delay、以下PEDと記す)が長くな
ればなる程表面の酸は失活していくため、これに伴い、
形成したパターン幅が不安定になる等、安定性の問題も
生じていた。これらの問題は、パターンが微細化される
程顕著になる傾向がある。なお、ネガ型化学増幅レジス
トの場合は、上部が丸くなってしまい形状の劣化が生じ
る。
【0009】そこで、上記したレジスト表面部分の酸が
抜けて表面難溶化層が生じ易いという問題を解消するた
めに、従来では、レジスト材料を改良する方法や、レジ
ストを塗布して、ベークを行った後に透明なカバー膜を
塗布し、ベークすることで空気中の有害物質を遮蔽する
方法等が行われている。しかしながら、前者のレジスト
材料を改良する方法では、かなりの時間と費用を要する
うえ、何れも解像度との引き換えになっており、現状で
は、実用できるレベルのものは知られていない。また、
後者のレジスト上に透明なカバー膜を形成する方法で
は、必然的にその分工程数が増加してスループットダウ
ンが生じ易くなったり、その分材料費が増加するうえ、
それ専用の塗布装置が必要になる等、コストが増加する
という問題を抱えている。
【0010】そこで、本発明は、レジスト材料の改良を
行うことなく、しかも透明カバー膜を用いることなく、
化学増幅レジストを露光して酸を発生させた後、表面部
分の酸を抜け難くして表面難溶化層を生じ難くすること
ができ、感度、解像度、レジスト形状及び安定性の劣化
を容易に、かつ低コストで抑えることができる半導体装
置の製造方法及び半導体製造装置を提供することを目的
とする。
【0011】
【課題を解決するための手段】請求項1記載の発明は、
被処理基板上に塗布した化学増幅レジストの表面に対ア
ルカリ難溶化層が生じない程度にアンモニア濃度を減少
せしめた雰囲気中でフォトリソグラフィー工程を実施す
ることを特徴とするものである。請求項2記載の発明
は、レジスト塗布装置内の雰囲気のアンモニア濃度を1
ppb以下にして被処理基板上にレジストを塗布する工
程を含むことを特徴とするものである。
【0012】請求項3記載の発明は、露光装置内の雰囲
気のアンモニア濃度を1ppb以下にして被処理基板上
に塗布したレジストを露光する工程を含むことを特徴と
するものである。請求項4記載の発明は、熱処理装置内
の雰囲気のアンモニア濃度を1ppb以下にして被処理
基板上の露光したレジストを熱処理する工程を含むこと
を特徴とするものである。
【0013】請求項5記載の発明は、上記請求項2及び
請求項3、又は上記請求項2及び請求項4、若しくは上
記請求項3及び請求項4、若しくは上記請求項2,3,
4を組み合わせてなることを特徴とするものである。請
求項6記載の発明は、上記請求項2乃至5記載の発明に
おいて、前記レジストを塗布した前記被処理基板を、前
記レジスト塗布装置から前記露光装置へ搬送する際は、
搬送路内の雰囲気のアンモニア濃度を1ppb以下にす
ることを特徴とするものである。
【0014】請求項7記載の発明は、上記請求項2乃至
6記載の発明において、前記被処理基板を、前記露光装
置から前記熱処理装置へ搬送する際は、搬送路内の雰囲
気のアンモニア濃度を1ppb以下にすることを特徴と
するものである。請求項8記載の発明は、被処理基板上
にレジストをレジスト塗布装置内で塗布する際、該レジ
スト塗布装置内の雰囲気のアンモニア濃度を1ppb以
下に制御する手段を有することを特徴とするものであ
る。
【0015】請求項9記載の発明は、被処理基板上に塗
布したレジストを露光装置内で露光する際、該露光装置
内の雰囲気のアンモニア濃度を1ppb以下に制御する
手段を有することを特徴とするものである。請求項10
記載の発明は、被処理基板上の露光したレジストを熱処
理装置内で熱処理する際、該熱処理装置内の雰囲気のア
ンモニア濃度を1ppb以下に制御する手段を有するこ
とを特徴とするものである。
【0016】請求項11記載の発明は、上記請求項8及
び請求項9、又は上記請求項8及び請求項10、若しく
は上記請求項9及び請求項10、若しくは上記請求項
7,8,9を組み合わせてなることを特徴とするもので
ある。請求項12記載の発明は、上記請求項8乃至11
記載の発明において、前記被処理基板を前記レジスト塗
布装置から前記露光装置へ搬送手段により搬送する際、
該搬送手段内の雰囲気のアンモニア濃度を1ppb以下
に制御する手段を有することを特徴とするものである。
【0017】請求項13記載の発明は、上記請求項8乃
至12記載の発明において、前記被処理基板を前記露光
装置から前記熱処理装置へ搬送手段により搬送する際、
該搬送手段内の雰囲気のアンモニア濃度を1ppb以下
に制御する手段を有することを特徴とするものである。
【0018】
【作用】本発明者等は、各種実験を行い鋭意検討した結
果、露光によって化学増幅レジストの表面部分に生じた
酸が雰囲気のアンモニアと反応して表面部分から抜けて
しまっていることに着目し、特に、露光工程からPEB
工程までの被処理基板の雰囲気のアンモニア濃度を1p
pb以下にして露光及びPEB処理を行ったところ、化
学増幅レジストを露光して酸を発生させた後、表面部分
にアンモニアを晒し難くすることができるため、表面部
分の酸を抜け難くして表面難溶化層を生じ難くすること
ができ、感度、解像度、レジスト形状及び安定性の劣化
を抑えることができた。しかも、レジスト材料の改良を
行わないで、かつ透明カバー膜を用いないで済ませるこ
とができるため、簡略化及び低コスト化を実現すること
ができた。
【0019】さて、被処理基板上にレジストを塗布した
後、レジスト表面に雰囲気のアンモニアが付着して、露
光によって生じた酸がレジスト表面に付着した酸と反応
してレジスト表面部分から酸が抜けてしまうという恐れ
がある。そこで、本発明においては、レジスト塗布工程
における被処理基板の雰囲気のアンモニア濃度を1pp
b以下にしてレジスト塗布処理を行うように構成すれ
ば、レジスト塗布時に、表面部分にアンモニアを晒し難
くすることができるため、上記問題を解消することがで
きる。
【0020】また、本発明においては、レジスト塗布装
置から露光装置に至る搬送系や露光装置からPEB装置
に至る搬送系内の雰囲気を上記と同様、アンモニア濃度
が1ppb以下になるように構成すれば、効果的であ
る。また、露光によって酸が発生することを考慮する
と、特に、後者の露光装置からPEB装置に至る搬送系
内の雰囲気のアンモニア濃度を1ppb以下にするのが
好ましい。
【0021】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は本発明に係る一実施例の半導体製造装置の
構成を示す概略図、図2は本発明に係る一実施例の半導
体装置の製造方法を示す図である。本実施例では、ま
ず、アンモニア除去フィルターを有するアンモニア除去
処理装置1からアンモニア濃度を1ppb以下にしたエ
アーをレジスト塗布を行うコータ装置2内に導入し、コ
ータ装置2内の雰囲気のアンモニア濃度を1ppb以下
にして、被処理基板11上に膜厚が1.0μm程度のポ
ジ型化学増幅レジスト12を塗布する(図2(a))。
次いで、コータ装置2と同様にアンモニア除去フィルタ
ーを有するアンモニア除去処理装置3によって雰囲気の
アンモニア濃度を1ppb以下にした搬送路5内にコー
タ装置2から化学増幅レジスト12を塗布した被処理基
板11を導入する。
【0022】次いで、この搬送路5を通してアンモニア
除去フィルターを有するアンモニア除去処理装置6によ
って雰囲気のアンモニア濃度を1ppb以下にした露光
装置4内に化学増幅レジスト12を塗布した被処理基板
11を導入する。次いで、アンモニア除去処理装置6に
よって露光装置4内の雰囲気のアンモニア濃度を1pp
b以下にした状態で被処理基板11上に塗布した化学増
幅レジスト12を40mJ/cm2等の露光条件で露光
する。この時、化学増幅レジスト12の露光部分には、
酸発生剤から酸が発生する。
【0023】次に、露光した被処理基板11を、アンモ
ニア除去処理装置3によって雰囲気のアンモニア濃度を
1ppb以下にした搬送路5を通してアンモニア除去処
理装置1によって雰囲気のアンモニア濃度を1ppb以
下にしたPEBを行うコータ装置2内に露光装置4から
導入する。次いで、アンモニア除去処理装置1によって
コータ装置2内の雰囲気のアンモニア濃度を1ppb以
下にした状態で100℃、1分程度のPEBを行う。こ
の時、化学増幅レジスト12の露光部分は、発生した酸
によって樹脂と保護基の結合が切れてアルカリ可溶状態
になる。そして、化学増幅レジスト12のアルカリ可溶
状態になった露光部分をTMAH水溶液等で現像処理す
ることにより、図2(b)に示すような表面難溶化層の
ないパターン形状の化学増幅レジスト12を得ることが
できる。
【0024】このように、本実施例では、レジスト塗布
工程→搬送工程→露光工程→搬送工程→PEB工程とい
う一連の工程を行う際、雰囲気のアンモニア濃度を1p
pb以下にして行ったため、化学増幅レジスト12の表
面部分にアンモニアを晒し難くすることができる。この
ため、化学増幅レジスト12を露光して発生させた酸を
アンモニアと反応させ難くすることができるので、化学
増幅レジスト12表面部分の酸を抜け難くして表面難溶
化層を生じ難くすることができ、感度、解像度、レジス
ト形状及び安定性の劣化を抑えることができる。しか
も、レジスト材料の改良を行わないで、かつ透明カバー
膜を用いないで済ませることができるため、簡略化及び
低コスト化を実現することができる。
【0025】次に、図3は本発明と比較例におけるPE
D時間に対するライン幅の安定性の評価結果を示す図で
ある。この図3から判るように、比較例の通常の雰囲気
下で作成した0.40ラインアンドスペースのもので
は、PED時間に対してライン幅の経時変化が著しく見
られ安定性が著しく劣化しているのに対し、本発明1〜
3の上記実施例と同プロセス条件で作成した0.3,
0.35,0.40μmのラインアンドスペースのもの
では、PED時間に対してライン幅の経時変化がほとん
どなく安定性の劣化がほとんどないことが判った。
【0026】なお、上記実施例では、レジスト塗布工程
からPEB工程までの一連の工程全てを行う際に雰囲気
のアンモニア濃度を1ppb以下にして行う最も好まし
い態様の場合について説明したが、本発明においては、
レジスト塗布工程、露光工程及びPEB工程のうち少な
くとも1つの工程を行う際に雰囲気のアンモニア濃度を
1ppb以下にして行うように構成してもよい。この
時、各工程間の搬送工程を行う際も雰囲気のアンモニア
濃度を1ppb以下にして行うように構成するのが好ま
しく、特に、露光工程→露光工程後の搬送工程→PEB
工程時に雰囲気のアンモニア濃度を1ppb以下にして
行うのが、露光によって化学増幅レジスト12に酸が発
生することを考慮すると好ましい。
【0027】上記実施例は、レジスト塗布とPEBの両
方をコータ装置2で行う場合を説明したが、レジスト塗
布とPEBを別々の場所で行うように装置を各々分離さ
せて構成してもよい。また、各装置間の搬送は、搬送路
5を通して行う場合を説明したが、搬送路5ではなく、
搬送用のケース内に処理した被処理基板11を収納して
搬送するようにしてもよい。なお、この時、ケース内
は、アンモニア濃度を1ppb以下にするのが好ましい
のは言うまでもない。
【0028】上記実施例では、アンモニア濃度について
記述してきたが、それは特にアンモニアが一般のフォト
工程を含むクリーンルーム内に発生源を持つため多く存
在し、かつ露光で発生した酸と反応を起こし失活させや
すいためである。しかし、クリーンルーム内にはアンモ
ニアを含む塩基性物質が存在し、アンモニア程ではない
にしろ酸と反応し失活を促す。その塩基性物質の例を図
5に示す。
【0029】この図5に示すようなアンモニアを含む塩
基性物質は、一般のアンモニア用除去フィルタ等を用い
ると、性質が似ているために同時に除去されてしまう。
そして、除去された物質とアンモニアを分離し、その物
質の同定を行なうことは困難である。しかし、上記物質
を代表した数種類では、1ppm(1ppbの1000
倍)存在しても表面難溶化層の発生は見られなかった。
ところで、クリーンルームによっては、その濃度をはる
かに越える場合もある。このような場合にも、装置内、
その搬送内においてアンモニア濃度を1ppb以下にす
ることは塩基性物質を除去することとなり、好ましい結
果となることは言うまでもない。
【0030】
【発明の効果】本発明によれば、レジスト材料の改良を
行うことなく、しかも透明カバー膜を用いることなく、
化学増幅レジストを露光して酸を発生させた後、表面部
分の酸を抜け難くして表面難溶化層を生じ難くすること
ができ、感度、解像度、レジスト形状及び安定性の劣化
を容易に、かつ低コストで抑えることができるという効
果がある。
【図面の簡単な説明】
【図1】本発明に係る一実施例の半導体製造装置の構成
を示す概略図である。
【図2】本発明に係る一実施例の半導体装置の製造方法
を示す図である。
【図3】本発明と比較例におけるPED時間に対するラ
イン幅の安定性の評価結果を示す図である。
【図4】塩基性物質の例を示す図である。
【図5】従来例の課題を示す図である。
【符号の説明】
1,3,6 アンモニア除去処理装置 2 コータ装置(レジスト塗布装置及び熱処理装置の
両方を含む) 4 露光装置 5 搬送路 11 被処理基板 12 化学増幅レジスト

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】被処理基板(11)上に塗布した化学増幅
    レジストの表面に対アルカリ難溶化層が生じない程度に
    アンモニア濃度を減少せしめた雰囲気中でフォトリソグ
    ラフィー工程を実施することを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】レジスト塗布装置(2)内の雰囲気のアン
    モニア濃度を1ppb以下にして被処理基板(11)上
    にレジスト(12)を塗布する工程を含むことを特徴と
    する半導体装置の製造方法。
  3. 【請求項3】露光装置(4)内の雰囲気のアンモニア濃
    度を1ppb以下にして被処理基板(11)上に塗布し
    たレジスト(12)を露光する工程を含むことを特徴と
    する半導体装置の製造方法。
  4. 【請求項4】熱処理装置(2)内の雰囲気のアンモニア
    濃度を1ppb以下にして被処理基板(11)上の露光
    したレジスト(12)を熱処理する工程を含むことを特
    徴とする半導体装置の製造方法。
  5. 【請求項5】上記請求項2及び請求項3、又は上記請求
    項2及び請求項4、若しくは上記請求項3及び請求項
    4、若しくは上記請求項2,3,4を組み合わせてなる
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項6】前記レジスト(12)を塗布した前記被処
    理基板(11)を、前記レジスト塗布装置(2)から前
    記露光装置(4)へ搬送する際は、搬送路(5)内の雰
    囲気のアンモニア濃度を1ppb以下にすることを特徴
    とする請求項2乃至5記載の半導体装置の製造方法。
  7. 【請求項7】前記被処理基板(11)を、前記露光装置
    (4)から前記熱処理装置(2)へ搬送する際は、前記
    搬送路(5)内の雰囲気のアンモニア濃度を1ppb以
    下にすることを特徴とする請求項2乃至6記載の半導体
    装置の製造方法。
  8. 【請求項8】被処理基板(11)上にレジスト(12)
    をレジスト塗布装置(2)内で塗布する際、該レジスト
    塗布装置(2)内の雰囲気のアンモニア濃度を1ppb
    以下に制御する手段(1)を有することを特徴とする半
    導体製造装置。
  9. 【請求項9】被処理基板(11)上に塗布したレジスト
    (12)を露光装置(4)内で露光する際、該露光装置
    (4)内の雰囲気のアンモニア濃度を1ppb以下に制
    御する手段(6)を有することを特徴とする半導体製造
    装置。
  10. 【請求項10】被処理基板(11)上の露光したレジス
    ト(12)を熱処理装置(2)内で熱処理する際、該熱
    処理装置(2)内の雰囲気のアンモニア濃度を1ppb
    以下に制御する手段を有することを特徴とする半導体製
    造装置。
  11. 【請求項11】上記請求項8及び請求項9、又は上記請
    求項8及び請求項10、若しくは上記請求項9及び請求
    項10、若しくは上記請求項7,8,9を組み合わせて
    なることを特徴とする半導体製造装置。
  12. 【請求項12】前記被処理基板(11)を前記レジスト
    塗布装置(2)から前記露光装置(4)へ搬送手段
    (5)により搬送する際、該搬送手段(5)内の雰囲気
    のアンモニア濃度を1ppb以下に制御する手段(3)
    を有することを特徴とする請求項8乃至11記載の半導
    体製造装置。
  13. 【請求項13】前記被処理基板(11)を前記露光装置
    (4)から前記熱処理装置(2)へ搬送手段(5)によ
    り搬送する際、該搬送手段(5)内の雰囲気のアンモニ
    ア濃度を1ppb以下に制御する手段(3)を有するこ
    とを特徴とする請求項8乃至12記載の半導体製造装
    置。
JP6046294A 1994-03-17 1994-03-17 半導体装置の製造方法及び半導体製造装置 Pending JPH07263295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6046294A JPH07263295A (ja) 1994-03-17 1994-03-17 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6046294A JPH07263295A (ja) 1994-03-17 1994-03-17 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JPH07263295A true JPH07263295A (ja) 1995-10-13

Family

ID=12743200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6046294A Pending JPH07263295A (ja) 1994-03-17 1994-03-17 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JPH07263295A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252274A (zh) * 2015-06-11 2016-12-21 瑞萨电子株式会社 半导体器件的制造方法
US10332795B2 (en) 2015-06-11 2019-06-25 Renesas Electronics Corporation Manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252274A (zh) * 2015-06-11 2016-12-21 瑞萨电子株式会社 半导体器件的制造方法
JP2017003824A (ja) * 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10332795B2 (en) 2015-06-11 2019-06-25 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN106252274B (zh) * 2015-06-11 2022-01-11 瑞萨电子株式会社 半导体器件的制造方法

Similar Documents

Publication Publication Date Title
JP4220423B2 (ja) レジストパターン形成方法
CN102540761B (zh) 浸润式光刻的方法及其处理系统
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
JPH11162844A (ja) パターン形成方法
JP4488890B2 (ja) レジストパターン形成方法及び半導体装置の製造方法
US8846305B2 (en) Photolithography method including dual development process
JPH07263295A (ja) 半導体装置の製造方法及び半導体製造装置
JP2006119292A (ja) レジストパターン形成方法
US7851139B2 (en) Pattern forming method
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
US8148054B2 (en) Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns
US5962196A (en) Deep ultraviolet light photoresist processing
JP4374042B2 (ja) 半導体装置の製造方法
JP3663551B2 (ja) レジスト・パターンの形成方法
US20200090927A1 (en) Mask forming method
JPH07312335A (ja) 基板搬送システムおよびこれを用いたレジスト塗布/現像装置ならびにその使用方法
JP3660280B2 (ja) 微細レジストパターンの形成方法
JP3453365B2 (ja) 写真製版によるパターン形成方法
JP3590327B2 (ja) 塗布現像処理システム
JP3725385B2 (ja) レジストパターンの形成方法
JPH1048832A (ja) レジスト・パターン形成方法
JPH06283411A (ja) 半導体基板の処理方法及び半導体装置の処理装置
US6291135B1 (en) Ionization technique to reduce defects on next generation lithography mask during exposure
JPH0684783A (ja) 半導体装置の製造方法及びそれに用いられる半導体装置の製造装置
JPH03203312A (ja) 縮小投影露光装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020917