JPH07263707A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JPH07263707A
JPH07263707A JP7034787A JP3478795A JPH07263707A JP H07263707 A JPH07263707 A JP H07263707A JP 7034787 A JP7034787 A JP 7034787A JP 3478795 A JP3478795 A JP 3478795A JP H07263707 A JPH07263707 A JP H07263707A
Authority
JP
Japan
Prior art keywords
channel
lead
dimension
gate
charge carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7034787A
Other languages
English (en)
Inventor
Tsu-Jae King
ジェイ キング ツー
Michael G Hack
ジー ハック マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH07263707A publication Critical patent/JPH07263707A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6721—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having lightly-doped extensions consisting of multiple lightly doped zones or having non-homogeneous dopant distributions, e.g. graded LDD

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 薄膜トランジスタなどの薄膜構造において漏
れ電流を少なくする。 【構成】 薄膜トランジスタ（ＴＦＴ）のチャンネル層
内で、チャンネルとそのドレインは遷移領域内の遷移の
所で接続している。チャンネルはドレインから第１の
（水平な）次元に沿って延び、かつゲートから遠い面か
らゲートに近い面まで第２の（垂直な）次元に沿って延
びている。遷移領域内の電荷キャリア濃度は漏れ電流を
減らす仕方で第２次元に沿って変化している。最大電界
の位置がゲートから引き離され、その強さが低下する
と、漏れ電流が減るからである。第２次元に沿った濃度
の変化は、ドーパントと反ドーパントを高角度注入して
ゲートの真下にドレインとチャンネル間に遷移領域を設
けることによって生み出すことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタなど
の薄膜構造に関する。
【０００２】
【従来の技術】Wu,I-W.,Lewis,A.,and Chiang,A.は、
“Effects of Solid Phase Crystallization and LDD D
oping on Leakage Current Distributions in Poly-Si
TFTs with Multiple Gate Structures, ”Digest of Ja
pan Displays,1992,pp. 455-458の中で、多結晶シリコ
ン薄膜トランジスタ（Poly-Si TFT)内の漏れ電流を減ら
すには、ドレイン接合におけるトラップ状態濃度または
電界のどちらかを減らす必要があると述べている。４５
５頁の序論は、Poly-Si TFT の場合、固体相結晶体（従
って、粒子サイズ）、ゲート・ドレイン間オフセットＬ
ＤＤ構造、および多重ゲート構造を使用して、高レベル
の漏れ電流制御を達成できることを指摘している。４５
５頁の図２（ａ）の説明は、ゲート数を増すことによる
漏れ電流の減少はドレイン領域内の電界強度が低下する
ためであると述べている。他方、種々の数のゲートにつ
いて負ゲートバイアス対漏れ電流の勾配は減少していな
い。図９は、1.0 μm のゲート・ソース／ドレイン（Ｓ
／Ｄ）間オフセットについて、ゲートオフセット領域を
持たないＴＦＴ内の漏れおよび駆動電流に対し正規化し
た、ＬＤＤ燐注入ドーズ量に対する二重ゲートＴＦＴの
オン／オフ電流を示す。軽くドープしたＳ／Ｄは、ドレ
イン電界強度を下げることによって漏れ電流を減少させ
る。
【０００３】
【発明が解決しようとする課題】薄膜トランジスタ（Ｔ
ＦＴと略す）などの薄膜構造内の漏れ電流を減らすため
に、本発明を利用することができる。能動マトリックス
液晶ディスプレイ（ＡＭＬＣＤと略す）あるいはイメー
ジセンサなどのＴＦＴの幾つかの応用はきびしい漏れ電
流要求を有する。
【０００４】予備的な実験研究により、多結晶シリコン
(Poly-Si)ＴＦＴ内の漏れ電流に影響を及ぼす２つの主
要因が明らかになった。第１の要因は、ドレインとして
作用しているチャンネルリードに近いチャンネルの領域
におけるトラップ状態の分布と濃度である。第２の要因
は、ＴＦＴが名目上オフ状態にあるときチャンネルの同
じ領域に生じる最大電界強度である。トラップ状態の濃
度が低く、また最大電界強度が低いと、生じる漏れ電流
が少ない。
【０００５】トラップ状態の分布と濃度はＴＦＴ製造時
の条件で決まる。従来のＴＦＴ製造処理方法は温度の制
約を受ける。例えば、従来のガラス基体コンパチブル処
理の場合、温度を６００℃以上にすることができない。
そのような低い温度では、低いトラップ状態濃度を得る
ことは困難である。低いトラップ状態濃度はレーザー・
アニーリングまたは高速サーマルランプ・アニーリング
などの特殊な方法を使用して得られるだけである。
【０００６】従って、ＴＦＴ内のの最大チャンネル電界
強度を下げることが重要な課題であった。もし最大チャ
ンネル電界強度を下げることができれば、漏れ電流も減
るであろう。
【０００７】また高い電界はホットキャリア効果のため
に信頼性を下げるので、単結晶デバイスにおいてはチャ
ンネル電界を下げることが課題である。短チャンネルｎ
ＭＯＳＦＥＴの最大電界強度を下げる従来の方法に、例
えば、二重拡散ドレイン（double-diffused-drain ; 以
下、ＤＤＤと略す) 構造や、軽くドープしたドレイン
（lightly-doped-drain; 以下、ＬＤＤと略す）構造が
ある。これらの構造では、ＬＤＤ領域はチャンネルと濃
くドープしたドレイン（heavily-doped-drain ;以下、
ＨＤＤと略す) 領域の間に置かれる。ＬＤＤ領域は、Ｄ
ＤＤ構造または完全に重なり合ったＬＤＤ構造のよう
に、ゲートの縁の真下に置くこともできるし、従来のＬ
ＤＤ構造のように、ゲートの縁に一直線に合わせる、す
なわち突き合わせることもできる。
【０００８】ＤＤＤ法およびＬＤＤ法をポリシリコンＴ
ＦＴに応用することは非現実的であることが判った。Ｄ
ＤＤ構造は、横方向ドーパント拡散をうまく制御できな
いことと、ゲートオーバーラップキャパシタンスが増大
するので実用的でない。またＬＤＤ構造は、軽くドープ
したポリシリコン内のドーパントの活性化をうまく制御
できないことと、駆動電流が減少するので実用的でな
い。これらの方法はドーピング制御がうまくいかないの
で、一般に、ＬＤＤ領域のオーバードーピングまたはア
ンダードーピングが生じる。それに加えて、ＡＭＬＣＤ
画素の場合など各チャンネルリードがドレインまたはソ
ースとして作用することができる対称パストランジスタ
の場合、もしＬＤＤ領域がアンダードープされれば、ソ
ースリードで駆動電流を大きく減少させるので、ＬＤＤ
法は実用的でない。逆に、もしＬＤＤ領域がオーバード
ープされれば、電界強度は減少しないので、利益がな
い。
【０００９】
【課題を解決するための手段】本発明は、第１チャンネ
ルリードと第２チャンネルリード間に延びたチャンネル
を含むチャンネル層をもつ、絶縁基体上に形成されたＴ
ＦＴに応用可能な新しい方法を発見したことに基づいて
いる。新しい方法は、漏れ電流を減らす仕方で第１チャ
ンネルリードとチャンネル間の遷移領域に電荷キャリア
を配置する。
【００１０】本発明は、第１の実施態様として、チャン
ネル層に電荷キャリアソースを有するＴＦＴを提供す
る。チャンネル層は第１および第２チャンネルリード
と、両者の間に延びたチャンネルを有する。ＴＦＴはチ
ャンネルの横に延びたゲートを有する。ＴＦＴのチャン
ネルは、第１次元に沿って第１チャンネルリードから反
対の方向に延び、かつ第２次元に沿ってゲートから遠い
面からゲートに近い面まで延びている。電荷キャリア濃
度は、もし第１チャンネルリードとチャンネル間の遷移
領域で第２次元に沿って電荷キャリア濃度が変化しなか
ったならば生じたであろう漏れ電流より、第１チャンネ
ルリードがドレインとして作用するとき生じる漏れ電流
が少なくなる仕方で、第１チャンネルリードとチャンネ
ル間の遷移領域で第２次元に沿って変化している。従っ
て本発明の新しい方法は、能動マトリックス液晶ディス
プレイやイメージセンサなどの低い漏れ電流の応用面に
ポリシリコンＴＦＴを使用することを可能にする。また
電荷キャリア濃度は、第２チャンネルリードがドレイン
として作用するとき漏れ電流を減らす仕方で、第２チャ
ンネルリードとチャンネル間の遷移領域で第２次元に沿
って変化することができる。
【００１１】本発明は、第２の実施態様として、ＴＦＴ
を含む製品を製造する方法を提供する。本方法は、絶縁
基体の上に上述のようにゲートリードとチャンネル層を
もつＴＦＴを含む回路網を作る。回路網を作る際に、本
方法は電荷キャリアソースをチャンネル層内に配置す
る。電荷キャリアソースは、電荷キャリアを第１および
第２次元に沿って変化する濃度で供給するように配置さ
れる。電荷キャリアの濃度は、もし第１チャンネルリー
ドとチャンネル間の遷移領域で第１次元に沿って電荷キ
ャリアの濃度が変化しなかったならば生じたであろう漏
れ電流より、第１チャンネルリードがトランジスタのド
レインとして作用するとき生じる漏れ電流が少なくなる
仕方で、第１チャンネルリードとチャンネル間の遷移領
域で第２次元に沿って変化している。
【００１２】本方法は、例えば、第１チャンネルリード
とチャンネル間に遷移領域を形成することができる。遷
移領域内のドーパントの濃度は、第１チャンネルリード
内よりも小さくすることができ、かつ第２次元に沿って
変化することができる。遷移領域はゲートリードの縁に
合わせることもできるが、たとえゲートリードの縁を越
えて延びていても、遷移領域は有効である。
【００１３】ある方法は、ゲートリードを形成し、次に
高い傾斜角で、ゲートリードの下の位置に達する程度の
エネルギーで粒子を注入する。注入する粒子はドーパン
トと反ドーパントを含むことがある。この方法は、ゲー
トリードの下に粒子を注入する前または後に、ゲートリ
ードで被覆されていない区域にドーパントの粒子を注入
して第１チャンネルリードを形成することができる。
【００１４】別の方法は、ゲートリードを形成し、次に
ゲートリードで被覆されていない区域に第２次元に沿っ
て変化する濃度でドーパントを注入する。この方法は次
に側壁スペーサを形成し、続いてより高濃度でドーパン
トを注入して第１チャンネルリードを形成する。その結
果、第１チャンネルリードとチャンネルの間に遷移領域
が形成される。
【００１５】新しい方法は、ｎ型ドーパントの粒子であ
る電荷キャリアソースをもつｎチャンネル構造におい
て、あるいはｐ型ドーパントの粒子である電荷キャリア
ソースをもつｐチャンネル構造において実施することが
できる。いずれの場合も、チャンネル自体はｎ型ドーパ
ントの粒子またはｐ型ドーパントの粒子で軽くドープす
ることも、あるいはドープしないこともできる。
【００１６】上に述べた新しい方法はＴＦＴ内の漏れ電
流の制御を可能にするので有益である。新しい方法の漏
れ電流を制御するために必要な領域は、従来の多重ゲー
ト法より小さい。新しい方法はチャンネルリードとチャ
ンネル間の領域に生じる電界を変化させることで漏れ電
流を制御する。もし最大電界強度の箇所がゲートリード
からより遠くに生ずれば、漏れ電流は減る。従って、新
しい方法はきびしい漏れ電流要求をもつ応用面にＴＦＴ
を使用することを可能にする。
【００１７】「遷移」はチャンネルとチャンネルリード
が出会う所で起きる。「遷移領域」はチャンネルとチャ
ンネルリード間の遷移を含む領域である。
【００１８】もしチャンネルが次元に沿って２つのチャ
ンネルリードの間に延びており、かつ電流がチャンネル
を通って一方のチャンネルリードから他方のチャンネル
リードへ流れることが可能であれば、電流はその次元に
沿ってチャンネルを通って流れる。
【００１９】もし濃度が距離で変化しないことを除き、
同じ条件のもとで生じる電界と領域内の電界とが異なっ
ていれば、距離で変化する電荷キャリアソースの濃度に
よって、領域内の電界が修正される。
【００２０】もし電荷キャリアソースによって提供され
る電荷キャリアの濃度が次元に沿って異なる位置で相違
していれば、電荷キャリアソースは次元に沿って変化す
る濃度で電荷キャリアを提供する。例えば、次元に沿っ
て定位置からの距離が増すと、電荷キャリアの濃度は増
加または減少することがある。同様に、もし電荷キャリ
アの濃度が第１および第２次元に沿って異なる位置で相
違していれば、かつ第１および第２次元がほぼ直角に交
わっていれば、電荷キャリアの濃度は第１および第２次
元に沿って変化する。
【００２１】
【実施例】図１〜図３は、本発明の一般的特徴を示す。
図１は、薄膜トランジスタ（ＴＦＴ）内のチャンネル層
の部分断面を示す。チャンネル層内の遷移領域はチャン
ネルとチャンネルリード間の遷移を含んでいる。図２
は、２つの遷移領域をもつ対称形ＴＦＴの断面を示す。
図３は、チャンネルとチャンネルリード間の遷移の所で
電荷キャリアの濃度が、次元（チャンネルがゲートリー
ドから遠い面からゲートリードに近い面へ延びている）
に沿ってどのように変化することができるかの例を示
す。
【００２２】図１は、薄膜の付着すなわちデポジション
やパターンエッチングなどの処理によって表面１２にＴ
ＦＴ１４が形成された絶縁基体１０を示す。ＴＦＴ１４
はチャンネル層１６のほかに、チャンネル層１６の上お
よび下に省略符号・・・・で示した別の層を含んでい
る。チャンネル層１６はチャンネル２０、チャンネルリ
ード２２、およびチャンネル２０とチャンネルリード２
２間の遷移を含む遷移領域２４を有する。
【００２３】チャンネル２０内の電荷キャリアはρ−の
濃度を有し、チャンネルが軽くドープされた、またはド
ープされないことを示す。他方のチャンネルリード２２
内の電荷キャリアはρ＋の濃度を有し、チャンネルリー
ドが濃くドープされたことを示す。遷移領域２４内の電
荷キャリアの濃度はρ−からρ＋へ遷移している。以
下、種々の例で明らかにするように、チャンネルとチャ
ンネルリード間の遷移は多くの形をとることができる。
【００２４】表面１２とチャンネル層１６は水平と呼ぶ
ことができる次元ｈに沿って延びている。図示のよう
に、遷移領域２４内の位置は、チャンネルリード２２と
遷移領域２４との境界と一直線に並んだ位置にある表面
１２上の原点から測定することができる。チャンネル層
の中に、遷移領域２４がチャンネルリード２２からチャ
ンネル２０へ水平な次元ｈに沿って延び、次にチャンネ
ル２０が水平な次元ｈに沿って延びている。チャンネル
２０と遷移領域２４はそれぞれ、表面１２に近い第１面
（通例、ゲートリードから遠い面）と、表面１２から遠
い第２面（通例、ゲートリードから近い面）を有する。
チャンネル２０と遷移領域２４は、垂直と呼ぶことがで
きる次元ｖに沿って、それらの第１面から第２面へ延び
ている。
【００２５】図２は、薄膜の付着すなわちデポジション
やパターンエッチングなどの処理によって表面１２にＴ
ＦＴ３２が形成された絶縁基体３０を示す。ＴＦＴ３２
はチャンネル層３４、絶縁層３６、およびゲート層３８
を含んでいる。チャンネル層３４はチャンネル４０、チ
ャンネルリード４２、４４、チャンネル４０とチャンネ
ルリード４２間の遷移を含む遷移領域４６、およびチャ
ンネル４０とチャンネルリード４４間の遷移を含む遷移
領域４８より成っている。絶縁層４６はゲート層３８内
のゲートリード５２とチャンネル層３４とを電気的に隔
離する絶縁体５０を含んでいる。
【００２６】ＴＦＴ３２の場合、チャンネル４０と一方
のチャンネルリード４２，４４（ソースとして作用す
る）間の電位差を変化させることによってチャンネル４
０をオン状態とオフ状態の間で切り替えることができる
ように、ゲートリード５２がチャンネル４０の横に延び
ている。他方のチャンネルリード４２，４４はドレイン
として作用する。そのドレインに隣接する遷移領域内の
電荷キャリア濃度のために、漏れ電流は遷移領域内の電
荷キャリアの濃度がｖ次元に沿って変化しなかった場合
に生じるであろう漏れ電流より少ない。
【００２７】図３は、遷移領域６０内の電荷キャリア濃
度を示し、遷移領域２４，４６，４８のどれかにおいて
電荷キャリア濃度がｖ次元に沿ってどのように変化する
かを明らかにしている。遷移領域６０は、その下辺が絶
縁基体の表面にあって、その左辺がチャンネルで、その
右辺がチャンネルリードで取り囲まれた長方形の断面を
有する。
【００２８】線６２，６４，６６は、電荷キャリア濃度
が遷移領域６０内でｈ次元およびｖ次元に沿ってどのよ
うに変化するかを示す。各線６２，６４，６６は等しい
電荷キャリア濃度の位置をつないでおり、線６２は比較
的高い濃度をもつ位置をつないでおり、線６４は中間濃
度の位置をつないでおり、線６６は比較的低い濃度の位
置をつないでいる。従って、電荷キャリア濃度は、ｈ次
元に沿ってチャンネルリードからの距離が増すと減少
し、またｖ次元に沿って基体からの距離が増すと減少す
る。
【００２９】線６２，６４，６６の相互接近は電荷キャ
リア濃度の比較的急な勾配を示し、遷移領域６０を２つ
のより小さい領域に分けている。線６２より下の領域の
電荷キャリア濃度はρ＋（チャンネル内の濃度とチャン
ネルリード内の濃度の中間の濃度）に近く、線６６より
上の領域の電荷キャリア濃度はρ−（ほぼチャンネルの
電荷キャリア濃度である）に近い。
【００３０】遷移領域６０に似かよった電荷キャリア濃
度をもつ遷移領域を使用して、図２に示したＴＦＴに似
かよったＴＦＴの漏れ電流を減らすことができる。チャ
ンネルリード４２がドレインであるときは、遷移領域４
６が漏れ電流を減らす作用をし、チャンネルリード４４
がドレインであるときは、遷移領域４８が漏れ電流を減
らす作用をする。図３には遷移領域６０内の電荷キャリ
ア濃度の比較的急な勾配を示したが、電荷キャリア濃度
のゆるやかな勾配も同様に漏れ電流を減らすであろう。
【００３１】ｖ次元に沿って変化する電荷キャリア濃度
は、チャンネル電位の変化をより広い領域にわたって拡
げることにより、最大電界の大きさと位置を変えて、漏
れ電流を減らすことができる。例えば、図３に示した電
荷キャリア濃度は、最大電界強度を減少させ、かつ最大
電界をゲートリードの近くから基体により近い（たぶん
線６２，６４，６６の「ひざ部」７０に近い）位置へ動
かすことができる。
【００３２】また漏れ電流は、最大電界と、オフ状態に
おいて電荷キャリア濃度が非常に高い領域との間の距離
を増すことによって減らすことができる。チャンネルと
ゲートリードが誘電体である絶縁層で隔てられた典型的
な薄膜構造においては、電荷キャリア濃度は誘電体とチ
ャンネルの境界面において非常に高い。従って、最大電
界が「ひざ部」７０のほうへ動くと、最大電界が非常に
高い電荷キャリア濃度の領域からより遠くへ動くので、
漏れ電流が減る。
【００３３】このように、図３は、漏れ電流を減らす仕
方でｖ次元に沿って変化する電荷キャリア濃度と従来の
ＬＤＤ法との重要な相違点を示す。従来のＬＤＤ法で
は、必ずｖ次元に沿って或る小さい意図しない電荷キャ
リア濃度の変化があるが、この変化が漏れ電流を減らす
という証拠はない。
【００３４】上に述べた本発明の一般的特徴を、Hack,
M.,Wu,I-W.,King,T.J., and Lewis,A.G.,“Analysis of
Leakage Currents in Poly-Silicon Thin Film Transi
stors, ”1993 International Electron Devices Meeti
ng Technical Digest,pp.385-388 に記載されている方
法に似かよった数値シミュレーション法を用いて、コン
ピュータでシミュレートした。
【００３５】図４〜図６はシミュレートした構成を示
す。図７はシミュレーションの結果を示す最大電界対ゲ
ート電圧のグラフである。
【００３６】図４に示した構成では、ゲートリード８０
が遷移領域９０の横に延びている。遷移領域９０はより
小さい領域９２，９４より成っている。領域９２内の電
荷キャリア濃度はρ−（チャンネルの電荷キャリア濃
度）に近い。領域９４内の電荷キャリア濃度はρ＋（領
域９４が接続しているドレインの電荷キャリア濃度）に
近い。
【００３７】領域９４はドレインからチャンネル層の下
面の横に延び、チャンネル層の約半分の厚さをもつ長方
形の領域である。領域９２は領域９４とゲート酸化物層
の間にドレインから延びている。領域９２，９４の構成
は「ボトム単独」構成と呼ばれる。
【００３８】図５は、より小さい領域１０２と１０４よ
り成る遷移領域１００を示す。領域１０２の電荷キャリ
ア濃度はρ−（チャンネルの電荷キャリア濃度）に近
い。領域１０４内の電荷キャリア濃度はρ＋（領域１０
４が接続しているドレインの電荷キャリア濃度）に近
い。
【００３９】領域１０４は、ドレインに面した第１辺
と、絶縁基体に面した第２辺と、第１辺の上端から絶縁
基体の表面上の点まで延びて角度αで第２辺と交わる第
３辺（斜辺）をもつ三角形の領域である。領域１０２
は、領域１０４と同じ斜辺と、領域１０４の第１辺と第
２辺に対し平行な他の二辺をもつ同様な三角形の領域で
ある。領域１０２，１０４の構成は「グレーディング」
構成と呼ばれる。
【００４０】図６は、より小さい領域１２２と１２４よ
り成る遷移領域１２０を示す。領域１２２の電荷キャリ
ア濃度はρ−（チャンネルの電荷キャリア濃度）に近
い。領域１２４内の電荷キャリア濃度はρ＋（領域１２
４が接続しているドレインの電荷キャリア濃度）に近
い。
【００４１】領域１２４は、ドレインに面した第１辺
と、ゲート酸化物層に面した第２辺と、第１辺の下端か
らゲート酸化物層の表面上の点まで延びて角度αで第２
辺と交わる第３辺（斜辺）をもつ三角形の領域である。
領域１２２は、領域１２４と同じ斜辺と、領域１２４の
第１辺と第２辺に平行な他の二辺をもつ同様な三角形の
領域である。領域１２２，１２４の構成は「逆グレーデ
ィング」構成と呼ばれる。
【００４２】図７は、「ボトム単独」構成、「グレーデ
ィング」構成、および「逆グレーディング」構成と遷移
領域のない標準的構成とを比較するシミュレーションの
結果を示す。標準的構成の場合、チャンネルは一様にド
ープされたドレインまで延びている。シミュレーション
は、厚さ 0.1μm の多結晶シリコンのチャンネル層、５
ボルトのドレインとソース間の電圧、１０20個／ｃｍ3
の濃度で一様にｎ型ドープしたドレイン、および長さが
１０μｍのチャンネルを想定した。
【００４３】図７において、縦軸はｈ次元に沿った最大
電圧Ｅx(max)（Ｖ／μｍ）を示し、横軸はゲートとソー
ス間の電圧Ｖgate（Ｖ）を示す。シミュレートした各構
成について、シミュレーションは−５、−２、および０
ボルトのＶgate値についてＥ x(max)を得た。すべてのケ
ースにおいて、Ｖgateが−５ボルトから０ボルトまで進
むと、Ｅx(max)はほぼ直線的に減少した。上から三番目
の曲線は標準的構成についての結果を示す。
【００４４】標準的構成の下の一点鎖線は、すべてのシ
ミュレートした値Ｖgateにおいて、「ボトム単独」構成
の場合、Ｅx(max)が標準的構成の場合より低いことを示
している。これは、漏れ電流が一般に指数関数的にＥ
x(max)で決まり、〔exp(−ｃ/Ｅx(max))]ρにほぼ比例
するので、漏れ電流が「ボトム単独」構成によって減少
することを示唆している。ここで、ρは漏れチャンネル
内の電荷キャリアの濃度であり、ｃは固有の定数であ
る。
【００４５】点線と、一点鎖線の横の実線はそれぞれ、
α＝４５°およびα＝７９°の「グレーディング」構成
についての結果を示す。Ｖgateの他の値において、α＝
４５°の場合、Ｅx(max)は「ボトム単独」構成の場合よ
りも大きい。α＝７９°の場合、Ｅx(max)は「ボトム単
独」構成の場合よりも小さい。これは、「ボトム単独」
構成よりもα＝７９°のほうが漏れ電流の減少が大き
く、「ボトム単独」構成よりもα＝４５°のほうが電流
の減少が少ないことを示唆している。
【００４６】最も下の太い実線ＧＲＡＤ７９／２Ｅ１８
は、α＝７９°の場合の「グレーディング」構成につい
ての結果を示す。但し、遷移領域内のｎドーパントの濃
度は２×１０18個／ｃｍ3 で、ドレインのドーピング濃
度より著しく低い。この実線は、ドレインより軽く遷移
領域をドープすることによって漏れ電流をさらに減らす
ことができることを示唆している。
【００４７】標準的構成より上の点線と実線は、それぞ
れ、α＝４５°およびα＝７９°の「逆グレーディン
グ」構成についての結果を示す。図示のように、どちら
のα値についても、Ｅx(max)は標準的構成の場合より高
く、α＝４５°のときＥx(max)の最高値が生じる。
【００４８】また、シミュレーションは、「ボトム単
独」構成と「グレーディング」構成において、遷移領域
がゲートオーバーラップキャパシタンスの著しい増加と
駆動電流の著しい減少を避けることを示した。また、こ
れらの構成は最大電界をゲートリードから遠くに動か
す。シミュレーションの結果は、漏れ電流を減らすに
は、約α＝４５°以上のグレーディング角が必要である
ことを示唆している。
【００４９】ドーパントを高い傾斜角度で注入すること
によって、上に述べた一般的特徴を実験的に実施した。
図８は、遷移領域をもつポリシリコンＴＦＴを作る際の
行為を示す。図９は、図８の行為によって作ることがで
きる第１遷移領域の断面を示す。
【００５０】図８において、ボックス１４０の行為は絶
縁基体上にチャンネル膜を付着すなわちデポジットし、
次にエッチングなどのパターニング処理を行なって、チ
ャンネル膜層内にデバイスの形状を作る。ボックス１４
０の行為は通常の方法で実施することができる。チャン
ネル膜は多結晶シリコン（Poly-Si)であってもよい。
【００５１】ボックス１４２では、ゲート誘電体層を付
着すなわちデポジットする。ゲート誘電体層はチャンネ
ル膜材料の酸化物であってもよい。次に、ボックス１４
４では、ゲート誘電体層の上にゲート材料をデポジット
し、エッチングや注入などのパターニング処理を実施し
て、チャンネル膜層の部分に適切に配置された導電性ゲ
ートリードを作る。ボックス１４２とボックス１４４の
行為は通常の方法で実施することができる。
【００５２】ボックス１４６では、ドーパントと反ドー
パントの粒子を注入してゲートリードで被覆されていな
いチャンネル膜層の区域内のゲートリードと導電性チャ
ンネルリードの縁の下のチャンネル膜層の区域に遷移領
域を生成する。この行為は多くのやり方で実施できる。
【００５３】ボックス１４６では、最初に通常の注入法
でチャンネルリードをドープし、次にアニーリングする
ことによって実施することができる。そのあとゲートリ
ードの縁の下のドレインとして作用するチャンネルリー
ドに隣接したチャンネル膜層の部分に遷移領域を生成す
ることができる。上に述べたように、遷移領域内の電荷
キャリア濃度はｖ次元に沿って変化する。
【００５４】代わりに、ボックス１４６の行為は、最初
に遷移領域を生成し、次にチャンネルリードを生成する
ことによって実施することができる。
【００５５】ボックス１４６の行為は、ドーパントおよ
び反ドーパントの両方を注入することによって、遷移領
域内のｖ次元に沿って変化する電荷キャリア濃度を生成
することができる。ボックス１４６の行為は、ゲートリ
ードの下に通常の方法で軽くドープしたドレイン（ＬＤ
Ｄ）を生成する同じ方法によって高い傾斜角度でドーパ
ントイオンを注入することができる。ボックス１４６の
行為は、さらに、図９に示すように、高い傾斜角度とよ
り低いエネルギーで反ドーパントイオンを注入して、ゲ
ートリードの近くにより低い濃度の電荷キャリアを生成
することができる。
【００５６】図９は、電荷キャリア濃度プロファイル１
９０と１９２を組み合わせて、２つの次元に沿って変化
する電荷キャリア濃度をもつ遷移領域１９４を生成する
方法を示す。プロファイル１９０は、通常のＬＤＤ領域
を生成するため使用される高い傾斜角と高いエネルギー
でドーパントイオンを注入することによって生成するこ
とができる。その結果、より高い電荷キャリア濃度ρ1
＋をもつ領域がより低い電荷キャリア濃度ρ1 −をもつ
領域よりかなり広い。プロファイル１９２は、高い傾斜
角とより低いエネルギーで反ドーパントイオンを注入す
ることによって生成することができる。その結果、より
高い電荷キャリア濃度ρ2 ＋をもつ領域がゲート酸化物
の近く、より低い電荷キャリア濃度ρ2 −をもつ領域が
基体に近い。
【００５７】遷移領域１９４内の電荷キャリア濃度は、
図４について述べた「ボトム単独」構成によく似たプロ
ファイルを有する。遷移領域１９４の場合、電荷キャリ
ア濃度はρ3 ＝（ρ1 −ρ2 ）になる。従って、より高
い電荷キャリア濃度ρ3 ＋をもつ領域はゲートリードか
ら離れた位置にあり、より低い電荷キャリア濃度ρ3−
をもつ領域はチャンネルとほぼ同じ濃度を有する。
【００５８】図９について説明した方法を実施した。ソ
ースとドレインは、燐イオン（Ｐ＋）を１×１０20個／
ｃｍ3 でｎ型にドープした。種々のウェーハ上に多くの
バリエーションを作った。標準的構成と呼ばれる第１の
バリエーションにおいては、ソースとドレインをドーピ
ングした後、チャンネル層のそれ以上のドーピングは実
施しなかった。ＬＤＤ構成と呼ばれる第２のバリエーシ
ョンにおいては、ドーパントＰ＋を２８５ keV のエネ
ルギーで、５６°の角度で、２×１０13個／ｃｍ2 のド
ース量で注入することによって、通常の一様にドープさ
れたＬＤＤ領域を得た。軽く反ドープした「ボトム」Ｌ
ＤＤ構成と呼ばれる第３のバリエーションにおいては、
最初にドーパントＰ＋を２８５ keV のエネルギーで、
５６°の角度で、２×１０13／ｃｍ2 のドース量で注入
し、次に反ドーパントホウ素イオン（Ｂ＋）を９９ keV
のエネルギーで、７２°の角度で、４×１０12個／ｃ
ｍ 2 のドース量で注入することによって、遷移領域を得
た。濃く反ドープした「ボトム」ＬＤＤ構成と呼ばれる
第４のバリエーションにおいては、最初にドーパントＰ
＋を２８５ keV のエネルギーで、５６°の角度で、２
×１０13個／ｃｍ2のドース量で注入し、次にＢ＋を９
９ keV のエネルギーで、７２°の角度で、１×１０13
／ｃｍ2 のドース量で注入して反ドーピングすることに
よって、遷移領域を得た。
【００５９】実施において、ガラス基体の上にポリシリ
コンチャンネル層を 0.1μｍの厚さに付着すなわちデポ
ジットした。チャンネル層の全面に、酸化物ゲート誘電
体を0.1μｍの厚さに被覆した。ドーパントと反ドーパ
ントをゲートリードの縁を越えて 0.3μｍだけ浸透する
程度のエネルギーで注入した。 0.3μｍまでの注入を継
続して、有効な遷移領域を生成した。
【００６０】
【表１】
【００６１】表１は、ＶDS＝１０Ｖ、チャンネル幅＝５
０μｍ、チャンネル長さ＝１０μｍで、上に述べた４つ
の構成から得られた漏れ電流の測定値をまとめたもので
ある。表１から判るように、漏れ電流の中間値と分布の
広がりは両方共標準的構成からＬＤＤ構成へ大きく減少
した、そしてさらに２つの「ボトム」ＬＤＤ構成へ漏れ
電流の中間値は著しく減少した。
【００６２】図１０は、表１の各構成について漏れ電流
の分布をより完全に示す。この図において、丸点で示す
曲線は標準のものを示し、三角点で示す曲線はＬＤＤの
ものを示し、×点で示す曲線は、表１の３番目のボトム
ＬＤＤのものを示し、四角点で示す曲線は、表１の４番
目のボトムＬＤＤのものを示す。横軸は、漏れ電流を示
し、縦軸は確率を示している。また、図１１は、エッジ
漏れ効果による寄与分を除いた代表的な構成について、
チャンネル幅で直線的に基準化した漏れ電流を示す。
【００６３】実施結果は、電荷キャリア濃度が２つの次
元に沿って変化している遷移領域が通常のＬＤＤ構成よ
りＴＦＴトランジスタの漏れ電流を有効に減らすことが
できることを証明している。それに加えて、遷移領域が
ゲートの下にあるために、チャンネル内の「オン」状態
の電流は犠牲にされず、しかも「オフ」状態の電流は増
加しない。
【００６４】図１２および図１３は、上に述べた一般的
特徴を実施するための代替方法を示す。この代替方法
は、非慣用的な処理である高角度イオン注入の必要が無
いので有用であるかも知れない。図１２は代替方法を使
用してＴＦＴを生成する際の行為を示す。図１３は代替
方法によって生成された遷移領域を示す。
【００６５】図１２に示したボックス２１０，２１２，
２１４の行為は、次に説明する側壁スペーサを見越し
て、デバイスとゲートの次元が異なることがあることを
除き、図８のボックス１４０，１４２，１４４の行為と
同じである。
【００６６】ボックス２１６の行為は、ゲートリードで
被覆されてない全区域においてチャンネル層に遷移領域
ドーパントを注入することによって、遷移領域の生成を
開始する。このドーパントは、絶縁基体から遠い領域よ
り絶縁基体に近い領域において電荷キャリア濃度が著し
く大きくなるように、十分なエネルギー注入することが
できる。ボックス２１６の注入は傾斜角をつけず、従っ
てゲートの下の区域はドープされずに残る。
【００６７】次にボックス２１８の行為は、遷移領域が
ゲートリードと側壁スペーサで被覆されるように、側壁
スペーサを生成する。側壁スペーサはドープしたシリコ
ンまたはシリコンゲルマニウムなどの導電性材料を使用
して通常の方法で生成することができる。ドレインはま
だ形成されていないが、側壁スペーサは事実上ドレイン
をゲートからオフセットさせる。
【００６８】ボックス２２０の行為は、ゲートと側壁ス
ペーサで被覆されない区域にドーパントを濃い濃度で注
入することによって、ドレインとソースの両方を含む導
電性チャンネルリードをチャンネル層内に生成する。こ
の行為は図８のボックス１４６の場合と同様に実施する
ことができる。
【００６９】図１３は、ゲート２４２を形成した後、ボ
ックス２１６の行為によってドーパントイオンを注入し
て生成したドーピング・プロファイルをもつ遷移領域２
４０を示す。遷移領域２４０をドーピングした後、ボッ
クス２１８の行為はスペーサ２４４を形成する。次に、
ボックス２２０の行為は濃いドーピングを実施し、ドー
プしないチャンネル２４６と図示プロファイルをもつ遷
移領域２４０はそのまま残すが、ドレイン２４８を導電
性にする。
【００７０】図示のように、遷移領域２４０は２つのよ
り小さい領域をもつと予想される。一方の領域内の電荷
キャリア濃度はρ−（チャンネル２４６の電荷キャリア
濃度）に近く、他方の領域内の電荷キャリア濃度はρ＋
（チャンネル２４６の電荷キャリア濃度より高いが、ド
レイン２４８の電荷キャリア濃度ほど高くない）に近
い。遷移領域２４０内の電荷キャリア濃度は、図４につ
いて説明した「ボトム単独」構成にある程度類似してい
る。
【００７１】上述の実施は薄膜トランジスタ（ＴＦＴ）
を含んでいるが、本発明は別形式の薄膜構造に同様に実
施することができる。ドレインと呼ばれるチャンネルリ
ードを持たない構造の場合は、チャンネルリードがドレ
インと同様に機能する所の近くに、遷移領域を生成する
ことができる。さらに、本発明はチャンネル層の上でな
く下にゲートを有する、あるいはチャンネルの横にゲー
トを有するＴＦＴ構造など、改造型ＴＦＴ構造において
も実施することができる。
【００７２】上述の実施はガラス基体を使用している
が、他の絶縁基体を使用することもできる。
【００７３】上述の実施はｎ型導電性である多結晶シリ
コンチャンネルを含んでいるが、他の薄膜材料を使用す
ることもでき、またｐ型導電性チャンネルを使用するこ
ともできる。
【００７４】上述の実施は燐およびホウ素ドーパントを
使用しているが、砒素などの他のドーパントを使用する
こともできる。さらに、遷移領域内に電荷を誘起させる
ことができる、遷移領域に隣接した追加リードなどの他
の形式の電荷キャリアソースを用いて、本発明を実施す
ることができるかも知れない。その場合、誘起した電荷
はリードからの距離と共にｖ次元に沿って低下するであ
ろう。
【００７５】上述の実施は高角度の傾斜注入と非傾斜注
入を使用しているが、ドーパントを導入する他の方法を
利用することもできるであろう。
【００７６】上述の実施を２つの次元に沿って変化して
いる電荷キャリア濃度の特定プロファイルについて説明
したが、本発明は多くの他のプロファイルを用いて実施
することもできるであろう。また遷移領域内のキャリア
ソース濃度は Poly-Si 内の不足濃度（約１０16個／ｃ
ｍ3 ）からチャンネルリード内の濃度までの範囲に及ぶ
ことがあろう。
【００７７】上述の実施を長さ＞厚さの遷移領域につい
て説明したが、長さと厚さは最適であると証明された寸
法に調整できるであろう。ある状況においては、長さ＜
厚さのほうが都合のよいこともある。
【００７８】上述の実施を軽くドープしたドレイン（Ｌ
ＤＤ）構造や、二重拡散ドレイン（ＤＤＤ）構造、ある
いは多重ゲート構造などの他の方法に対する代案として
説明したが、改善された結果を得るため、本発明をＬＤ
Ｄ構造、ＤＤＤ構造、あるいは多重ゲート構造と組み合
わせて使用することもできるであろう。
【００７９】図８および図１２について説明した実施に
おいて、ある程度異なる順序で操作を実行することがで
きる。例えば、チャンネルリードを図８の遷移領域の前
または後に生成することができる。
【００８０】上述の実施を長方形断面をもつ遷移領域に
ついて説明したが、遷移領域は他の適当などんな形状で
あってもよい。
【００８１】本発明は、能動型マトリックス液晶ディス
プレイやイメージセンサなどの大面積エレクトロニクス
応用を含む、多くのやり方で応用することができる。
【００８２】漏れ電流を減らす実施について本発明を説
明したが、他の目的のため本発明を実施することもでき
るであろう。
【図面の簡単な説明】
【図１】チャンネルとチャンネルリード間に遷移を含ん
でいる遷移領域をもつ薄膜トランジスタの部分断面図で
ある。
【図２】チャンネルとそれぞれのチャンネルリード間に
遷移領域をもつ薄膜トランジスタの部分断面図である。
【図３】電荷キャリアの濃度が遷移領域内でゲートリー
ドからの距離と共にどのように変化するかを等電荷キャ
リア濃度線で示した、図１および図２の遷移領域に似た
遷移領域の断面図である。
【図４】より高い電荷キャリア濃度とより低い電荷キャ
リア濃度を示すシミュレートした遷移領域の「ボトム単
独」構成を示す断面図である。
【図５】同様な「グレーデッドドーピング」すなわち
「グレーディング」構成を示す断面図である。
【図６】同様な「逆グレーデッドドーピング」すなわち
「逆グレーディング」構成を示す断面図である。
【図７】幾つかのシミュレートした遷移領域の構成につ
いて、ゲート電圧の関数として最大電界を示したグラフ
である。
【図８】高傾斜角注入で遷移領域を生成するため使用し
た方法の諸行為を示すフローチャートである。
【図９】図８の方法において、どのようにドーピングと
反ドーピングを使用して、ゲートリードからの距離と共
に変化する電荷キャリア濃度をもつ遷移領域を生成する
ことができるかを示す図である。
【図１０】試験した４つの構成について漏れ電流の分布
を示すグラフである。
【図１１】図１０の構成のうち２つについてチャンネル
幅の関数として漏れ電流を示すグラフである。
【図１２】側壁スペーサと非傾斜注入で遷移領域を生成
するため使用することができる方法の諸行為を示すフロ
ーチャートである。
【図１３】図１２の行為によって作られた遷移領域の断
面図である。
【符号の説明】
１０ 絶縁基体 １２ 表面 １４ ＴＦＴ １６ チャンネル層 ２０ チャンネル ２２ チャンネルリード ２４ 遷移領域 ３０ 絶縁基体 ３２ ＴＦＴ ３４ チャンネル層 ３６ 絶縁層 ３８ ゲート層 ４０ チャンネル ４２，４４ チャンネルリード ４６，４８ 遷移領域 ５０ 絶縁体 ５２ ゲートリード ６０ 遷移領域 ６２，６４，６６ 等電荷キャリア濃度線 ８０ ゲートリード ９０ 遷移領域 ９２，９４ より小さい領域 １００ 遷移領域 １０２，１０４ より小さい領域 １２０ 遷移領域 １２２，１２４ より小さい領域 １９０，１９２ 電荷キャリア濃度プロファイル １９４ 遷移領域 ２４０ 遷移領域 ２４２ ゲート ２４４ スペーサ ２４６ チャンネル ２４８ ドレイン
フロントページの続き (72)発明者 マイケル ジー ハック アメリカ合衆国 カリフォルニア州 94040 マウンテン ヴィュー ５ デル メディオ 400

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】絶縁基体と前記絶縁基体上の薄膜トランジ
    スタより成る製品であって、 前記薄膜トランジスタがゲートリードとチャンネル層を
    有しており、前記チャンネル層が第１および第２チャン
    ネルリードと前記第１および第２チャンネルリード間に
    延びたチャンネルを有しており、前記チャンネルと第１
    チャンネルリードが遷移領域で接続されており、前記ゲ
    ートリードはチャンネルの横に延びており、前記チャン
    ネルが第１次元に沿って第１チャンネルリードから別の
    方向に延び、かつ第２次元に沿ってゲートリードから遠
    い面からゲートリードに近い面まで延びており、前記第
    １次元と第２次元がほぼ直角であり、および前記チャン
    ネル層が第１および第２次元に沿って変化する濃度で電
    荷キャリアを提供する電荷キャリアソースを含んでお
    り、前記電荷キャリアの濃度が、もし電荷キャリアの濃
    度が第１チャンネルリードとチャンネル間の遷移領域で
    第２次元に沿って変化しなかったならば生じたであろう
    漏れ電流より、第１チャンネルリードがトランジスタの
    ドレインとして作用するとき生じる漏れ電流が少なくな
    る仕方で、第１チャンネルリードとチャンネル間の遷移
    領域で第２次元に沿って変化していることを特徴する前
    記製品。
  2. 【請求項２】絶縁基体上に回路網を作ることにより製品
    を製造する方法であって、 前記回路網が薄膜トランジスタを含んでおり、前記薄膜
    トランジスタがゲートリードとチャンネル層を有してお
    り、前記チャンネル層が第１および第２チャンネルリー
    ドと前記第１および第２チャンネルリード間に延びたチ
    ャンネルを有しており、前記チャンネルと第１チャンネ
    ルリードが遷移領域で接続されており、前記チャンネル
    が第１チャンネルリードから別の方向に第１次元に沿っ
    て延びており、前記ゲートリードがチャンネルの横に延
    びており、前記チャンネルが第２次元に沿ってゲートリ
    ードから遠い面からゲートリードに近い面まで延びて、
    前記第１次元と第２次元がほぼ直角であり、および前記
    回路網を作る行為がチャンネル層内に電荷キャリアソー
    スを配置することを含んでおり、前記電荷キャリアソー
    スが第１および第２次元に沿って変化する濃度で電荷キ
    ャリアを与えるように配置されており、前記電荷キャリ
    アの濃度が、もし電荷キャリアの濃度が第１チャンネル
    リードとチャンネル間の遷移の所で第２次元に沿って変
    化しなかったならば生じたであろう漏れ電流より、第１
    チャンネルリードがトランジスタのドレインとして作用
    するとき生じる漏れ電流が少なくなる仕方で、第１チャ
    ンネルリードとチャンネル間の遷移の所で第２次元に沿
    って変化していることを特徴する前記方法。
JP7034787A 1994-03-03 1995-02-23 薄膜トランジスタ及びその製造方法 Pending JPH07263707A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/205974 1994-03-03
US08/205,974 US5401982A (en) 1994-03-03 1994-03-03 Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions

Publications (1)

Publication Number Publication Date
JPH07263707A true JPH07263707A (ja) 1995-10-13

Family

ID=22764451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7034787A Pending JPH07263707A (ja) 1994-03-03 1995-02-23 薄膜トランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US5401982A (ja)
EP (1) EP0670604B1 (ja)
JP (1) JPH07263707A (ja)
CA (1) CA2140403C (ja)
DE (1) DE69518178T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
US5703382A (en) * 1995-11-20 1997-12-30 Xerox Corporation Array having multiple channel structures with continuously doped interchannel regions
US6083272A (en) * 1997-06-13 2000-07-04 Advanced Micro Devices, Inc. Method of adjusting currents on a semiconductor device having transistors of varying density
US5891782A (en) * 1997-08-21 1999-04-06 Sharp Microelectronics Technology, Inc. Method for fabricating an asymmetric channel doped MOS structure
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3408762B2 (ja) * 1998-12-03 2003-05-19 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
JP2000216388A (ja) * 1999-01-21 2000-08-04 Mitsubishi Electric Corp 半導体装置
US6255162B1 (en) * 1999-03-16 2001-07-03 United Microelectronics Corp. Method of gap filling
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6313489B1 (en) 1999-11-16 2001-11-06 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having a lateral drift region with a retrograde doping profile, and method of making such a device
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
DE102014116773A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2834724A1 (de) * 1978-08-08 1980-02-14 Siemens Ag Mos-feldeffekttransistoren fuer hoehere spannungen
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
JP2507567B2 (ja) * 1988-11-25 1996-06-12 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
EP0493113B1 (en) * 1990-12-28 1997-03-19 Sharp Kabushiki Kaisha A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
US5185280A (en) * 1991-01-29 1993-02-09 Texas Instruments Incorporated Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact
JP3293039B2 (ja) * 1991-10-28 2002-06-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
US5293052A (en) * 1992-03-23 1994-03-08 Harris Corporation SOT CMOS device having differentially doped body extension for providing improved backside leakage channel stop
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping

Also Published As

Publication number Publication date
US5401982A (en) 1995-03-28
EP0670604B1 (en) 2000-08-02
CA2140403A1 (en) 1995-09-04
CA2140403C (en) 1999-03-16
DE69518178D1 (de) 2000-09-07
EP0670604A2 (en) 1995-09-06
DE69518178T2 (de) 2001-01-11
EP0670604A3 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
DE102010037736B4 (de) Tunnel-Feldeffekttransistoren
US5792679A (en) Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
DE102008064728B4 (de) Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements
EP0670604B1 (en) MOS thin-film transistors with a drain offset region
DE112011103730B4 (de) Isolationsstrukturen mit anstossendem SOI-Übergang und Einheiten sowie Verfahren zur Herstellung
US5970353A (en) Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
DE102014018382B4 (de) Tunnel-Feldeffekttransistor sowie Verfahren zu dessen Herstellung
DE69505416T2 (de) Fermi-schwellenspannung-feldeffekttransistor in einer geformten wanne und verfahren zur herstellung
KR960026938A (ko) 피(p)형 금속 산화물 반도체 전계효과 트랜지스터(PMOSFET) 반도체장치와 그의 제조방법 및 상보형 금속 산화물 반도체(CMOS) 장치
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
JPH0325950B2 (ja)
US8993424B2 (en) Method for forming a semiconductor transistor device with optimized dopant profile
CN103779414B (zh) 半导体装置及半导体装置的制造方法
JPH0778998A (ja) 薄膜トランジスタを具える電子デバイスの製造方法
CN1716617A (zh) 半导体装置及其制造方法
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
US7888223B2 (en) Method for fabricating P-channel field-effect transistor (FET)
DE112018005441T5 (de) Verringerung eines Reihenwiderstands zwischen Source- und/oder Drain-Zonen und einer Kanalzone
CN100459076C (zh) 改善体接触绝缘体上硅(soi)场效应晶体管的方法
KR100556350B1 (ko) 반도체 소자 및 그 제조방법
EP1772906A1 (de) Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors
CN101286527A (zh) 具有双离子注入的pmos结构及其方法
JP3274038B2 (ja) 半導体装置
JP2003347313A (ja) 薄膜トランジスターとその製造方法
KR930022603A (ko) 수직찬넬 mosfet 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070213