JPH07263741A - 薄膜フォトトランジスタ - Google Patents
薄膜フォトトランジスタInfo
- Publication number
- JPH07263741A JPH07263741A JP6048693A JP4869394A JPH07263741A JP H07263741 A JPH07263741 A JP H07263741A JP 6048693 A JP6048693 A JP 6048693A JP 4869394 A JP4869394 A JP 4869394A JP H07263741 A JPH07263741 A JP H07263741A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- phototransistor
- gate electrode
- voltage
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 36
- 239000010408 film Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000005684 electric field Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 description 4
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000036211 photosensitivity Effects 0.000 description 4
- 241000283986 Lepus Species 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴフォトトランジスタに係り、特にダブ
ルゲートのポリシリコン型の構成にすることにより高感
度のＴＦＴフォトトランジスタを提供すること。 【構成】 薄膜トランジスタのソース領域７とドレイン
領域８の間に光照射される活性層を設けた薄膜フォトト
ランジスタにおいて、その活性層４をポリシリコン型で
構成し、またこのポリシリコン型の活性層４を２つのゲ
ート電極２、６の間に配置する。
ルゲートのポリシリコン型の構成にすることにより高感
度のＴＦＴフォトトランジスタを提供すること。 【構成】 薄膜トランジスタのソース領域７とドレイン
領域８の間に光照射される活性層を設けた薄膜フォトト
ランジスタにおいて、その活性層４をポリシリコン型で
構成し、またこのポリシリコン型の活性層４を２つのゲ
ート電極２、６の間に配置する。
Description
【０００１】
【産業上の利用分野】本発明はＴＦＴフォトトランジス
タに係り、特に高感度のダブルゲートのポリシリコン型
フォトトランジスタに関する。
タに係り、特に高感度のダブルゲートのポリシリコン型
フォトトランジスタに関する。
【０００２】
【従来の技術】１つの半導体薄膜層に２つのゲート電極
を設けたダブルゲート型のＴＦＴについては特開昭６０
−５８６７６号公報に記載されている。これは液晶用の
薄膜トランジスタのオフ電流、つまりリーク電流を抑制
するためのものであり、半導体薄膜層の上下に設けた２
つのゲート電極のうち、バック電極を用いてリーク電流
を抑制するように構成したものである。
を設けたダブルゲート型のＴＦＴについては特開昭６０
−５８６７６号公報に記載されている。これは液晶用の
薄膜トランジスタのオフ電流、つまりリーク電流を抑制
するためのものであり、半導体薄膜層の上下に設けた２
つのゲート電極のうち、バック電極を用いてリーク電流
を抑制するように構成したものである。
【０００３】またダブルゲート型のＴＦＴフォトトラン
ジスタについてはテレビジョン学会技術報告（ＩＴＥ
Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ．１８，Ｎ
ｏ．４，ｐｐ．１９〜２４，１９９４年１月２１日発
表）に記載されている。
ジスタについてはテレビジョン学会技術報告（ＩＴＥ
Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ．１８，Ｎ
ｏ．４，ｐｐ．１９〜２４，１９９４年１月２１日発
表）に記載されている。
【０００４】
【発明が解決しようとする課題】従来のＴＦＴフォトト
ランジスタよりも高感度の光感度が得られ、中間階調を
得られ易く、しかもＴＦＴを使用した画像読み取り回路
の差動方式におけるペア性の特性の同一性の幅を広くす
るＴＦＴフォトトランジスタが強く要望されている。
ランジスタよりも高感度の光感度が得られ、中間階調を
得られ易く、しかもＴＦＴを使用した画像読み取り回路
の差動方式におけるペア性の特性の同一性の幅を広くす
るＴＦＴフォトトランジスタが強く要望されている。
【０００５】本発明の目的は、前記の要望を可能とする
高光感度のＴＦＴフォトトランジスタを提供することで
ある。
高光感度のＴＦＴフォトトランジスタを提供することで
ある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１に示す如く、例えばＳｉ単結晶基
板１上に後部ゲート電極２を設け、その上に後部ゲート
絶縁膜３を形成する。この後部ゲート絶縁膜３上にポリ
シリコンよりなるソース領域７、活性シリコン層４、ド
レイン領域８を形成する。そしてこの活性シリコン層４
の上に前部ゲート絶縁膜５を形成し、その上に前部ゲー
ト電極６を設ける。この場合活性層４の厚みは５００Å
以下にする。そして層間絶縁層９、電極１０、１０を設
けて、ＴＦＴフォトトランジスタを構成する。なお光は
図１における上方より照射され、これに応じてソース領
域７とドレイン領域８間に電流が流れる。
め、本発明では、図１に示す如く、例えばＳｉ単結晶基
板１上に後部ゲート電極２を設け、その上に後部ゲート
絶縁膜３を形成する。この後部ゲート絶縁膜３上にポリ
シリコンよりなるソース領域７、活性シリコン層４、ド
レイン領域８を形成する。そしてこの活性シリコン層４
の上に前部ゲート絶縁膜５を形成し、その上に前部ゲー
ト電極６を設ける。この場合活性層４の厚みは５００Å
以下にする。そして層間絶縁層９、電極１０、１０を設
けて、ＴＦＴフォトトランジスタを構成する。なお光は
図１における上方より照射され、これに応じてソース領
域７とドレイン領域８間に電流が流れる。
【０００７】
【作用】本発明では、前部ゲート電極６と後部ゲート電
極２に印加する電極の極性を反対にする。
極２に印加する電極の極性を反対にする。
【０００８】例えば活性層４がＮチャンネルの場合、前
部ゲート電極６には正電圧を印加するが、後部ゲート電
極２には負電圧を印加する。逆に活性層がＰチャンネル
の場合、前部ゲート電極６には負電圧を印加し、後部ゲ
ート電極２には正電圧を印加する。このように構成する
ことにより非常に感度のよい薄膜フォトトランジスタを
得ることができる。
部ゲート電極６には正電圧を印加するが、後部ゲート電
極２には負電圧を印加する。逆に活性層がＰチャンネル
の場合、前部ゲート電極６には負電圧を印加し、後部ゲ
ート電極２には正電圧を印加する。このように構成する
ことにより非常に感度のよい薄膜フォトトランジスタを
得ることができる。
【０００９】
【実施例】本発明の一実施例構成を図１〜図７にもとづ
き説明する。図１は本発明の一実施例構成図、図２は本
発明の薄膜フォトトランジスタの製造工程説明図（その
１）、図３は本発明の薄膜フォトトランジスタの製造工
程説明図（その２）、図４は本発明のＮチャンネル薄膜
フォトトランジスタのゲート電圧依存特性図、図５は本
発明のＰチャンネル薄膜フォトトランジスタのゲート電
圧依存特性図、図６は本発明のＮチャンネル薄膜フォト
トランジスタの活性シリコン層の厚みと電流値との特性
図、図７はダブルゲート型の薄膜フォトトランジスタの
エネルギーバンド図を示す。
き説明する。図１は本発明の一実施例構成図、図２は本
発明の薄膜フォトトランジスタの製造工程説明図（その
１）、図３は本発明の薄膜フォトトランジスタの製造工
程説明図（その２）、図４は本発明のＮチャンネル薄膜
フォトトランジスタのゲート電圧依存特性図、図５は本
発明のＰチャンネル薄膜フォトトランジスタのゲート電
圧依存特性図、図６は本発明のＮチャンネル薄膜フォト
トランジスタの活性シリコン層の厚みと電流値との特性
図、図７はダブルゲート型の薄膜フォトトランジスタの
エネルギーバンド図を示す。
【００１０】図１において、１はＳｉ単結晶基板の如き
絶縁膜、２は後部ゲート電極、３は後部ゲート絶縁膜、
４は活性シリコン層、５は前部ゲート絶縁膜、６は前部
ゲート電極、７はソース領域、８はドレイン領域、９は
層間絶縁層、１０、１０は電極である。なお前記絶縁膜
１の代わりにガラス基板や石英板、アルミナ板の如き絶
縁基板を使用してもよい。この場合ガラス基板やアルミ
ナ板を使用したとき、その上に薄くＳｉＯ2 膜を成膜す
ることが望ましい。またＳｉ単結晶基板を使用したと
き、表面にＳｉＯ2 を成膜してもよい。
絶縁膜、２は後部ゲート電極、３は後部ゲート絶縁膜、
４は活性シリコン層、５は前部ゲート絶縁膜、６は前部
ゲート電極、７はソース領域、８はドレイン領域、９は
層間絶縁層、１０、１０は電極である。なお前記絶縁膜
１の代わりにガラス基板や石英板、アルミナ板の如き絶
縁基板を使用してもよい。この場合ガラス基板やアルミ
ナ板を使用したとき、その上に薄くＳｉＯ2 膜を成膜す
ることが望ましい。またＳｉ単結晶基板を使用したと
き、表面にＳｉＯ2 を成膜してもよい。
【００１１】図２及び図３により本発明のダブルゲート
型の薄膜フォトトランジスタの製造工程を説明する。 (1) まずＳｉ単結晶基板からなる絶縁膜１上にＰドープ
のポリシリコンまたはＢドープのポリシリコンからなる
ポリシリコン層２′を約１０００Å成膜する（図２
（Ａ）参照）。
型の薄膜フォトトランジスタの製造工程を説明する。 (1) まずＳｉ単結晶基板からなる絶縁膜１上にＰドープ
のポリシリコンまたはＢドープのポリシリコンからなる
ポリシリコン層２′を約１０００Å成膜する（図２
（Ａ）参照）。
【００１２】このとき例えばＰドープの成膜条件は以下
の通りである。 ＳｉＨ4 ガス １０〜５０ＳＣＣＭ ５％ ＰＨ3 ／Ｈ2 ガス ５〜２０ＳＣＣＭ 圧力 ０．１〜１Ｔｏｒｒ 温度 ６００〜６５０℃ (2) 次に前記（１）により成膜したポリシリコン層２′
をパターニングして後部ゲート電極２を形成する（図２
（Ｂ）参照）。
の通りである。 ＳｉＨ4 ガス １０〜５０ＳＣＣＭ ５％ ＰＨ3 ／Ｈ2 ガス ５〜２０ＳＣＣＭ 圧力 ０．１〜１Ｔｏｒｒ 温度 ６００〜６５０℃ (2) 次に前記（１）により成膜したポリシリコン層２′
をパターニングして後部ゲート電極２を形成する（図２
（Ｂ）参照）。
【００１３】(3) それから、ＳｉＯ2 からなる後部ゲー
ト絶縁膜３を約１００〜１０００Åの厚さで形成する。
この場合、望ましくは薄い方が電界を大きく印加できる
ので良い（図２（Ｃ）参照）。
ト絶縁膜３を約１００〜１０００Åの厚さで形成する。
この場合、望ましくは薄い方が電界を大きく印加できる
ので良い（図２（Ｃ）参照）。
【００１４】このときの成膜条件は以下の通りである。 ＴＥＯＳ（テトラエトキシシラン）ガス １０〜５０ＳＣＣＭ Ｏ2 ５００ＳＣＣＭ 圧力 ０．５〜１．０Ｔｏｒｒ 温度 ７５０℃ (4) この上にアモルファスシリコン膜２１を約１５００
Å成膜し、それから固相成長してポリシリコンの活性シ
リコン層を得るためアニールする（図２（Ｄ）参照）。
Å成膜し、それから固相成長してポリシリコンの活性シ
リコン層を得るためアニールする（図２（Ｄ）参照）。
【００１５】このときの成膜条件は下記の通りである。 Ｓｉ2 Ｈ6 ガス １００〜５００ＳＣＣＭ Ｈｅ ５００ＳＣＣＭ 圧力 ０．５〜１．０Ｔｏｒｒ 温度 ７５０℃ またアモルファスシリコン膜２１を固相成長してポリシ
リコン化させるためのアニール条件は下記の通りであ
る。
リコン化させるためのアニール条件は下記の通りであ
る。
【００１６】 Ｎ2 １ＳＬＭ 温度 ６００℃ 処理時間 ８〜４８ｈｒ (5) 前記ポリシリコン化したシリコン膜をパターニング
してポリシリコン膜２１′、２１′を形成する（図２
（Ｅ）参照）。
してポリシリコン膜２１′、２１′を形成する（図２
（Ｅ）参照）。
【００１７】(6) 前記（５）により形成したポリシリコ
ン膜２１′、２１′を熱酸化して、ＳｉＯ2 からなる前
部ゲート絶縁膜５を約１０００Åの厚さで形成する（図
２（Ｆ）参照）。なおこの図２（Ｆ）に示したポリシリ
コン膜２１′、２１′が後述する如く、ソース領域、活
性シリコン層、ドレイン領域となる。
ン膜２１′、２１′を熱酸化して、ＳｉＯ2 からなる前
部ゲート絶縁膜５を約１０００Åの厚さで形成する（図
２（Ｆ）参照）。なおこの図２（Ｆ）に示したポリシリ
コン膜２１′、２１′が後述する如く、ソース領域、活
性シリコン層、ドレイン領域となる。
【００１８】このときの成膜条件は下記の通りである。 Ｏ2 ２．７ＳＬＭ 温度 １０００℃ 処理時間 １５０ｍｉｎ (7) この前部ゲート絶縁膜５の上に前部ゲート電極用の
Ｐドープしたポリシリコン２２を約１０００Å形成する
（図２（Ｇ）参照）。
Ｐドープしたポリシリコン２２を約１０００Å形成する
（図２（Ｇ）参照）。
【００１９】このときの成膜条件は下記の通りである。 ＳｉＨ4 ガス １０〜５０ＳＣＣＭ ５％ ＰＨ3 ／Ｈ2 ガス ５〜２０ＳＣＣＭ 圧力 ０．１〜０．５Ｔｏｒｒ 温度 ６００〜６５０℃ (8) 前記（７）により形成した前部ゲート電極用のポリ
シリコン２２をパターニングして前部ゲート電極６、６
を形成する（図２（Ｈ）参照）。
シリコン２２をパターニングして前部ゲート電極６、６
を形成する（図２（Ｈ）参照）。
【００２０】(9) このように前部ゲート電極６、６を形
成した後、ポリシリコン膜２１′、２１′をソース領域
７、ドレイン領域８及び活性シリコン層４に形成するた
め、ドーピング法で処理する。活性シリコン層４をＮチ
ャンネルで形成する場合、例えばＰを注入する（図３
（Ａ）参照）。
成した後、ポリシリコン膜２１′、２１′をソース領域
７、ドレイン領域８及び活性シリコン層４に形成するた
め、ドーピング法で処理する。活性シリコン層４をＮチ
ャンネルで形成する場合、例えばＰを注入する（図３
（Ａ）参照）。
【００２１】(10)また活性シリコン層４をＰチャンネル
で形成する場合、例えばＢを注入する。この場合、一方
の活性シリコン層４をＮチャンネルで形成し、一方の活
性シリコン層４をＰチャンネルで形成する場合、レジス
ト２３でＮチャンネル側をマスクして、Ｂを注入すれば
よい（図３（Ｂ）参照）。
で形成する場合、例えばＢを注入する。この場合、一方
の活性シリコン層４をＮチャンネルで形成し、一方の活
性シリコン層４をＰチャンネルで形成する場合、レジス
ト２３でＮチャンネル側をマスクして、Ｂを注入すれば
よい（図３（Ｂ）参照）。
【００２２】(11)これらの注入後、約６００℃、１２時
間熱処理し、活性化を行う。 (12)それからＳｉＯ2 からなる層間絶縁層９を約４００
０Å形成する（図３（Ｃ）参照）。
間熱処理し、活性化を行う。 (12)それからＳｉＯ2 からなる層間絶縁層９を約４００
０Å形成する（図３（Ｃ）参照）。
【００２３】このときの成膜条件は以下の通りである。 ＴＥＯＳガス １０〜５０ＳＣＣＭ Ｏ2 ５００ＳＣＣＭ パワー ５０〜３００Ｗ 圧力 ０．５Ｔｏｒｒ 温度 ４００℃ (13)この層間絶縁層９にソース領域、ドレイン領域に配
線するための穴２４をあける（図３（Ｄ）参照）。
線するための穴２４をあける（図３（Ｄ）参照）。
【００２４】(14)それから電極金属となるアルミニウム
２５を蒸着する（図３（Ｅ）参照）。 (15)このアルミニウム２５をパターニングしてソース領
域７、ドレイン領域８の電極１０、１０を形成し、配線
をして、ダブルゲート型のポリシリコンＴＦＴフォトト
ランジスタを得る（図３（Ｆ）参照）。
２５を蒸着する（図３（Ｅ）参照）。 (15)このアルミニウム２５をパターニングしてソース領
域７、ドレイン領域８の電極１０、１０を形成し、配線
をして、ダブルゲート型のポリシリコンＴＦＴフォトト
ランジスタを得る（図３（Ｆ）参照）。
【００２５】前記のようにして得られた本発明の薄膜フ
ォトトランジスタの動作特性について説明する。図４
は、活性シリコン層をＮチャンネルとし、後部ゲート電
極２に正〜負の電圧を印加した場合の、光照射した場合
（Ｐｈｏｔｏ）と、光照射しない場合（Ｄａｒｋ）の閾
値電圧つまり前部ゲート電圧に印加すべき正の閾値電圧
の大きさを示したものである。この図で丸印は光照射し
ない場合、三角印は光照射した場合の値を示す。
ォトトランジスタの動作特性について説明する。図４
は、活性シリコン層をＮチャンネルとし、後部ゲート電
極２に正〜負の電圧を印加した場合の、光照射した場合
（Ｐｈｏｔｏ）と、光照射しない場合（Ｄａｒｋ）の閾
値電圧つまり前部ゲート電圧に印加すべき正の閾値電圧
の大きさを示したものである。この図で丸印は光照射し
ない場合、三角印は光照射した場合の値を示す。
【００２６】図４より明らかな如く、後部ゲート電極に
正の電圧を印加した場合、両者の特性は同一である。し
かし後部ゲート電極に負の電圧を印加した場合、光照射
した方（Ｐｈｏｔｏ）が光照射しない場合（Ｄａｒｋ）
よりも閾値電圧が小さいことがわかる。つまり前部ゲー
ト電極に印加すべき電圧が小さい状態でＴＦＴフォトト
ランジスタが導通状態になることがわかる。
正の電圧を印加した場合、両者の特性は同一である。し
かし後部ゲート電極に負の電圧を印加した場合、光照射
した方（Ｐｈｏｔｏ）が光照射しない場合（Ｄａｒｋ）
よりも閾値電圧が小さいことがわかる。つまり前部ゲー
ト電極に印加すべき電圧が小さい状態でＴＦＴフォトト
ランジスタが導通状態になることがわかる。
【００２７】また図５では、活性シリコン層がＰチャン
ネルの場合、前部ゲート電極に印加すべき負電圧は、後
部ゲート電極に正の電圧を印加した場合に、光照射状態
（Ｐｈｏｔｏ）の方が光照射でない場合（Ｄａｒｋ）よ
りも小さな閾値電圧で導通状態になることがわかる。
ネルの場合、前部ゲート電極に印加すべき負電圧は、後
部ゲート電極に正の電圧を印加した場合に、光照射状態
（Ｐｈｏｔｏ）の方が光照射でない場合（Ｄａｒｋ）よ
りも小さな閾値電圧で導通状態になることがわかる。
【００２８】このように本発明のダブルゲート型の薄膜
フォトトランジスタでは、前部ゲート電極と後部ゲート
電極に印加すべき電界が反対極性であることがよい。図
６は、本発明の薄膜フォトトランジスタにおいて、活性
シリコン層の厚みと電流値との関係を示したものであ
り、横軸は活性シリコン層の厚みを示し、縦軸は光照射
状態（Ｐｈｏｔｏ）のドレイン電流値と、光照射しない
状態（Ｄａｒｋ）のドレイン電流との差の値を示してい
る。この例では活性シリコン層はＮチャンネルでありソ
ース・ドレイン電圧は１．５Ｖ、前部ゲート電極に印加
した電圧ＶG ＝５Ｖのとき、後部ゲート電極に印加した
電圧が−１５Ｖのときの値が丸印で、−１０Ｖのときの
値が×印で示されている。
フォトトランジスタでは、前部ゲート電極と後部ゲート
電極に印加すべき電界が反対極性であることがよい。図
６は、本発明の薄膜フォトトランジスタにおいて、活性
シリコン層の厚みと電流値との関係を示したものであ
り、横軸は活性シリコン層の厚みを示し、縦軸は光照射
状態（Ｐｈｏｔｏ）のドレイン電流値と、光照射しない
状態（Ｄａｒｋ）のドレイン電流との差の値を示してい
る。この例では活性シリコン層はＮチャンネルでありソ
ース・ドレイン電圧は１．５Ｖ、前部ゲート電極に印加
した電圧ＶG ＝５Ｖのとき、後部ゲート電極に印加した
電圧が−１５Ｖのときの値が丸印で、−１０Ｖのときの
値が×印で示されている。
【００２９】これにより明らかなように、活性シリコン
層の厚みが５００Å以下の場合に、前記差の値が大きく
なっていることがわかる。ところで本発明におけるよう
に前部ゲート電極と後部ゲート電極とに反対極性の電界
を印加したとき良好な特性が得られる理由について、図
７にもとづき説明する。
層の厚みが５００Å以下の場合に、前記差の値が大きく
なっていることがわかる。ところで本発明におけるよう
に前部ゲート電極と後部ゲート電極とに反対極性の電界
を印加したとき良好な特性が得られる理由について、図
７にもとづき説明する。
【００３０】図７（Ａ）は前部ゲート電極と後部ゲート
電極に同一極性の電界を印加したときの、薄膜トランジ
スタの断面のエネルギーバンド図を示し、同（Ｂ）は反
対極性の電界を印加したときのエネルギーバンド図を示
す。
電極に同一極性の電界を印加したときの、薄膜トランジ
スタの断面のエネルギーバンド図を示し、同（Ｂ）は反
対極性の電界を印加したときのエネルギーバンド図を示
す。
【００３１】前部ゲート電極と後部ゲート電極に同一極
性の電界を印加したとき、図７（Ａ）において、活性シ
リコン層に光が照射した場合に発生したホール電子は、
この活性シリコン層がポリシリコン層のためそのまわり
の結晶粒界にトラップされ、閾値は変動しない。
性の電界を印加したとき、図７（Ａ）において、活性シ
リコン層に光が照射した場合に発生したホール電子は、
この活性シリコン層がポリシリコン層のためそのまわり
の結晶粒界にトラップされ、閾値は変動しない。
【００３２】これに対して前部ゲート電極と後部ゲート
電極に反対極性の電界を印加したとき、図７（Ｂ）に示
す如く、この反対極性のために電界がかかっているた
め、光照射により発生したホール電子が分極され、閾値
が変動し易くなり、高感度のものが得られる。
電極に反対極性の電界を印加したとき、図７（Ｂ）に示
す如く、この反対極性のために電界がかかっているた
め、光照射により発生したホール電子が分極され、閾値
が変動し易くなり、高感度のものが得られる。
【００３３】図８に本発明の薄膜フォトトランジスタを
使用した光信号検出用の差動回路について説明する。図
８において、ＰＴＥＴ、ＤＴＦＴはいずれも本発明によ
り構成されるダブルゲート型の薄膜フォトトランジスタ
であり、ＰＴＥＴは検出すべき光信号ｈｖが入力される
もの、ＤＴＥＴは光が入力されない、遮光状態で使用さ
れるもの、またＴＦＴ１及びＴＦＴ２はいずれもスイッ
チング用の薄膜フォトトランジスタであり、オン・オフ
用の制御電圧がそれらのゲート電極に印加される。そし
てこれらＰＴＦＴ、ＤＴＦＴ、ＴＦＴ１、ＴＦＴ２で光
検出部を構成している。
使用した光信号検出用の差動回路について説明する。図
８において、ＰＴＥＴ、ＤＴＦＴはいずれも本発明によ
り構成されるダブルゲート型の薄膜フォトトランジスタ
であり、ＰＴＥＴは検出すべき光信号ｈｖが入力される
もの、ＤＴＥＴは光が入力されない、遮光状態で使用さ
れるもの、またＴＦＴ１及びＴＦＴ２はいずれもスイッ
チング用の薄膜フォトトランジスタであり、オン・オフ
用の制御電圧がそれらのゲート電極に印加される。そし
てこれらＰＴＦＴ、ＤＴＦＴ、ＴＦＴ１、ＴＦＴ２で光
検出部を構成している。
【００３４】薄膜フォトトランジスタＴＦＴ１、ＴＦＴ
２の出力電流は電流・電圧変換部Ｄ１、Ｄ２に入力され
て電流値に応じた電圧に変換され、差動増幅器ＤＡに入
力される。
２の出力電流は電流・電圧変換部Ｄ１、Ｄ２に入力され
て電流値に応じた電圧に変換され、差動増幅器ＤＡに入
力される。
【００３５】薄膜フォトトランジスタＰＴＦＴに光が入
射されると、これに応じた電流が薄膜ＴＦＴ１を通って
電流・電圧変換部Ｄ１に入力されて電圧に変換される。
このとき遮光されている薄膜フォトトランジスタＤＴＦ
Ｔの出力電流も、同様に電流・電圧変換部Ｄ２に入力さ
れて電圧に変換される。これらの出力電圧は差動増幅器
ＤＡに入力され、遮光電流分の電圧が差引かれた、入射
光に応じた出力電圧Ｖｏｕｔが得られる。
射されると、これに応じた電流が薄膜ＴＦＴ１を通って
電流・電圧変換部Ｄ１に入力されて電圧に変換される。
このとき遮光されている薄膜フォトトランジスタＤＴＦ
Ｔの出力電流も、同様に電流・電圧変換部Ｄ２に入力さ
れて電圧に変換される。これらの出力電圧は差動増幅器
ＤＡに入力され、遮光電流分の電圧が差引かれた、入射
光に応じた出力電圧Ｖｏｕｔが得られる。
【００３６】この場合、薄膜フォトトランジスタＰＴＦ
Ｔの感度が小さいと、薄膜フォトトランジスタＤＴＦＴ
との特性が均一でないと、つまりペア性がよくないと、
遮光時の電圧値が不揃となり、入射光の正確な値が得ら
れない。しかし、本発明では薄膜フォトトランジスタの
感度が大きいので、光入射時の出力が大きくなり遮光時
の特性の不均一性が読み取り精度に与える影響を小さく
することができる。
Ｔの感度が小さいと、薄膜フォトトランジスタＤＴＦＴ
との特性が均一でないと、つまりペア性がよくないと、
遮光時の電圧値が不揃となり、入射光の正確な値が得ら
れない。しかし、本発明では薄膜フォトトランジスタの
感度が大きいので、光入射時の出力が大きくなり遮光時
の特性の不均一性が読み取り精度に与える影響を小さく
することができる。
【００３７】本発明によれば従来の薄膜フォトトランジ
スタに比較して約５０倍の光感度のものを得ることがで
きる。また前記ＩＴＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏ
ｒｔ発表のダブルゲート型のフォトトランジスタのもの
では読み出し時間が８００μｓ位であるのに対し本発明
では１００μｓ位に改善することができる。
スタに比較して約５０倍の光感度のものを得ることがで
きる。また前記ＩＴＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏ
ｒｔ発表のダブルゲート型のフォトトランジスタのもの
では読み出し時間が８００μｓ位であるのに対し本発明
では１００μｓ位に改善することができる。
【００３８】なお、本発明はＳｉ単結晶基板１に限定さ
れず、ガラス基板、石英板、アルミナ板の如き絶縁基板
を用いてもよい。その場合、ガラス基板、アルミナ板に
はＳｉＯ2 膜を薄く形成することがよい。Ｓｉ単結晶基
板にもＳｉＯ2 膜を形成してもよい。
れず、ガラス基板、石英板、アルミナ板の如き絶縁基板
を用いてもよい。その場合、ガラス基板、アルミナ板に
はＳｉＯ2 膜を薄く形成することがよい。Ｓｉ単結晶基
板にもＳｉＯ2 膜を形成してもよい。
【００３９】本発明では、前部ゲート電極と後部ゲート
電極の使用状態を前記と逆にして、後部ゲート電極に一
定の電圧を印加し、前部ゲート電極にこれとは逆極性の
電圧を印加して、薄膜フォトトランジスタとして使用す
ることもできる。
電極の使用状態を前記と逆にして、後部ゲート電極に一
定の電圧を印加し、前部ゲート電極にこれとは逆極性の
電圧を印加して、薄膜フォトトランジスタとして使用す
ることもできる。
【００４０】
【発明の効果】本発明によれば光感度の非常にすぐれた
薄膜フォトトランジスタを提供することができる。
薄膜フォトトランジスタを提供することができる。
【００４１】請求項２に記載された本発明によれば、活
性ポリシリコン層に発生したホール電子がトラップされ
にくく、分極されるので閾値が変動し易く高感度のもの
が得られる。
性ポリシリコン層に発生したホール電子がトラップされ
にくく、分極されるので閾値が変動し易く高感度のもの
が得られる。
【００４２】請求項３に記載された本発明によればフォ
ト、ダークの電流比（電流差）を大きくすることがで
き、これまた感度の高いものを得ることができる。しか
も薄膜効果は厚いと電界がかかりにくくなり、この面か
らも薄い方が望まれる。
ト、ダークの電流比（電流差）を大きくすることがで
き、これまた感度の高いものを得ることができる。しか
も薄膜効果は厚いと電界がかかりにくくなり、この面か
らも薄い方が望まれる。
【図１】本発明の一実施例構成図である。
【図２】本発明の薄膜フォトトランジスタの製造工程説
明図（その１）である。
明図（その１）である。
【図３】本発明の薄膜フォトトランジスタの製造工程説
明図（その２）である。
明図（その２）である。
【図４】本発明のＮチャンネル薄膜フォトトランジスタ
のゲート電圧依存特性図である。
のゲート電圧依存特性図である。
【図５】本発明のＰチャンネル薄膜フォトトランジスタ
のゲート電圧依存特性図である。
のゲート電圧依存特性図である。
【図６】本発明のＮチャンネル薄膜フォトトランジスタ
の活性シリコン層の厚みと電流値との特性図である。
の活性シリコン層の厚みと電流値との特性図である。
【図７】ダブルゲート型の薄膜フォトトランジスタのエ
ネルギーバンド図である。
ネルギーバンド図である。
【図８】本発明の薄膜フォトトランジスタを使用した光
信号検出用の差動回路例である。
信号検出用の差動回路例である。
１ Ｓｉ単結晶基板 ２ 後部ゲート電極 ３ 後部ゲート絶縁膜 ４ 活性シリコン層 ５ 前部ゲート絶縁膜 ６ 前部ゲート電極 ７ ソース領域 ８ ドレイン領域 ９ 層間絶縁層 １０ 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 31/10 Ｇ (72)発明者 小玉 光文 神奈川県厚木市長谷898番地 株式会社半 導体エネルギー研究所内 (72)発明者 山内 幸夫 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 高山 一郎 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 坂本 直哉 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (3)
- 【請求項１】 薄膜トランジスタのソース領域とドレイ
ン領域の間に光照射される活性層を設けた薄膜フォトト
ランジスタにおいて、 その活性層をポリシリコン型で構成し、またこのポリシ
リコン型の活性層を２つのゲート電極の間に配置したこ
とを特徴とする薄膜フォトトランジスタ。 - 【請求項２】 前記２つのゲート電極のうち、フォト出
力側のゲート電極に印加するバイアス電圧に対し、反対
側のゲート電極に前記出力側のゲート電極に印加したバ
イアス電圧とは反対極性のバイアス電圧をかけたことを
特徴とする請求項１記載の薄膜フォトトランジスタ。 - 【請求項３】 前記ポリシリコン型の活性層の厚みを５
００Å以下にしたことを特徴とする請求項１記載の薄膜
フォトトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04869394A JP3563433B2 (ja) | 1994-03-18 | 1994-03-18 | 薄膜フォトトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04869394A JP3563433B2 (ja) | 1994-03-18 | 1994-03-18 | 薄膜フォトトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263741A true JPH07263741A (ja) | 1995-10-13 |
| JP3563433B2 JP3563433B2 (ja) | 2004-09-08 |
Family
ID=12810403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04869394A Expired - Fee Related JP3563433B2 (ja) | 1994-03-18 | 1994-03-18 | 薄膜フォトトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563433B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425858B1 (ko) * | 1998-07-30 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| US7679044B2 (en) | 2007-08-31 | 2010-03-16 | Casio Computer Co., Ltd. | Optical sensor having current amplifier including at least one thin-film transistor, and display apparatus provided with the optical sensor |
| TWI555217B (zh) * | 2014-05-29 | 2016-10-21 | 友達光電股份有限公司 | 光偵測器及其操作方式 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102258374B1 (ko) | 2013-10-18 | 2021-06-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
-
1994
- 1994-03-18 JP JP04869394A patent/JP3563433B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425858B1 (ko) * | 1998-07-30 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| US7679044B2 (en) | 2007-08-31 | 2010-03-16 | Casio Computer Co., Ltd. | Optical sensor having current amplifier including at least one thin-film transistor, and display apparatus provided with the optical sensor |
| TWI555217B (zh) * | 2014-05-29 | 2016-10-21 | 友達光電股份有限公司 | 光偵測器及其操作方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563433B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862237A (en) | Solid state image sensor | |
| JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
| JPS617663A (ja) | デイプレツシヨン型薄膜半導体光検知器 | |
| JPH05243547A (ja) | 薄膜光センサ | |
| JP3215409B2 (ja) | 光弁装置 | |
| US20120187837A1 (en) | Method for manufacturing an electrooptical device | |
| JP2004119719A (ja) | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 | |
| JPS62145866A (ja) | センサ装置、光導電型センサの駆動方法及び駆動装置 | |
| US6005238A (en) | Hybrid sensor pixel architecture with linearization circuit | |
| US6252215B1 (en) | Hybrid sensor pixel architecture with gate line and drive line synchronization | |
| JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
| JP3563433B2 (ja) | 薄膜フォトトランジスタ | |
| US6031248A (en) | Hybrid sensor pixel architecture | |
| JP2817246B2 (ja) | フォトセンサ | |
| US6051827A (en) | Hybrid sensor pixel architecture with threshold response | |
| JP3163844B2 (ja) | 逆スタガード型薄膜電界効果トランジスタの製造方法 | |
| EP0070682B1 (en) | Method of producing a semiconductor layer of amorphous silicon and a device including such a layer | |
| JPH04343472A (ja) | 固体撮像素子 | |
| US5308996A (en) | TFT device | |
| JP3246034B2 (ja) | フォトセンサ及びフォトセンサの駆動方法 | |
| JPS6022881A (ja) | イメージセンサの製造方法 | |
| JPH0346374A (ja) | 薄膜トランジスタ | |
| JP3398195B2 (ja) | Ｔｆｔフォトトランジスタ、その製造方法及びこれを使用した光センサ回路 | |
| JPH01217966A (ja) | 光導電型イメージセンサの製造方法 | |
| JPH04359569A (ja) | 薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |