JPH07264016A - 位相同期発振器配置 - Google Patents

位相同期発振器配置

Info

Publication number
JPH07264016A
JPH07264016A JP7037847A JP3784795A JPH07264016A JP H07264016 A JPH07264016 A JP H07264016A JP 7037847 A JP7037847 A JP 7037847A JP 3784795 A JP3784795 A JP 3784795A JP H07264016 A JPH07264016 A JP H07264016A
Authority
JP
Japan
Prior art keywords
current
signal
current source
charge pump
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7037847A
Other languages
English (en)
Inventor
Yves Dufour
デュフル イヴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH07264016A publication Critical patent/JPH07264016A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 本発明は性能が改善され小型化された位相同
期発振器配置の提供を目的とする。 【構成】 本発明の位相同期発振器配置は、可変周波数
発振器11と、容量13を充電するチャージポンプ回路15
と、基準発振器21と可変周波数発振器11の信号を比較し
チャージポンプ回路15にアップ及びダウンコマンド信号
を供給する位相検波器19と、上記コマンド信号の同時の
作動状態を検出し遅延装置53を介して位相検波器19にリ
セット信号を供給する論理ゲート31とからなる。遅延装
置はチャージポンプ回路15の電流源を形成するトランジ
スタ40a-40b,40c-40d とマッチングした対を形成する付
加トランジスタ40e と、論理ゲート31によるターンオン
の後付加トランジスタの電流が公称電流の所定の少量に
達する際にリセット信号を発生する手段57,59,60,62 と
からなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、チャージポンプ回路に
より充電される蓄電容量からの制御電圧によって制御さ
れる出力信号を供給する可変周波数発振器と、上記可変
周波数発振器の出力信号から得られる信号を受ける入力
と、基準発振器からの信号を受ける別の入力と、リセッ
ト入力とを有する位相検波器とからなり、上記ポンプ回
路は、各々が並列に動作し、夫々に上記蓄電容量を充電
及び放電する複数のトランジスタを含む二つの電流源よ
りなり、アップコマンド信号と称するスイッチング信号
を供給し上記電流源の一方を作動させる上記位相検波器
の第１の出力に接続された第１の制御入力と、ダウンコ
マンド信号と称するスイッチング信号を供給し上記電流
源の他方を作動させる上記位相検波器の第２の出力に接
続された第２の制御入力の二つの入力を有し、上記二つ
のコマンド信号が同時に作動状態にある時間間隔は上記
アップコマンド信号と上記ダウンコマンド信号を組み合
わせる論理ゲートからのリセット信号により制御され、
上記リセット信号は遅延装置の通過後に上記位相検波器
の上記リセット入力に印加される位相同期発振器配置に
関する。
【０００２】
【従来の技術】上記の形の配置は欧州特許出願第449,65
9 号明細書により周知である。チャージポンプ回路の線
形動作のために、蓄電容量を夫々に充電及び放電する二
つの電流源が同時に作動し得ることが必要である。この
方法によれば、チャージポンプの電流源に印加されるア
ップ及びダウンコマンドの間に僅かでも時間的偏移があ
ると蓄電容量に正味の電荷が生じ、かかる容量の両端の
電圧制御の「デッドゾーン」は回避される。
【０００３】しかし、チャージポンプの二つの電流源が
同時に作動状態にある時間間隔は以下の理由により最小
限に抑えるべきである。即ち、一つの理由は、バッテリ
ー電源式の携帯形で用いる場合に特に重要である電流消
費であり、もう一つの理由は蓄電容量の間のノイズは二
つの電流源が作動していないときにはゼロであると考え
られ、二つの電流源が作動しているときに、上記電流源
とそのコマンド信号の両方に起因するノイズが現われる
と考えられるノイズに係る。
【０００４】従って、解決すべき技術的課題は、チャー
ジポンプの二つの電流源が同時に作動する時間間隔を最
小限に抑えることである。技術的な考察により、応答時
間は大規模なトランジスタを使用するチャージポンプに
関係する部分で最も長く、一方、スイッチング時間が実
質的により短い低消費形論理回路を用いて制御信号を得
ることができることは明らかである。
【０００５】従って、アップ及びダウンコマンドを使用
して上記コマンドが同時に作動状態にある時点を論理的
手法で検出し、得られた信号を比較的長いチャージポン
プの電流源の電流の立ち上がり時間を許容する遅延装置
に供給することが提案されている。次いで、かかる遅延
装置からの信号は、位相検波器のリセット入力、即ち、
アップ及びダウンコマンド信号を非作動状態の論理レベ
ルに設定する論理装置に供給される。
【０００６】従来の遅延装置は直列に配置された複数の
論理ゲートからなり、かかる装置の出力で得られる遅延
は装置の全ゲートの応答時間の合計に一致する。このよ
うなシステムの性能を温度の関数として考えると、遅延
装置により生ずる遅延は、所定の温度でチャージポンプ
の電流源の立ち上がり時間に正確に適合させることがで
きるが、特定の温度範囲の限界温度では、かかる遅延は
全く調整できない。
【０００７】温度の関数としての性能の差異は、特に、
遅延装置を形成するゲートと、チャージポンプの電流源
とに対し異なる技術が使用されていることに起因する。
上記の問題を緩和するため、チャージポンプの電流源の
各々のトランジスタの一つを使用して論理ゲートで組み
合わされ出力にリセット信号を生じる二つの信号を発生
させることが提案されている。この方法によれば、時間
の経過と共に供給される電流はチャージポンプ自体で測
定されるので、この測定は上記電流源の温度特性を考慮
する。従って、かかる方法は先に記載した方法よりも精
度が優れている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記方
法は、先に記載した方法よりも精度は優れているが、回
路を低電源電圧で動作させる必要のある場合には欠点が
ある。チャージポンプの一方の電流源にある二つのトラ
ンジスタは、かかる二つのトランジスタから供給される
電流を蓄電容量の充電及び放電に使用することなく、ア
ップ及びダウンコマンドをリセットする信号を発生させ
るためだけに確保しておく必要がある。
【０００９】その理由は、関連するトランジスタの電流
が蓄電容量の充電又は放電に使用されるならば、上記蓄
電容量の両端に得られる電圧の振幅は、二つの順方向ダ
イオード電圧により減少させられるからである。従っ
て、低電圧動作で位相同期回路の出力に最大の振幅を得
る必要がある場合には、それによって供給される電流は
蓄電容量の充電及び放電には使用されることなく、か
つ、面積を無視し得ない二つのトランジスタを電流の測
定用に確保する必要がある。
【００１０】本発明は上記の問題点の解決を目的とす
る。
【００１１】
【課題を解決するための手段】本発明によれば、冒頭の
節に記載した形の位相同期発振器配置は、上記遅延装置
が、上記チャージポンプ回路の電流源の一方のトランジ
スタとマッチングした対(matched pair)を形成するトラ
ンジスタを含む切替え可能である付加電流源と、該付加
電流源より供給される電流を所定の閾値電流と比較し上
記閾値に達する際に上記リセット信号を供給する比較手
段とよりなることを特徴とする。
【００１２】本発明による配置は、まず第一に、関連す
る信号の作動状態を検出するゲートで組み合わされるア
ップ及びダウンコマンド信号を使用し、得られた信号は
一方の電流源のトランジスタと同一のトランジスタから
なる遅延装置に供給され、チャージポンプ回路の実際の
電流源の遅延のターンオンを指示する。従って、上記の
配置は、かなり大規模なトランジスタを二つ使用するの
ではなく、一つしか使用しないのでより小型化される。
性能の良いチャージポンプ回路を得るため、二つの電流
源のトランジスタの立ち上がり時間をできる限り高い精
度で一致させるべきことは周知である。チャージポンプ
のトランジスタの一つと同一構造の付加トランジスタを
一つ使用することにより、チャージポンプの電流源の動
作が時間の関数として充分に精度良く得られる。しか
し、チャージポンプの一方の電流源がもう一方の電流源
よりも僅かに低いと考えられる場合には、チャージポン
プの低い方の電流源に使用されているトランジスタと同
じ形のトランジスタを付加電流源に使用することが望ま
しい。
【００１３】一般的に、チャージポンプ回路の電流源を
実現するためトランジスタの並列結合が使用され、作動
状態のトランジスタの数はその用途に依存してプログラ
ムすることができる。付加電流源に起因する消費量の増
加は、全回路で消費される電流の中の実質的に無視し得
る少量であり、その上、付加電流源は、補正されるべき
位相誤差とは無関係であり、かかる付加電流源の立ち上
がり時間にだけ対応する非常に短い時間に給電するに過
ぎないと考えられる。付加電流源はチャージポンプ回路
の外側にあるので、付加電流源を形成するトランジスタ
は、上述の如く、正確な適合が必要である点を除いて、
チャージポンプのトランジスタに加えられるバイアスに
拘束されることはない。
【００１４】付加電流源により供給される電流を所定の
電流閾値と比較する手段の簡単な解決法は、上記付加電
流源と直列に負荷抵抗を使用し、その負荷抵抗の両端の
電圧降下によってリセット信号を発生させることであ
る。しかし、かかる解決法は温度変化の点で最適ではな
い。本発明の好ましい一実施例において、上記比較手段
は、付加電流源から電流を受ける入力枝路と、上記電流
閾値を供給する基準電流発生器の出力に直列に接続され
遅延装置の出力を形成する出力枝路とを有するカレント
ミラーよりなる。
【００１５】かかる実施例において、基準電流発生器に
より供給される電流と、付加電流源により供給される電
流とを比較することにより、リセット信号を発生させる
付加電流源の僅かな部分を正確に選ぶことができる。カ
レントミラーの出力電流／入力電流比が１よりも小さ
く、これにより、消費量が減少させられる場合に、基準
電流源により供給される電流は付加電流源の公称電流の
僅かな部分に過ぎない。
【００１６】カレントミラーの出力枝路に直列にあるト
ランジスタの飽和を防止する手段を設けることが適当で
ある。他の有利な例において、電流閾値を供給する基準
電流発生器とカレントミラーは、ＭＯＳ形電界効果トラ
ンジスタによって構成される。
【００１７】
【実施例】添付図面を参照する以下の説明によって、本
発明の本質と実施方法がその例に限定されることなくよ
り完全に理解されよう。従来の配置と本発明による配置
に共通する原理に基づく位相同期発振器配置の一般的な
回路図を図１に示す。
【００１８】可変周波数発振器１１は、図示しないロー
パスフィルタが一般的に接続される蓄電容量１３からの
制御電圧ＶＣＤによって周波数が制御される出力信号を
供給する。上記蓄電容量はチャージポンプ回路１５を用
いて充電又は放電される。発振器１１の出力信号は一般
的にプログラマブル分周器１７によって分周され、かか
る分周の結果は位相検波器１９の第１の入力１８に印加
される。位相検波器１９の第２の入力は基準発振器２１
からの信号を受ける。位相検波器１９はリセット入力を
有し、かかるリセット入力によって位相検波器の二つの
出力２５及び２４の状態は入力信号と無関係にゼロに設
定することができる。出力２５はアップ信号ＵＰを発生
し、出力２４はダウン信号ＤＷＮを発生し、これらの信
号は入力１８及び２０に印加された夫々の入力信号の立
ち上がりエッジに同期している。
【００１９】アップ信号ＵＰと、ダウン信号ＤＷＮは、
チャージポンプ回路１５の夫々の入力２６及び２９に充
電電流源２７及び放電電流源３０を夫々作動させるコマ
ンド信号として印加される。充電及び放電電流は蓄電容
量１３に印加される。チャージポンプ回路１５の電流源
２７及び３０は、位相検波器１９によって比較される信
号間の時間的な差が位相差を表わす時点で作動され、一
方、上記電流源は、アップ及びダウンコマンドが位相検
波器１９に印加されたリセット信号
【００２０】
【外１】 の作用でその非作動状態にリセットされる際に非作動状
態になる。上記リセット信号
【００２１】
【外２】 を発生させるため、アップ信号ＵＰとダウン信号ＤＷＮ
は、出力信号が遅延装置３３で遅延されるＮＡＮＤゲー
ト３１の入力に印加される。ゲート３１の論理形は、ア
ップ信号ＵＰ、ダウン信号ＤＷＮ、及び作動状態である
と考えられるリセット信号
【００２２】
【外３】 の状態と、遅延装置３３が反転形或いは非反転形のいず
れであるかとに依存することは明らかである。図１に示
すＮＡＮＤゲートは考え得るゲートの中の一つの形に過
ぎず、単なる一例である。
【００２３】上記の例において、チャージポンプ回路１
５の電流源２７及び３０がターンオフされる前に公称電
流のかなりの部分に達する時間を確保するよう試みる。
前述の如く、遅延装置を形成するために直列の複数のゲ
ートを使用する解決法は、あらゆる温度でチャージポン
プ回路の電流源２７及び３０の立ち上がり時間が正確に
補正されることを保証する訳ではないので充分ではな
い。
【００２４】遅延装置３３により生ずる遅延が電流源２
７及び３０の立ち上がり時間に関して短すぎる場合に、
上記電流源はかなりの電流供給レベルに達するので、チ
ャージポンプ回路には所謂「デッドゾーン」がある。デ
ッドゾーンにおいて、ゼロ近傍の小さい位相誤差は正確
に補正し得なくなる。一方、遅延装置３３により生ずる
遅延が長すぎる場合に、電流源２７及び３０は余分な時
間間隔に亘り同時に電流を供給し、不要な電源電流消費
と、可変周波数発振器１１により発生される周波数の過
大なノイズとを生ずる。
【００２５】図２は本発明による位相同期発振器配置に
関係するより詳細な線図である。同図において、図１に
示された素子と同じ機能を有する素子は同一の参照符号
が付けられている。実際の例において、チャージポンプ
回路１５の電流源２７はＰＮＰ形の複数のバイポーラト
ランジスタ４０ａ−４０ｂからなり、かかるトランジス
タのベースはアップコマンド信号ＵＰで制御されるスイ
ッチ４３の作用によってベース電流発生器４１に接続す
ることができる。上記トランジスタのコレクタは蓄電容
量１３を充電する電流を供給する。
【００２６】他の一実施例において、簡単化のため図示
しないが、並列に動作するトランジスタ４０ａ−４０ｂ
の個数をプログラマブルにしてもよい。チャージポンプ
回路１５の電流源３０は、同様にＰＮＰ形の複数のバイ
ポーラトランジスタ４０ｃ−４０ｄからなり、その全て
のトランジスタ、或いは、プログラム可能な数のトラン
ジスタは、ダウンコマンドＤＷＮの作用で並列に動作さ
せることができ、これにより、スイッチ４５は作動状態
にされ、ベース電圧発生器４１により供給される電圧は
トランジスタ４０ｃ−４０ｄのベースに印加される。
【００２７】トランジスタ４０ｃ−４０ｄの各々のコレ
クタ電流は、ＮＰＮ形のバイポーラトランジスタにより
形成されるカレントミラー４７−４９の入力に印加さ
れ、かかるカレントミラーは蓄電容量１３の放電電流を
供給するため並列に接続された出力を有する。全てのト
ランジスタ、４０ａ−４０ｂ、４０ｃ−４０ｄは、同一
の構造を有しマッチングした対を形成する。かくして、
電流源２７及び３０の対称性のある動作が保証される。
本発明によれば、遅延回路５３は、スイッチ５５を介し
てそのベースでベース電圧発生器４１により印加される
電圧を受けるＰＮＰ形バイポーラトランジスタ４０ｅに
より形成される。かかるスイッチ５５は、入力でアップ
コマンド信号ＵＰとダウンコマンド信号ＤＷＮを受ける
ＡＮＤゲート３１によって制御される。トランジスタ４
０ｅは、トランジスタ４０ａ−４０ｂ、４０ｃ−４０ｄ
と同一の構造を有し、かつ、その中の何れか一つとマッ
チングした対を形成する。従って、トランジスタ４０ｅ
のスイッチング特性は全ての温度で電流源トランジスタ
２７及び３０のスイッチング特性と一致する。かかる例
において、トランジスタ４０ｅのコレクタ電流は、基準
電圧ＶＥＥにも接続される負荷抵抗５７に印加される。
基準電流源６０は、基準電圧ＶＥＥに接続される抵抗５
９に与えられる基準電流Ｉ0 を持続的に供給する。抵抗
５７及び５９の両端に生ずる電圧降下は、リセット信号
【００２８】
【外４】 を出力に発生する比較器６２で比較される。明らかに抵
抗５７及び５９の値を適切に選ぶことにより基準電流Ｉ
0 はトランジスタ４０ｅの公称電流よりも小さくさせる
ことが可能であり、かくして、基準電流Ｉ0 によって示
される消費量は、回路の全体の消費量に対し充分に小さ
くすることができる。
【００２９】図３は本発明の好ましい一実施例における
遅延装置６３の系統線図である。上記の遅延装置と同様
に、遅延装置６３は、図２に示す電流源のトランジスタ
４０ａ−４０ｂ、４０ｃ−４０ｄの中の何れか一つとマ
ッチングした対を形成するＰＮＰ形トランジスタ４０ｅ
よりなる。上記トランジスタのベースは論理ゲート３１
によって条件付けられる作動信号を受け、かかる作動信
号によりアップコマンドＵＰとダウンコマンドＤＷＮが
同時に作動状態にあることが検出され得る。図３に示す
線図において、ベース電圧発生器４１によって供給され
る電圧は、トランジスタ４０ｅのベースをバイアスする
ために使用され、ゲート３１により制御されるスイッチ
６４を介して印加される。チャージポンプ回路の電流源
のトランジスタの一つの形(image) であるトランジスタ
４０ｅにより供給される電流を時間の経過と共に評価す
る手段は、トランジスタ４０ｅからのコレクタ電流を受
ける入力枝路と、別のカレントミラー６７の出力に接続
された出力枝路とを有するカレントミラー６５からな
り、電源電圧Ｖｃｃと呼ばれる上記カレントミラー６７
は、ＭＯＳ形トランジスタ６８及び６９からなる。最後
に、基準電圧ＶＥＥと呼ばれる電流源Ｓｏは、一定電流
Ｉ0 をカレントミラー６７の入力枝路に供給する。カレ
ントミラー６７の出力に接続されたカレントミラー６５
の出力枝路は、リセット信号
【００３０】
【外５】 が現われるノードを形成する。電流源Ｓｏとカレントミ
ラー６７とにより形成される結合は、図２において参照
符号６０を付けられた基準電流源の等価物を構成する。
【００３１】上記の例において、電流源６０により供給
される電流Ｉ0 は、トランジスタ４０ｅにより形成され
る切換え可能な電流源の公称電流の僅かな部分であるに
過ぎない。カレントミラー６５は、１よりも小さい、例
えば、図示する如く１／２の出力電流／入力電流比を有
することが好ましい。１なる比を有するカレントミラー
６７に対し、電流源Ｓｏによって供給される電流Ｉ0 の
値は、例えば、トランジスタ４０ｅの公称電流の３５％
になるよう選ぶことができる。単に例として与えられた
上記の条件下で、トランジスタ４０ｅにより供給される
電流がその公称値の７０％に達するときに、リセット信
号
【００３２】
【外６】 は発生される。同じ結果を得るため、別の電流Ｉ0 の値
とカレントミラー６７の比とを選ぶことができる。カレ
ントミラー６７とカレントミラー６５とがバイポーラト
ランジスタで実現される場合に、かかるカレントミラー
の出力枝路に含まれるトランジスタに耐飽和性手段を設
けることが望ましい。
【００３３】図３に示す好ましい他の一実施例におい
て、カレントミラー６７及びカレントミラー６５はＭＯ
Ｓ形電界効果トランジスタにより実現されるので、この
場合には飽和の問題は存在しない。ダイオード７１及び
７３はバイポーラトランジスタ４０ｅと基準電圧端子Ｖ
ＥＥとの間に並列に接続される。これにより、かかるト
ランジスタの飽和は回避される。カレントミラー６５の
入力トランジスタのゲートに直列で示される抵抗７５
は、かかるカレントミラーのスイッチング速度を増加さ
せる本質的に周知の手段を形成する。
【００３４】
【発明の効果】上記の形の遅延回路は単純かつ小型であ
る。この回路はチャージポンプ回路の電流源を精密に制
御された方法でリセットし得るので、位相同期発振器の
最適的な動作を保証する。
【図面の簡単な説明】
【図１】リセット入力を有する位相検波器と、リセット
信号用の遅延装置とを使用する周知の位相同期発振器配
置の簡単化した系統線図である。
【図２】本発明による発振器配置の系統線図である。
【図３】本発明により提供される遅延装置の好ましい他
の一実施例の一部分を示す図である。
【符号の説明】 １１ 可変周波数発振器 １３ 蓄電容量 １５ チャージポンプ回路 １７ 分周器 １８ 第１の入力 １９ 位相検波器 ２０ 第２の入力 ２１ 基準発振器 ２４，２５ 位相検波器の出力 ２６，２９ チャージポンプ回路の入力 ２７ 充電電流源 ３０ 放電電流源 ３１ ＮＡＮＤ（ＡＮＤ）ゲート ３３，５３，６３ 遅延装置 ４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ ＰＮＰ形
バイポーラトランジスタ ４１ ベース電流発生器 ４３，４５，５５，６４ スイッチ ４７，４８，４９，６５，６７ カレントミラー ５７ 負荷抵抗 ５９，７５ 抵抗 ６０ 基準電流源 ６２ 比較器 ６８，６９ ＭＯＳ形トランジスタ ７１，７３ ダイオード

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 チャージポンプ回路により充電される蓄
    電容量からの制御電圧によって制御される出力信号を供
    給する可変周波数発振器と、上記可変周波数発振の出力
    信号から得られる信号を受ける入力と、基準発振器から
    の信号を受ける別の入力と、リセット入力とを有する位
    相検波器とからなり、 上記チャージポンプ回路は、各々が並列に動作し夫々に
    上記蓄電容量を充電及び放電する複数のトランジスタを
    含む二つの電流源よりなり、アップコマンド信号と称す
    るスイッチング信号を供給し上記電流源の一方を作動さ
    せる上記位相検波器の第１の出力に接続された第１の制
    御入力と、ダウンコマンド信号と称するスイッチング信
    号を供給し上記電流源の他方を作動させる上記位相検波
    器の第２の出力に接続された第２の制御入力との二つの
    入力を有し、 上記二つのコマンド信号が同時に作動状態にある時間間
    隔は上記アップコマンド信号と上記ダウンコマンド信号
    を組み合わせる論理ゲートからのリセット信号により制
    御され、上記リセット信号は遅延装置の通過後に上記位
    相検波器の上記リセット入力に印加される、位相同期発
    振器配置であって、 上記遅延装置は、上記チャージポンプ回路の電流源の一
    方のトランジスタとマッチングした対を形成するトラン
    ジスタを含む切替え可能である付加電流源と、該付加電
    流源より供給される電流を所定の閾値電流と比較し上記
    閾値に達する際に上記リセット信号を供給する比較手段
    とよりなることを特徴とする配置。
  2. 【請求項２】 前記比較手段は、上記付加電流源から上
    記電流を受ける入力枝路と、上記電流閾値を供給する基
    準電流発生器の出力と直列に接続され上記遅延装置の上
    記出力を形成する出力枝路とを有するカレントミラーよ
    りなることを特徴とする請求項１記載の配置。
  3. 【請求項３】 上記カレントミラー及び上記基準電流発
    生器は、ＭＯＳ形電界効果トランジスタにより構成され
    ることを特徴とする請求項２記載の配置。
  4. 【請求項４】 上記チャージポンプ回路の上記電流源を
    形成する上記トランジスタ及び上記付加電流源を形成す
    る上記トランジスタは、ＰＮＰ形バイポーラトランジス
    タであることを特徴とする請求項１乃至３のうちいずれ
    か１項記載の配置。
JP7037847A 1994-03-02 1995-02-27 位相同期発振器配置 Withdrawn JPH07264016A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9402383 1994-03-02
FR9402383A FR2717019A1 (fr) 1994-03-02 1994-03-02 Dispositif oscillateur verrouillé en phase.

Publications (1)

Publication Number Publication Date
JPH07264016A true JPH07264016A (ja) 1995-10-13

Family

ID=9460581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7037847A Withdrawn JPH07264016A (ja) 1994-03-02 1995-02-27 位相同期発振器配置

Country Status (5)

Country Link
US (1) US5485125A (ja)
EP (1) EP0670629B1 (ja)
JP (1) JPH07264016A (ja)
DE (1) DE69510577T2 (ja)
FR (1) FR2717019A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949264A (en) * 1996-11-29 1999-09-07 Lo; Dennis C. Digital phase detector and charge pump system reset and balanced current source matching methods and systems
US5977801A (en) * 1997-07-07 1999-11-02 International Business Machines Corporation Self-resetting phase/frequency detector with reduced dead zone
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
US6118346A (en) * 1998-05-20 2000-09-12 National Semiconductor Corp. Dynamic matching of up and down currents in charge pumps to reduce spurious tones
DE69914266T2 (de) * 1998-08-18 2004-11-18 Koninklijke Philips Electronics N.V. Gesteuert Stromquelle mit beschleunigtem Umschalten
US6111470A (en) * 1998-10-09 2000-08-29 Philips Electronics North America Corporation Phase-locked loop circuit with charge pump noise cancellation
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output
FR2800939B1 (fr) * 1999-11-09 2002-01-25 St Microelectronics Sa Boucle numerique a verrouillage de phase
US6583675B2 (en) 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US6566923B1 (en) * 2001-10-16 2003-05-20 Cypress Semiconductor Corp. Phase-frequency detector and charge pump with feedback
DE10222873B3 (de) * 2002-05-23 2004-04-29 Infineon Technologies Ag Phasendetektor für eine Verzögerungsregelschleife
US7409031B1 (en) * 2002-10-04 2008-08-05 Silicon Image, Inc. Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
KR100510523B1 (ko) * 2003-03-13 2005-08-26 삼성전자주식회사 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법
USD511701S1 (en) * 2004-04-06 2005-11-22 Hioki Denki Kabushiki Kaisha Phase detector
KR100574980B1 (ko) * 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
CA2490396A1 (en) * 2004-12-16 2006-06-16 Galt Display Rack Co. Ltd. Carpet display rack
US7777541B1 (en) 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
TW200740089A (en) * 2006-03-07 2007-10-16 Rohm Co Ltd Capacitor charging apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814726A (en) * 1987-08-17 1989-03-21 National Semiconductor Corporation Digital phase comparator/charge pump with zero deadband and minimum offset
WO1991000649A1 (en) * 1989-06-30 1991-01-10 Dallas Semiconductor Corporation Programmable delay circuit
US4970475A (en) * 1990-03-28 1990-11-13 Motorola Inc. Linearized three state phase detector
US5095287A (en) * 1991-01-24 1992-03-10 Motorola, Inc. Phase locked loop having a charge pump with reset

Also Published As

Publication number Publication date
FR2717019A1 (fr) 1995-09-08
HK1019017A1 (en) 2000-01-14
EP0670629A1 (fr) 1995-09-06
EP0670629B1 (fr) 1999-07-07
DE69510577D1 (de) 1999-08-12
US5485125A (en) 1996-01-16
DE69510577T2 (de) 2000-02-17

Similar Documents

Publication Publication Date Title
US5485125A (en) Phase-locked oscillator arrangement
US4623851A (en) Voltage controlled oscillator using flip-flop controlled switching circuits
US5847586A (en) Enhanced power-on-reset/low voltage detection circuit
US4743864A (en) Power saving intermittently operated phase locked loop
US5783972A (en) Power saving PLL circuit
US6188252B1 (en) Horizontal oscillation circuit capable of changing frequency
US5577086A (en) Clock signal generation circuit capable of operating at high speed with high frequency
US20050162202A1 (en) Charge pump circuit and PLL circuit using same
CA1171910A (en) Superregenerative receiver
US20030137328A1 (en) Multiple VCO phase lock loop architecture
US4814726A (en) Digital phase comparator/charge pump with zero deadband and minimum offset
US4963840A (en) Delay-controlled relaxation oscillator with reduced power consumption
JP2001094417A (ja) デジタル方式ｐｌｌ回路
US4559505A (en) Frequency synthesizer with improved priority channel switching
US5933031A (en) Phase locked loop circuit with reduced electrical power consumption
US5218238A (en) Bias voltage generation circuit of ecl level for decreasing power consumption thereof
US5311150A (en) Convertible oscillator circuit
US5459755A (en) PLL circuit
JP2000134092A (ja) 位相同期ループ回路および電圧制御型発振器
US4935707A (en) Current reduction of a synthesizer
US6469583B1 (en) PLL control circuit for digital oscillation frequency control and control method adopted in the same
US6163219A (en) Amplification circuit and integrated circuit having such and controlling method of the amplification circuit
US20040239431A1 (en) Programmable voltage-controlled oscillator with self-calibration feature
US20070053122A1 (en) Semiconductor device
US6384668B2 (en) Charge pump circuit

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040910