JPH07264037A - 多光軸光電スイッチ - Google Patents
多光軸光電スイッチInfo
- Publication number
- JPH07264037A JPH07264037A JP5410494A JP5410494A JPH07264037A JP H07264037 A JPH07264037 A JP H07264037A JP 5410494 A JP5410494 A JP 5410494A JP 5410494 A JP5410494 A JP 5410494A JP H07264037 A JPH07264037 A JP H07264037A
- Authority
- JP
- Japan
- Prior art keywords
- light
- output
- light receiving
- signal
- optical axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 33
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 description 19
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 複数の投光素子が順次、投光した光が遮光さ
れた場合に、その遮光時点で遮光状態である判定ができ
るようにする。 【構成】 投光素子7a〜7dが順次、投光した光を受光す
る受光素子8a〜8dと、受光素子8a〜8dの出力に基づく信
号が入力されるCPU 20と、メモリＭとを備え、CPU 20に
より、受光素子8a〜8dの出力に基づく信号の有，無を判
別し、その判別結果を受光素子8a〜8dと対応させたメモ
リＭの記憶領域に各別に記憶させて、各記憶領域のデー
タの論理積を求めて、遮光状態を判定する。
れた場合に、その遮光時点で遮光状態である判定ができ
るようにする。 【構成】 投光素子7a〜7dが順次、投光した光を受光す
る受光素子8a〜8dと、受光素子8a〜8dの出力に基づく信
号が入力されるCPU 20と、メモリＭとを備え、CPU 20に
より、受光素子8a〜8dの出力に基づく信号の有，無を判
別し、その判別結果を受光素子8a〜8dと対応させたメモ
リＭの記憶領域に各別に記憶させて、各記憶領域のデー
タの論理積を求めて、遮光状態を判定する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の投光素子から順
次、光を投光して複数の受光素子へ各別に投光する多光
軸光電スイッチに関するものである。
次、光を投光して複数の受光素子へ各別に投光する多光
軸光電スイッチに関するものである。
【０００２】
【従来の技術】多光軸光電スイッチは、広い領域内にお
ける物体の有, 無を検出できるため、例えばプレス装置
の安全装置として利用されている。この種の多光軸光電
スイッチは、例えば実開平4-19830 号公報に示されてお
り、この多光軸光電スイッチは、複数の投光素子から順
次、光を投光して複数の受光素子へ順次投光する投光走
査を繰り返す。そして受光素子の出力の有, 無により、
投光素子と受光素子との間において、投光素子からの光
を遮光している物体の有, 無を検出する。そして、投光
走査の１走査が終了した時点で、それまでの投光１走査
の期間内における受光素子夫々の出力に基づいて、投光
素子が投光した光の光軸を遮光しているか否かを判定し
ている。
ける物体の有, 無を検出できるため、例えばプレス装置
の安全装置として利用されている。この種の多光軸光電
スイッチは、例えば実開平4-19830 号公報に示されてお
り、この多光軸光電スイッチは、複数の投光素子から順
次、光を投光して複数の受光素子へ順次投光する投光走
査を繰り返す。そして受光素子の出力の有, 無により、
投光素子と受光素子との間において、投光素子からの光
を遮光している物体の有, 無を検出する。そして、投光
走査の１走査が終了した時点で、それまでの投光１走査
の期間内における受光素子夫々の出力に基づいて、投光
素子が投光した光の光軸を遮光しているか否かを判定し
ている。
【０００３】
【発明が解決しようとする課題】前述したように従来の
多光軸光電スイッチは、投光の１走査を終了する都度、
投光素子が投光した光の光軸を遮光しているか否かを判
定する。そのため、例えば最初に投光した光の光軸を遮
光していても、続いて投光される光の光軸の夫々が遮光
されているか否かを検出し終わるまで、光軸の遮光状態
を判定した信号が得られない。そのため、光軸が遮光さ
れた時点と、光軸の遮光の有, 無を判定した信号が得ら
れる時点との間に時間差が生じる。それにより光軸を遮
光した時点で、光軸が遮光されていると判定する信号が
得られないという問題がある。本発明は斯かる問題に鑑
み、投光素子が投光した光の光軸を遮光した時点からの
時間遅れが少ない時点で、遮光状態を判定した信号が得
られる多光軸光電スイッチを提供することを目的とす
る。
多光軸光電スイッチは、投光の１走査を終了する都度、
投光素子が投光した光の光軸を遮光しているか否かを判
定する。そのため、例えば最初に投光した光の光軸を遮
光していても、続いて投光される光の光軸の夫々が遮光
されているか否かを検出し終わるまで、光軸の遮光状態
を判定した信号が得られない。そのため、光軸が遮光さ
れた時点と、光軸の遮光の有, 無を判定した信号が得ら
れる時点との間に時間差が生じる。それにより光軸を遮
光した時点で、光軸が遮光されていると判定する信号が
得られないという問題がある。本発明は斯かる問題に鑑
み、投光素子が投光した光の光軸を遮光した時点からの
時間遅れが少ない時点で、遮光状態を判定した信号が得
られる多光軸光電スイッチを提供することを目的とす
る。
【０００４】
【課題を解決するための手段】第１発明に係る多光軸光
電スイッチは、複数の投光素子から順次、光を投光して
複数の受光素子が各別に受光し、その投光順序に応じて
受光素子の出力を選択して、選択した出力により投光素
子と受光素子との間の遮光状態を検出する多光軸光電ス
イッチにおいて、前記受光素子の出力の有, 無を判別す
る判別手段と、該判別手段の判別結果に基づくデータを
受光素子に対応して記憶する複数の記憶手段と、該記憶
手段が記憶する都度、該記憶手段の記憶データの論理積
を求める論理手段とを備え、該論理手段の出力により遮
光状態を判別すべく構成してあることを特徴とする。
電スイッチは、複数の投光素子から順次、光を投光して
複数の受光素子が各別に受光し、その投光順序に応じて
受光素子の出力を選択して、選択した出力により投光素
子と受光素子との間の遮光状態を検出する多光軸光電ス
イッチにおいて、前記受光素子の出力の有, 無を判別す
る判別手段と、該判別手段の判別結果に基づくデータを
受光素子に対応して記憶する複数の記憶手段と、該記憶
手段が記憶する都度、該記憶手段の記憶データの論理積
を求める論理手段とを備え、該論理手段の出力により遮
光状態を判別すべく構成してあることを特徴とする。
【０００５】第２発明に係る多光軸光電スイッチは、複
数の投光素子から順次、光を投光して複数の受光素子が
各別に受光し、その投光順序に応じて受光素子の出力を
選択して、選択した出力により投光素子と受光素子との
間の遮光状態を検出する多光軸光電スイッチにおいて、
前記受光素子の出力の有, 無を判別する２値化回路と、
該２値化回路が出力する２値化信号を入力すべき、受光
素子と対応して設けた複数のフリップフロップ回路と、
該フリップフロップ回路が２値化信号をラッチする都
度、該フリップフロップ回路の出力の論理積を求める論
理回路とを備え、該論理回路の出力により遮光状態を判
別すべく構成してあることを特徴とする。
数の投光素子から順次、光を投光して複数の受光素子が
各別に受光し、その投光順序に応じて受光素子の出力を
選択して、選択した出力により投光素子と受光素子との
間の遮光状態を検出する多光軸光電スイッチにおいて、
前記受光素子の出力の有, 無を判別する２値化回路と、
該２値化回路が出力する２値化信号を入力すべき、受光
素子と対応して設けた複数のフリップフロップ回路と、
該フリップフロップ回路が２値化信号をラッチする都
度、該フリップフロップ回路の出力の論理積を求める論
理回路とを備え、該論理回路の出力により遮光状態を判
別すべく構成してあることを特徴とする。
【０００６】
【作用】第１発明では、複数の投光素子から順次、光を
投光し、投光した光を複数の受光素子が各別に受光す
る。受光素子夫々の出力の有, 無を判別し、判別結果の
データを、受光素子と対応させた記憶手段に記憶する。
各記憶手段の記憶データを論理手段へ入力して、判別結
果のデータを記憶手段に記憶させる都度、論理積を求め
る。投光素子が投光した光が遮光されたとき、論理手段
の論理が不成立になる。これにより、投光素子が投光し
た光が遮光された時点で、遮光状態にあると判定でき
る。
投光し、投光した光を複数の受光素子が各別に受光す
る。受光素子夫々の出力の有, 無を判別し、判別結果の
データを、受光素子と対応させた記憶手段に記憶する。
各記憶手段の記憶データを論理手段へ入力して、判別結
果のデータを記憶手段に記憶させる都度、論理積を求め
る。投光素子が投光した光が遮光されたとき、論理手段
の論理が不成立になる。これにより、投光素子が投光し
た光が遮光された時点で、遮光状態にあると判定でき
る。
【０００７】第２発明では、複数の投光素子から順次、
光を投光し、投光した光を複数の受光素子が各別に受光
する。受光素子夫々の出力を２値化し、２値化した信号
を受光素子と対応させたフリップフロップ回路に順次ラ
ッチさせる。フリップフロップ回路の出力を論理回路へ
入力して、２値化信号をラッチさせる都度、それらの論
理積を求める。投光素子が投光した光が遮光されたと
き、論理回路の論理が不成立になる。これにより、投光
素子が投光した光が遮光された時点で遮光状態にあると
判定できる。
光を投光し、投光した光を複数の受光素子が各別に受光
する。受光素子夫々の出力を２値化し、２値化した信号
を受光素子と対応させたフリップフロップ回路に順次ラ
ッチさせる。フリップフロップ回路の出力を論理回路へ
入力して、２値化信号をラッチさせる都度、それらの論
理積を求める。投光素子が投光した光が遮光されたと
き、論理回路の論理が不成立になる。これにより、投光
素子が投光した光が遮光された時点で遮光状態にあると
判定できる。
【０００８】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係る多光軸光電スイッチをソフ
トウェアにより実現する場合の構成を示すブロック図で
ある。投光素子7a,7b,7c,7d は、光信号を順次、投光す
るようになっている。投光素子7a,7b,7c,7d からの光信
号を受光する受光素子8a,8b,8c,8d の出力信号は、各別
に増幅回路9a,9b,9c,9d へ入力される。増幅回路9a,9b,
9c,9d の出力信号は受光素子切替回路10へ入力される。
受光素子切替回路10の切替動作により選択した増幅回路
の出力信号は、主増幅回路11へ入力され、その出力信号
は２値化回路12へ入力される。
述する。図１は本発明に係る多光軸光電スイッチをソフ
トウェアにより実現する場合の構成を示すブロック図で
ある。投光素子7a,7b,7c,7d は、光信号を順次、投光す
るようになっている。投光素子7a,7b,7c,7d からの光信
号を受光する受光素子8a,8b,8c,8d の出力信号は、各別
に増幅回路9a,9b,9c,9d へ入力される。増幅回路9a,9b,
9c,9d の出力信号は受光素子切替回路10へ入力される。
受光素子切替回路10の切替動作により選択した増幅回路
の出力信号は、主増幅回路11へ入力され、その出力信号
は２値化回路12へ入力される。
【０００９】２値化回路12から出力される２値化信号
は、メモリＭ及びカウンタＣを内蔵しているCPU 20へ入
力される。CPU 20から出力される信号は出力回路15を介
して出力される。出力回路15から出力される出力電流監
視信号OVC はCPU 20へ入力される。CPU 20には、クロッ
ク発生回路17が出力するクロックCLK が入力される。CP
U 20から出力される制御信号CON は増幅回路9a,9b,9c,9
d の制御端子及び受光素子切替回路10へ与えられる。CP
U 20に内蔵しているメモリＭには、受光素子8a,8b,8c,8
d に対応づけた４つの記憶領域を設けている。またカウ
ンタＣは“１”から“４”までのカウントを繰り返すカ
ウント動作をする。そしてカウンタＣのカウント値によ
り、メモリＭの記憶領域を指定するようになしている。
は、メモリＭ及びカウンタＣを内蔵しているCPU 20へ入
力される。CPU 20から出力される信号は出力回路15を介
して出力される。出力回路15から出力される出力電流監
視信号OVC はCPU 20へ入力される。CPU 20には、クロッ
ク発生回路17が出力するクロックCLK が入力される。CP
U 20から出力される制御信号CON は増幅回路9a,9b,9c,9
d の制御端子及び受光素子切替回路10へ与えられる。CP
U 20に内蔵しているメモリＭには、受光素子8a,8b,8c,8
d に対応づけた４つの記憶領域を設けている。またカウ
ンタＣは“１”から“４”までのカウントを繰り返すカ
ウント動作をする。そしてカウンタＣのカウント値によ
り、メモリＭの記憶領域を指定するようになしている。
【００１０】次にこのように構成した多光軸光電スイッ
チの動作を、CPU の制御内容を示す図２のフローチャー
トとともに説明する。さて、投光素子7a,7b,7c,7d の順
に、投光素子7aから光信号を投光すると、受光素子8a,8
b,8c,8d は、その順に投光素子7a,7b,7c,7d が投光した
光信号を受光し、受光素子8a,8b,8c,8d の出力信号は増
幅回路9a,9b,9c,9d へ入力される。CPU 20から制御信号
CON を増幅回路9a,9b,9c,9d 及び受光素子切替回路10へ
与えると、増幅回路9a,9b,9c,9d が増幅動作を開始す
る。そして受光素子8a,8b,8c,8dの出力信号を増幅回路9
a,9b,9c,9d で増幅し、その出力信号は受光素子切替回
路10へ入力される。
チの動作を、CPU の制御内容を示す図２のフローチャー
トとともに説明する。さて、投光素子7a,7b,7c,7d の順
に、投光素子7aから光信号を投光すると、受光素子8a,8
b,8c,8d は、その順に投光素子7a,7b,7c,7d が投光した
光信号を受光し、受光素子8a,8b,8c,8d の出力信号は増
幅回路9a,9b,9c,9d へ入力される。CPU 20から制御信号
CON を増幅回路9a,9b,9c,9d 及び受光素子切替回路10へ
与えると、増幅回路9a,9b,9c,9d が増幅動作を開始す
る。そして受光素子8a,8b,8c,8dの出力信号を増幅回路9
a,9b,9c,9d で増幅し、その出力信号は受光素子切替回
路10へ入力される。
【００１１】受光素子切替回路10は、CPU 20から与えら
れる制御信号により、投光素子7a,7b,7c,7d が投光する
光信号に同期して、増幅回路9a,9b,9c,9d の出力信号を
選択して主増幅回路11へ入力させる。そして主増幅回路
11で増幅された出力信号は２値化回路12へ入力されて２
値化され、その２値化信号はCPU 20へ入力される。即ち
投光素子7a,7b,7c,7d の順に、投光素子から投光した光
信号を増幅し、２値化した信号が時系列でCPU 20へ入力
される。
れる制御信号により、投光素子7a,7b,7c,7d が投光する
光信号に同期して、増幅回路9a,9b,9c,9d の出力信号を
選択して主増幅回路11へ入力させる。そして主増幅回路
11で増幅された出力信号は２値化回路12へ入力されて２
値化され、その２値化信号はCPU 20へ入力される。即ち
投光素子7a,7b,7c,7d の順に、投光素子から投光した光
信号を増幅し、２値化した信号が時系列でCPU 20へ入力
される。
【００１２】そこで、CPU 20は先ずメモリＭの全ての記
憶領域に“０”を書込む(S0)。続いてカウンタＣのカウ
ント値を“１”にリセットする(S1)。続いてCPU 20は、
２値化回路12が出力する２値化信号を調べて、例えば受
光素子8aの出力信号と対応している２値化信号が“１”
であるか否かを判定する(S2)。ここで、投光素子7aが投
光した光の光軸を遮光していない場合は２値化信号が
“１”に、遮光している場合は“０”になる。ここで受
光素子8aの光軸を遮光していて２値化信号が“０”であ
ると判定すると、カウンタＣのカウント値“１”により
指定される記憶領域に２値化信号の“０”を書込む(S
3)。つまり受光素子8aの出力信号のデータが記憶領域に
書込まれる。
憶領域に“０”を書込む(S0)。続いてカウンタＣのカウ
ント値を“１”にリセットする(S1)。続いてCPU 20は、
２値化回路12が出力する２値化信号を調べて、例えば受
光素子8aの出力信号と対応している２値化信号が“１”
であるか否かを判定する(S2)。ここで、投光素子7aが投
光した光の光軸を遮光していない場合は２値化信号が
“１”に、遮光している場合は“０”になる。ここで受
光素子8aの光軸を遮光していて２値化信号が“０”であ
ると判定すると、カウンタＣのカウント値“１”により
指定される記憶領域に２値化信号の“０”を書込む(S
3)。つまり受光素子8aの出力信号のデータが記憶領域に
書込まれる。
【００１３】続いて、メモリＭの各記憶領域の記憶デー
タの論理積を求める(S4)。そして論理積の結果が“１”
であるか否かを判定する(S5)。ここでは、１つの記憶領
域にデータを書込んだだけであり、他のメモリに書込ま
れている“０”, “０”, “０”との論理積を求め、論
理積の結果が“０”と判定すると、CPU 20から出力回路
15へ“０”の信号を出力し(S6)、出力回路15から“０”
の検出信号Ｓを出力する。続いて、カウンタＣのカウン
ト値が“４”以上であるか否かを判定し(S7)、もし、こ
こで“４”以上であると判定するとステップ(S1)へ戻
り、カウンタＣをリセットする。
タの論理積を求める(S4)。そして論理積の結果が“１”
であるか否かを判定する(S5)。ここでは、１つの記憶領
域にデータを書込んだだけであり、他のメモリに書込ま
れている“０”, “０”, “０”との論理積を求め、論
理積の結果が“０”と判定すると、CPU 20から出力回路
15へ“０”の信号を出力し(S6)、出力回路15から“０”
の検出信号Ｓを出力する。続いて、カウンタＣのカウン
ト値が“４”以上であるか否かを判定し(S7)、もし、こ
こで“４”以上であると判定するとステップ(S1)へ戻
り、カウンタＣをリセットする。
【００１４】しかし、ここではカウント値が“１”であ
るので、カウント値が“４”未満であると判定し、カウ
ント値をインクリメントし(S8)、カウント値が“２”に
なる。続いて、CPU 20は２値化信号を調べて、受光素子
8bの出力信号である２値化信号が“１”であるか否かを
判定する(S2)。ここで投光素子7bの光軸を遮光していな
い場合は２値化信号が“１”になる。そして２値化信号
が“１”であると判定すると、カウンタＣのカウント値
“２”により指定される記憶領域に２値化信号の“１”
のデータを書込む(S9)。つまり受光素子8bの出力信号の
データが記憶領域に書込まれる。続いて各記憶領域の記
憶データの論理積を求める(S4)。そして論理積の結果が
“１”であるか否かを判定する(S5)。いま２つの記憶領
域に各別に書込んだデータは“０”, “１”であり、他
のメモリに書込まれている“０”, “０”との論理積を
求める。
るので、カウント値が“４”未満であると判定し、カウ
ント値をインクリメントし(S8)、カウント値が“２”に
なる。続いて、CPU 20は２値化信号を調べて、受光素子
8bの出力信号である２値化信号が“１”であるか否かを
判定する(S2)。ここで投光素子7bの光軸を遮光していな
い場合は２値化信号が“１”になる。そして２値化信号
が“１”であると判定すると、カウンタＣのカウント値
“２”により指定される記憶領域に２値化信号の“１”
のデータを書込む(S9)。つまり受光素子8bの出力信号の
データが記憶領域に書込まれる。続いて各記憶領域の記
憶データの論理積を求める(S4)。そして論理積の結果が
“１”であるか否かを判定する(S5)。いま２つの記憶領
域に各別に書込んだデータは“０”, “１”であり、他
のメモリに書込まれている“０”, “０”との論理積を
求める。
【００１５】そして論理積の結果が“０”と判定すると
CPU 20から出力回路15へ“０”の信号を出力し(S6)、出
力回路15から“０”の検出信号Ｓを出力する。続いてカ
ウント値が“４”未満であると判定すると(S7)、カウン
ト値をインクリメントし(S8)、カウント値を“３”にす
る。以下前述したと同様に受光素子8cの出力信号である
２値化信号が“１”であるか否かを判定し、判定したデ
ータをカウント値と対応している記憶領域に書込み、各
記憶領域の記憶データの論理積を求めて、その論理積の
結果に応じた検出信号Ｓを出力する。続いてカウント値
をインクリメントし、カウント値を“４”にする。そし
て受光素子8cの出力信号である２値化信号が“１”であ
るか否かを判定し、判定したデータをカウント値と対応
している記憶領域に書込み、各記憶領域の記憶データの
論理積を求めて、その論理積結果に応じた検出信号Ｓを
出力する。そして投光走査の１走査が終了し、その１走
査の期間において投光素子7aの光軸のみが遮光されてい
る場合には、カウント値に対応している記憶領域に書込
まれたデータは“０”, “１”, “１”, “１”とな
り、検出信号Ｓは“０”, “０”, “０”, “０”とな
る。
CPU 20から出力回路15へ“０”の信号を出力し(S6)、出
力回路15から“０”の検出信号Ｓを出力する。続いてカ
ウント値が“４”未満であると判定すると(S7)、カウン
ト値をインクリメントし(S8)、カウント値を“３”にす
る。以下前述したと同様に受光素子8cの出力信号である
２値化信号が“１”であるか否かを判定し、判定したデ
ータをカウント値と対応している記憶領域に書込み、各
記憶領域の記憶データの論理積を求めて、その論理積の
結果に応じた検出信号Ｓを出力する。続いてカウント値
をインクリメントし、カウント値を“４”にする。そし
て受光素子8cの出力信号である２値化信号が“１”であ
るか否かを判定し、判定したデータをカウント値と対応
している記憶領域に書込み、各記憶領域の記憶データの
論理積を求めて、その論理積結果に応じた検出信号Ｓを
出力する。そして投光走査の１走査が終了し、その１走
査の期間において投光素子7aの光軸のみが遮光されてい
る場合には、カウント値に対応している記憶領域に書込
まれたデータは“０”, “１”, “１”, “１”とな
り、検出信号Ｓは“０”, “０”, “０”, “０”とな
る。
【００１６】このように受光素子8a,8b,8c,8d の順序で
光を投光する投光走査の１回目の１走査の期間では前述
したように投光素子7aの光軸が遮光された時点で検出信
号Ｓが“０”となり、光軸が遮光状態にあると判定す
る。そして前述したように投光走査の１走査により受光
素子8a,8b,8c,8d の出力信号のデータを各記憶領域に書
込むと、カウンタＣがインクリメントされてカウンタＣ
のカウント値が“４”になり、“４”以上であると判定
すると(S7)、カウンタＣのカウント値をリセットしカウ
ント値は１になる(S1)。
光を投光する投光走査の１回目の１走査の期間では前述
したように投光素子7aの光軸が遮光された時点で検出信
号Ｓが“０”となり、光軸が遮光状態にあると判定す
る。そして前述したように投光走査の１走査により受光
素子8a,8b,8c,8d の出力信号のデータを各記憶領域に書
込むと、カウンタＣがインクリメントされてカウンタＣ
のカウント値が“４”になり、“４”以上であると判定
すると(S7)、カウンタＣのカウント値をリセットしカウ
ント値は１になる(S1)。
【００１７】続いて投光走査の２回目の１走査で、投光
素子7aの光軸を遮光しない状態になった場合には、投光
素子7aからの光信号を受光素子8aが受光し、その出力信
号である２値化信号は“１”になる。そこで２値化信号
が“１”であるか否かを判定し(S2)、“１”であると判
定すると、カウント値“１”により指定される記憶領域
に、２値化信号の“１”を書込む(S9)。これにより記憶
領域の記憶データは“０”, “１”, “１”, “１”か
ら“１”, “１”, “１”, “１”に変わる。続いて各
記憶領域の記憶データの論理積を求め(S4)、論理積結果
が“１”であるか否かを判定する(S5)。記憶データが変
更されて、論理積結果が“１”であると判定すると、CP
U 20から“１”の出力信号を出力回路15へ出力する(S1
0) 。そして出力回路15から“１”の検出信号Ｓを出力
する。続いて前述したようにカウンタＣのカウント値が
“４”以上であるか否かを判定し、“４”未満であると
判定すると(S7)、カウント値をインクリメントして(S
8)、カウント値が“２”になる。これにより、光軸を遮
光しなくなった時点で、検出信号Ｓが“１”になり、光
軸が遮光状態にないと判定する。以下前述したようにし
て、受光素子8a,8b,8c,8d の出力信号である２値化信号
が“１”であるか否かを判定して、その判定結果のデー
タを記憶領域に書込む。
素子7aの光軸を遮光しない状態になった場合には、投光
素子7aからの光信号を受光素子8aが受光し、その出力信
号である２値化信号は“１”になる。そこで２値化信号
が“１”であるか否かを判定し(S2)、“１”であると判
定すると、カウント値“１”により指定される記憶領域
に、２値化信号の“１”を書込む(S9)。これにより記憶
領域の記憶データは“０”, “１”, “１”, “１”か
ら“１”, “１”, “１”, “１”に変わる。続いて各
記憶領域の記憶データの論理積を求め(S4)、論理積結果
が“１”であるか否かを判定する(S5)。記憶データが変
更されて、論理積結果が“１”であると判定すると、CP
U 20から“１”の出力信号を出力回路15へ出力する(S1
0) 。そして出力回路15から“１”の検出信号Ｓを出力
する。続いて前述したようにカウンタＣのカウント値が
“４”以上であるか否かを判定し、“４”未満であると
判定すると(S7)、カウント値をインクリメントして(S
8)、カウント値が“２”になる。これにより、光軸を遮
光しなくなった時点で、検出信号Ｓが“１”になり、光
軸が遮光状態にないと判定する。以下前述したようにし
て、受光素子8a,8b,8c,8d の出力信号である２値化信号
が“１”であるか否かを判定して、その判定結果のデー
タを記憶領域に書込む。
【００１８】そして、投光素子7cの光軸が遮光されてい
た場合には、２値化信号が“０”となり、そのデータが
記憶領域に書込まれて各記憶領域のデータの論理積結果
が“０”と判定され、検出信号Ｓは“０”になる。この
ようにして、同一走査での投光素子7a,7b,7c,7d の各光
軸が遮光されたか否かの判定結果を待たずに、前回の走
査を含めた各光軸の最新の判定結果に基づき判定するの
で、実際の遮光状態に対する判定結果の遅れを少なくす
ることができる。
た場合には、２値化信号が“０”となり、そのデータが
記憶領域に書込まれて各記憶領域のデータの論理積結果
が“０”と判定され、検出信号Ｓは“０”になる。この
ようにして、同一走査での投光素子7a,7b,7c,7d の各光
軸が遮光されたか否かの判定結果を待たずに、前回の走
査を含めた各光軸の最新の判定結果に基づき判定するの
で、実際の遮光状態に対する判定結果の遅れを少なくす
ることができる。
【００１９】図３は本発明に係る多光軸光電スイッチを
ハードウェアにより実現する場合の構成を示すブロック
図である。投光素子7a,7b,7c,7d が順次繰返し投光する
光パルス信号を、受光素子8a,8b,8c,8d が各別に受光す
るようになっている。受光素子8a,8b,8c,8d の出力は増
幅回路9a,9b,9c,9d へ各別に入力され、夫々の出力は受
光素子を選択する受光素子切替回路10へ入力される。受
光素子切替回路10から出力される信号は主増幅回路11へ
入力され、主増幅回路11の出力信号は２値化回路12へ入
力される。
ハードウェアにより実現する場合の構成を示すブロック
図である。投光素子7a,7b,7c,7d が順次繰返し投光する
光パルス信号を、受光素子8a,8b,8c,8d が各別に受光す
るようになっている。受光素子8a,8b,8c,8d の出力は増
幅回路9a,9b,9c,9d へ各別に入力され、夫々の出力は受
光素子を選択する受光素子切替回路10へ入力される。受
光素子切替回路10から出力される信号は主増幅回路11へ
入力され、主増幅回路11の出力信号は２値化回路12へ入
力される。
【００２０】２値化回路12から出力される２値化信号S1
は１段目のＤフリップフロップ回路(以下フリップフロ
ップという）30の入力端子Ｄへ入力され、フリップフロ
ップ30の出力端子Ｑの出力は２段目のフリップフロップ
31の入力端子Ｄへ入力され、その出力端子Ｑの出力は３
段目のフリップフロップ32の入力端子Ｄへ入力される。
フリップフロップ32の出力端子Ｑの出力は４段目のフリ
ップフロップ33の入力端子Ｄへ入力されるフリップフロ
ップ30,31,32,33 の各出力端子Ｑの出力は４入力AND 回
路34へ入力され、その出力はフリップフロップ35の入力
端子Ｄへ入力される。
は１段目のＤフリップフロップ回路(以下フリップフロ
ップという）30の入力端子Ｄへ入力され、フリップフロ
ップ30の出力端子Ｑの出力は２段目のフリップフロップ
31の入力端子Ｄへ入力され、その出力端子Ｑの出力は３
段目のフリップフロップ32の入力端子Ｄへ入力される。
フリップフロップ32の出力端子Ｑの出力は４段目のフリ
ップフロップ33の入力端子Ｄへ入力されるフリップフロ
ップ30,31,32,33 の各出力端子Ｑの出力は４入力AND 回
路34へ入力され、その出力はフリップフロップ35の入力
端子Ｄへ入力される。
【００２１】検波タイミング制御回路36から出力される
制御信号CON は、増幅回路9a,9b,9c,9d の制御端子及び
受光素子切替回路10へ与えられる。検波タイミング制御
回路36から出力される、リセット信号RST はフリップフ
ロップ30,31,32,33,35の各リセット端子Ｒへ与えられ、
タイミング信号TM1 はフリップフロップ30,31,32,33の
クロック端子CLへ与えられる。またタイミング信号TM2
はフリップフロップ35のクロック端子CLへ与えられる。
フリップフロップ35の出力端子Ｑから検出信号Ｓが出力
される。検波タイミング制御回路36には、クロック発生
回路17が出力するクロックCLK が入力される。なお、フ
リップフロップ30,31,32,33 は、受光素子8a,8b,8c,8d
と対応させて同数で設けている。
制御信号CON は、増幅回路9a,9b,9c,9d の制御端子及び
受光素子切替回路10へ与えられる。検波タイミング制御
回路36から出力される、リセット信号RST はフリップフ
ロップ30,31,32,33,35の各リセット端子Ｒへ与えられ、
タイミング信号TM1 はフリップフロップ30,31,32,33の
クロック端子CLへ与えられる。またタイミング信号TM2
はフリップフロップ35のクロック端子CLへ与えられる。
フリップフロップ35の出力端子Ｑから検出信号Ｓが出力
される。検波タイミング制御回路36には、クロック発生
回路17が出力するクロックCLK が入力される。なお、フ
リップフロップ30,31,32,33 は、受光素子8a,8b,8c,8d
と対応させて同数で設けている。
【００２２】次にこのように構成した多光軸光電スイッ
チの動作を、各部信号のタイミングチャートを示す図４
とともに説明する。先ず、検波タイミング制御回路36が
図４(a) に示すようにリセット信号RST を出力する。そ
れによりフリップフロップ30,31,32,33,35がともにリセ
ットされる。いま、投光素子7a,7b,7c,7d が順次、繰り
返し、光パルス信号を投光すると、受光素子8a,8b,8c,8
d が各別に、その光パルス信号を受光する。光パルス信
号を受光したパルス信号は増幅回路9a,9b,9c,9d へ入力
される。検波タイミング制御回路36から与えられた制御
信号CON に応じて増幅回路9a,9b,9c,9d が増幅動作し、
増幅回路9a,9b,9c,9d に入力されたパルス信号を増幅し
て受光素子切替回路10へ入力する。受光素子切替回路10
は検波タイミング制御回路36からの制御信号CON により
増幅回路9a,9b,9c,9d の増幅動作に同期して増幅回路9
a,9b,9c,9d からのパルス信号を順次選択して、時系列
で主増幅回路11へ入力する。
チの動作を、各部信号のタイミングチャートを示す図４
とともに説明する。先ず、検波タイミング制御回路36が
図４(a) に示すようにリセット信号RST を出力する。そ
れによりフリップフロップ30,31,32,33,35がともにリセ
ットされる。いま、投光素子7a,7b,7c,7d が順次、繰り
返し、光パルス信号を投光すると、受光素子8a,8b,8c,8
d が各別に、その光パルス信号を受光する。光パルス信
号を受光したパルス信号は増幅回路9a,9b,9c,9d へ入力
される。検波タイミング制御回路36から与えられた制御
信号CON に応じて増幅回路9a,9b,9c,9d が増幅動作し、
増幅回路9a,9b,9c,9d に入力されたパルス信号を増幅し
て受光素子切替回路10へ入力する。受光素子切替回路10
は検波タイミング制御回路36からの制御信号CON により
増幅回路9a,9b,9c,9d の増幅動作に同期して増幅回路9
a,9b,9c,9d からのパルス信号を順次選択して、時系列
で主増幅回路11へ入力する。
【００２３】そして主増幅回路11で更に増幅されたパル
ス信号は２値化回路12へ入力されて２値化され、２値化
した２値化信号S1は図４(c) に示すように順次フリップ
フロップ30へ入力される。これにより、図４(b) に示す
タイミング信号TM1 の立上り時点ｔ1 でフリップフロッ
プ30が入力された１発目の２値化信号S1をラッチして出
力端子Ｑは図４(d) に示すように“１”に反転する。続
いて２発目の２値化信号S1がフリップフロップ30へ入力
されると、タイミング信号TM1 の立上り時点ｔ 2 でフリ
ップフロップ30がその２値化信号S1をラッチして、その
出力端子Ｑは“１”のままとなり、またフリップフロッ
プ31はフリップフロップ30の出力信号をラッチして、そ
の出力端子Ｑは図４(e) に示すように“１”に反転す
る。
ス信号は２値化回路12へ入力されて２値化され、２値化
した２値化信号S1は図４(c) に示すように順次フリップ
フロップ30へ入力される。これにより、図４(b) に示す
タイミング信号TM1 の立上り時点ｔ1 でフリップフロッ
プ30が入力された１発目の２値化信号S1をラッチして出
力端子Ｑは図４(d) に示すように“１”に反転する。続
いて２発目の２値化信号S1がフリップフロップ30へ入力
されると、タイミング信号TM1 の立上り時点ｔ 2 でフリ
ップフロップ30がその２値化信号S1をラッチして、その
出力端子Ｑは“１”のままとなり、またフリップフロッ
プ31はフリップフロップ30の出力信号をラッチして、そ
の出力端子Ｑは図４(e) に示すように“１”に反転す
る。
【００２４】同様にして３発目、４発目の２値化信号S1
がフリップフロップ30へ入力される都度、タイミング信
号TM1 の立上り時点ｔ3 , ｔ4 で、フリップフロップ3
2,33の出力端子Ｑは図４(f),(g) に示すように“１”に
反転する。これによりフリップフロップ30,31,32,33 の
各出力端子Ｑは“１”になり、AND 回路34の論理が成立
して、その出力は“１”になり、フリップフロップ35へ
入力される。そして、タイミング信号TM1 の立上り支点
ｔ4 に続いて、図４(h) に示すようにタイミング信号TM
2 が立上った時点ｔ5 で、フリップフロップ35の出力端
子Ｑは図４(i)に示すように“１”に反転し、フリップ
フロップ35から“１”の検出信号Ｓを出力する。これに
より投光素子7a,7b,7c,7d からの投光が遮光されていな
いと判定できる。続いて、７発目まで続いて２値化信号
S1が入力されていれば、前述したようにフリップフロッ
プ30,31,32,33 の出力端子Ｑは“１”に反転したままと
なる。
がフリップフロップ30へ入力される都度、タイミング信
号TM1 の立上り時点ｔ3 , ｔ4 で、フリップフロップ3
2,33の出力端子Ｑは図４(f),(g) に示すように“１”に
反転する。これによりフリップフロップ30,31,32,33 の
各出力端子Ｑは“１”になり、AND 回路34の論理が成立
して、その出力は“１”になり、フリップフロップ35へ
入力される。そして、タイミング信号TM1 の立上り支点
ｔ4 に続いて、図４(h) に示すようにタイミング信号TM
2 が立上った時点ｔ5 で、フリップフロップ35の出力端
子Ｑは図４(i)に示すように“１”に反転し、フリップ
フロップ35から“１”の検出信号Ｓを出力する。これに
より投光素子7a,7b,7c,7d からの投光が遮光されていな
いと判定できる。続いて、７発目まで続いて２値化信号
S1が入力されていれば、前述したようにフリップフロッ
プ30,31,32,33 の出力端子Ｑは“１”に反転したままと
なる。
【００２５】ところで、投光素子7a,7b,7c,7d の投光の
２回目の走査において投光素子7a,7b,7c,7d の順に投光
する光パルス信号が遮光された場合には、受光素子8a,8
b,8c,8d が投光素子7dからの光パルス信号を受光しなく
なり、それによって図４(c)に示すように７発目の２値
化信号S1以降の２値化信号S1が消滅する。それにより、
タイミング信号TM1 の立上り時点ｔ6 で、フリップフロ
ップ30の出力端子Ｑは図４(d) に示すように“０”に反
転することになる。そうするとフリップフロップ30,31,
32,33 の出力端子Ｑは“０”, “１”, “１”, “１”
となりAND 回路34の論理が不成立となって、その出力は
“０”に反転する。
２回目の走査において投光素子7a,7b,7c,7d の順に投光
する光パルス信号が遮光された場合には、受光素子8a,8
b,8c,8d が投光素子7dからの光パルス信号を受光しなく
なり、それによって図４(c)に示すように７発目の２値
化信号S1以降の２値化信号S1が消滅する。それにより、
タイミング信号TM1 の立上り時点ｔ6 で、フリップフロ
ップ30の出力端子Ｑは図４(d) に示すように“０”に反
転することになる。そうするとフリップフロップ30,31,
32,33 の出力端子Ｑは“０”, “１”, “１”, “１”
となりAND 回路34の論理が不成立となって、その出力は
“０”に反転する。
【００２６】そしてタイミング信号TM1 の立上り時点ｔ
6 に続く、タイミング信号TM2 の立上り時点ｔ7 で図４
(i) に示すようにフリップフロップ35の出力端子Ｑは
“０”に反転し、フリップフロップ35から“０”の検出
信号Ｓを出力する。これにより投光素子7a,7b,7c,7d か
らの投光が遮光されたと判定できる。このようにして投
光素子7dの光軸を遮光した時点で遮光状態になったこと
を検出できる。
6 に続く、タイミング信号TM2 の立上り時点ｔ7 で図４
(i) に示すようにフリップフロップ35の出力端子Ｑは
“０”に反転し、フリップフロップ35から“０”の検出
信号Ｓを出力する。これにより投光素子7a,7b,7c,7d か
らの投光が遮光されたと判定できる。このようにして投
光素子7dの光軸を遮光した時点で遮光状態になったこと
を検出できる。
【００２７】なお、フリップフロップ30,31,32,33 の出
力が“０”, “１”, “１”, “１”になった場合は、
その後に２値化信号S1の“１”の信号が４回連続してフ
リップフロップ30へ入力されるまで、AND 回路34の論理
が不成立のままとなり、４発目の２値化信号が入力され
たときに、論理が成立して、フリップフロップ35から
“１”の検出信号Ｓを出力することになる。そのため光
軸の遮光が解除された場合には、その時点で遮光が解除
されたことを検出できないが、安全側に判定することが
できて、遮光状態の判定に支障はない。本実施例では
投, 受光素子を夫々４個としたが、これは単なる例であ
り、その数に何ら限定するものではない。
力が“０”, “１”, “１”, “１”になった場合は、
その後に２値化信号S1の“１”の信号が４回連続してフ
リップフロップ30へ入力されるまで、AND 回路34の論理
が不成立のままとなり、４発目の２値化信号が入力され
たときに、論理が成立して、フリップフロップ35から
“１”の検出信号Ｓを出力することになる。そのため光
軸の遮光が解除された場合には、その時点で遮光が解除
されたことを検出できないが、安全側に判定することが
できて、遮光状態の判定に支障はない。本実施例では
投, 受光素子を夫々４個としたが、これは単なる例であ
り、その数に何ら限定するものではない。
【００２８】
【発明の効果】以上詳述したように第１発明では、複数
の投光素子が順次、投光した光を受光する受光素子の出
力の有, 無を判別手段で判別し、その判別結果に基づく
データを、受光素子と対応させた記憶手段に記憶して、
記憶させる都度、夫々の記憶手段の記憶データの論理積
を求めて、論理積を求めた論理手段の出力により遮光状
態を判別するようにしたから、投光素子からの光が遮光
されると受光素子の出力がなくなり、論理手段の論理が
不成立になって、遮光した時点で遮光状態であると判定
できる。これにより、遮光時点からの時間遅れが少な
く、遮光状態であると判定した信号を出力できる多光軸
光電スイッチを提供できる。
の投光素子が順次、投光した光を受光する受光素子の出
力の有, 無を判別手段で判別し、その判別結果に基づく
データを、受光素子と対応させた記憶手段に記憶して、
記憶させる都度、夫々の記憶手段の記憶データの論理積
を求めて、論理積を求めた論理手段の出力により遮光状
態を判別するようにしたから、投光素子からの光が遮光
されると受光素子の出力がなくなり、論理手段の論理が
不成立になって、遮光した時点で遮光状態であると判定
できる。これにより、遮光時点からの時間遅れが少な
く、遮光状態であると判定した信号を出力できる多光軸
光電スイッチを提供できる。
【００２９】第２発明は、複数の投光素子が順次、投光
した光を受光する受光素子の出力を２値化信号にし、そ
の２値化信号を、受光素子と対応させたフリップフロッ
プ回路に順次ラッチさせて、夫々のフリップフロップ回
路の出力を論理回路へ入力し、２値化信号をラッチさせ
る都度、それらの論理積を求めて、投光素子が投光した
光の遮光状態を判別するようにしたから、投光素子から
の光が遮光されると受光素子の出力がなくなり、論理回
路の論理が不成立になって、遮光した時点で、遮光状態
であると判定できる。これにより、遮光時点からの時間
遅れが少なく、遮光状態を判定した信号を出力する多光
軸光電スイッチを提供できる。
した光を受光する受光素子の出力を２値化信号にし、そ
の２値化信号を、受光素子と対応させたフリップフロッ
プ回路に順次ラッチさせて、夫々のフリップフロップ回
路の出力を論理回路へ入力し、２値化信号をラッチさせ
る都度、それらの論理積を求めて、投光素子が投光した
光の遮光状態を判別するようにしたから、投光素子から
の光が遮光されると受光素子の出力がなくなり、論理回
路の論理が不成立になって、遮光した時点で、遮光状態
であると判定できる。これにより、遮光時点からの時間
遅れが少なく、遮光状態を判定した信号を出力する多光
軸光電スイッチを提供できる。
【図１】本発明に係る多光軸光電スイッチの構成を示す
ブロック図である。
ブロック図である。
【図２】CPU の制御内容を示すフローチャートである。
【図３】本発明に係る多光軸光電スイッチの構成を示す
ブロック図である。
ブロック図である。
【図４】各部信号のタイミングチャートである。
【符号の説明】 7a〜7d 投光素子 8a〜8d 受光素子 20 CPU 30〜33 フリップフロップ回路 34 AND 回路 35 フリップフロップ回路 Ｍ メモリ Ｃ カウンタ
Claims (2)
- 【請求項１】 複数の投光素子から順次、光を投光して
複数の受光素子が各別に受光し、その投光順序に応じて
受光素子の出力を選択して、選択した出力により投光素
子と受光素子との間の遮光状態を検出する多光軸光電ス
イッチにおいて、前記受光素子の出力の有, 無を判別す
る判別手段と、該判別手段の判別結果に基づくデータを
受光素子に対応して記憶する複数の記憶手段と、該記憶
手段が記憶する都度、該記憶手段の記憶データの論理積
を求める論理手段とを備え、該論理手段の出力により遮
光状態を判別すべく構成してあることを特徴とする多光
軸光電スイッチ。 - 【請求項２】 複数の投光素子から順次、光を投光して
複数の受光素子が各別に受光し、その投光順序に応じて
受光素子の出力を選択して、選択した出力により投光素
子と受光素子との間の遮光状態を検出する多光軸光電ス
イッチにおいて、前記受光素子の出力の有, 無を判別す
る２値化回路と、該２値化回路が出力する２値化信号を
入力すべき、受光素子と対応して設けた複数のフリップ
フロップ回路と、該フリップフロップ回路が２値化信号
をラッチする都度、該フリップフロップ回路の出力の論
理積を求める論理回路とを備え、該論理回路の出力によ
り遮光状態を判別すべく構成してあることを特徴とする
多光軸光電スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5410494A JPH07264037A (ja) | 1994-03-24 | 1994-03-24 | 多光軸光電スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5410494A JPH07264037A (ja) | 1994-03-24 | 1994-03-24 | 多光軸光電スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264037A true JPH07264037A (ja) | 1995-10-13 |
Family
ID=12961313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5410494A Pending JPH07264037A (ja) | 1994-03-24 | 1994-03-24 | 多光軸光電スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264037A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012199823A (ja) * | 2011-03-22 | 2012-10-18 | Panasonic Industrial Devices Sunx Co Ltd | 多光軸光電センサ |
-
1994
- 1994-03-24 JP JP5410494A patent/JPH07264037A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012199823A (ja) * | 2011-03-22 | 2012-10-18 | Panasonic Industrial Devices Sunx Co Ltd | 多光軸光電センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099668A (en) | Monitoring circuit | |
| JPH07264037A (ja) | 多光軸光電スイッチ | |
| US4007358A (en) | Count control system for coin counting machine | |
| JP4286646B2 (ja) | 光電スイッチの検出方法 | |
| JP2549809Y2 (ja) | 多光軸光電スイッチ装置 | |
| JPH0749428Y2 (ja) | 光電スイッチ回路 | |
| JPH10187331A (ja) | 光学式デジタイザおよびその駆動方式 | |
| JP2766121B2 (ja) | 集積回路と集積回路の故障検出回路 | |
| JPH0642277Y2 (ja) | 情報入力装置 | |
| KR940007251B1 (ko) | 클럭 듀티 검출회로 | |
| JP2951125B2 (ja) | 識別回路 | |
| JP3727417B2 (ja) | 論理シミュレーション装置 | |
| KR0147624B1 (ko) | 디지탈 출력의 이중화 장치 | |
| KR0160619B1 (ko) | 집적회로의 내부 동작 검출회로 | |
| JPH11353095A (ja) | キー入力装置 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JPS63228006A (ja) | 光学式座標検出装置 | |
| KR0177089B1 (ko) | 방사 노이즈 감소 키검색 방법 | |
| JPS6141426B2 (ja) | ||
| JP2853374B2 (ja) | フレーム同期回路 | |
| JPS63131610A (ja) | 検出回路 | |
| JPH0511683B2 (ja) | ||
| JPH01314991A (ja) | 光電スイッチ | |
| JPH0627644B2 (ja) | 光学式座標検出装置 | |
| JPH0690158A (ja) | パルス変調形光電スイッチ |