JPH07264159A - Ｓｄｈ伝送システム - Google Patents

Ｓｄｈ伝送システム

Info

Publication number
JPH07264159A
JPH07264159A JP6049349A JP4934994A JPH07264159A JP H07264159 A JPH07264159 A JP H07264159A JP 6049349 A JP6049349 A JP 6049349A JP 4934994 A JP4934994 A JP 4934994A JP H07264159 A JPH07264159 A JP H07264159A
Authority
JP
Japan
Prior art keywords
container
virtual container
transmission system
virtual
byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6049349A
Other languages
English (en)
Inventor
Tomohisa Furuta
智久 古田
Kouji Tanonaka
康次 田之中
Yasuo Takami
康夫 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6049349A priority Critical patent/JPH07264159A/ja
Priority to US08/375,283 priority patent/US5600648A/en
Priority to GB9501339A priority patent/GB2287608B/en
Publication of JPH07264159A publication Critical patent/JPH07264159A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【目的】 ＳＤＨ伝送システムに関し、スルーパスのパ
スのパスオーバヘッドを検出することができ、その内容
をチェックすることができるＳＤＨ伝送システムを提供
することを目的とするものである。 【構成】 ＳＤＨ伝送システムを構成するデマッピング
手段１１より得られた最上層ヴァーシャルコンテナVC-4
の中より、特定の階層の特定のヴァーシャルコンテナVC
-mを選択的に抽出するコンテナ選択手段１と、上記コン
テナ選択手段１より得られた特定のヴァーシャルコンテ
ナVC-mのパスオーバヘッドを処理するパスオーバヘッド
処理手段２とを備えた構成とするものである。この構成
によって、スルーパスのパスオーバヘッドを抽出し、チ
ェックできるので、保守点検が用意となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＳＤＨ(Synchronus,Digt
al,Hierarchy) 伝送システムに関し、特に、該システム
におけるスルーパスの監視装置に関するものである。
【０００２】
【従来技術】ＳＤＨ伝送方式での伝送単位である同期伝
送モジュールSTM-n 〔n;STM の大きさを区分するサフィ
ックス、STM;Synchronus Trnsport Module〕の基本単位
であるSTM-1 は図１３に示すように、セクショナルオー
バヘッドSOH 部とヴァーシャルコンテナVC-m〔ｍ；STM
に収容されるヴァーシャルコンテナの大きさを区分する
サフィックスであってこの場合４〕部で構成され、セク
ショナルオーバヘッドSOH は伝送に必要な制御情報が載
せられ、またヴァーシャルコンテナVC-4は実質的なデー
タ部である。図１３において横軸の１コラムは１バイト
であり、第１ローの図面上左のバイトから右のバイトに
向かって順次伝送され、更に第２ロー、第３ローの順で
伝送される。
【０００３】セクショナルオーバヘッドSOH にはRSOH(R
egenerater Sectianal Over Head)、MSOH(Multiplexer
Sectinal Over Head)が収納されているが、本願との関
係では下記の接続先情報を載せた接続先バイトＪ1 のヴ
ァーシャルコンテナVC-m内での位置を示すMSOH中のPoin
ter byte（以下ポインタという）Ｐ4 が重要である。該
ポインタＰ4 とヴァーシャルコンテナVC-4との結合した
状態を管理ユニット(Adminstarative Unit)AU-4 と称し
ている。
【０００４】管理ユニットAU-4に対して、該管理ユニッ
トAU-4を構成するヴァーシャルコンテナVC-4の位相は不
定である。そこで、図１３に示すヴァーシャルコンテナ
VC-4のポインタＰ4 には上記ヴァーシャルコンテナVC-4
の先頭バイトである接続先バイトＪ1 の位置が書き込ま
れている。
【０００５】管理ユニットAU-4のポインタＰ4 により接
続先バイトＪ1 が読み取れる。また、ヴァーシャルコン
テナVC-4の先頭部には上記接続先バイトＪ1 を含む表１
（後に説明）に示す各種の制御バイトよりなるパスオー
バヘッドPOH-4 を載せるようになっている。
【０００６】ヴァーシャルコンテナVC-4を集合させて更
に高速のパスである同期伝送モジュールSTM-n を形成す
ることができる。図１２(a) はSTM-4 を例示している。
すなわち、ヴァーシャルコンテナVC-41 〜VC-44 を連続
させるとともに、その前段にそれぞれのヴァーシャルコ
ンテナVC-4に対応するパスオーバヘッドPOH-41〜POH-
44、更にセクショナルオーバヘッドSOH-41〜SOH-44を配
置したものである。
【０００７】ヴァーシャルコンテナVC-4は図１７に示す
ように、更に小単位のヴァーシャルコンテナVC-m（以下
低速パスと呼ぶことがある）で階層的にマッピングする
ことができる。
【０００８】すなわち、図１４に示すようにヴァーシャ
ルコンテナVC-4は更にヴァーシャルコンテナVC-3とその
ポインタＰ3 よりなる属ユニット(Tributary Unit)TU-3
を３個含むことができる。
【０００９】ヴァーシャルコンテナVC-4と属ユニットTU
-3との関係は図１４(a),(b) に示すように、ヴァーシャ
ルコンテナVC-4を構成する２つおきのコラムの集合で、
１つの属ユニットTU-3を構成している。
【００１０】この場合、ポインタＰ3 は図１４(c) に示
すように、最初のコラムの上部に置かれ、ヴァーシャル
コンテナVC-3の先頭バイトである接続先バイトＪ1 の位
置が入れられる。ヴァーシャルコンテナVC-3が更に下層
のヴァーシャルコンテナVC-mで構成されるとき、図１４
NIPTと表示しているように、このポインタＰ3 は使用さ
れない（該属ユニットTU-3とそれ以下の低速パスの同期
がとれているので、下層のヴァーシャルコンテナVC-mの
位置を示す必要がない）。また、ヴァーシャルコンテナ
VC-3のパスオーバヘッドPOH-3 は、該パスオーバヘッド
POH-3 の先頭に表１に従って置かれている。
【００１１】上記ヴァーシャルコンテナVC-3は更に下層
のヴァーシャルコンテナVC-2とそのポインタＰ2 よりな
る７個の属ユニットTU-2で構成される。図１５(a),(b)
に示すように、属ユニットTU-2はヴァーシャルコンテナ
VC-3を構成するコラムの中、５個おきの１２のコラムを
集合させて形成することができる。更に、ヴァーシャル
コンテナVC-2は図１５(c) に示すように、上記属ユニッ
トTU-2の４個分をロー方向に連続させ、該４個の属ユニ
ットTU-2の各先頭バイトＶ1 〜Ｖ4 を除いたものであ
る。
【００１２】この関係において、ポインタＰ2 として、
各属ユニットTU-2の先頭バイトＶ1〜Ｖ4 の中、先頭バ
イトＶ1 ，Ｖ2 が用いられ、ここにヴァーシャルコンテ
ナVC-2の先頭バイトＶ5 の位置が書き込まれる。ヴァー
シャルコンテナVC-2のパスオーバヘッドPOH-2 は先頭バ
イトＶ5 中に表１に従って置かれる。更に、接続先バイ
トＪ2 は該先頭バイトＶ5 より１０４バイト目に置かれ
る。
【００１３】図１６(a),(b) に示すように属ユニットTU
-2は更に下層の属ユニットTU-12 を含むことができる。
属ユニットTU-12 は属ユニットTU-2を構成するコラム
中、２個置きの４個のコラムを集合させて形成する。更
に、属ユニットTU-12 を４個をロー方向に連続させ、か
つ、各属ユニットTU-12 の先頭バイトＶ1 〜Ｖ4 を除く
ことによってヴァーシャルコンテナVC-12 が得られる。
【００１４】この関係において、ポインタＰ12は各属ユ
ニットTU-12 の先頭バイトＶ1 〜Ｖ 4 の中、先頭バイト
Ｖ1 ，Ｖ2 が用いられ、ここにヴァーシャルコンテナVC
-12の先頭バイトＶ5 の位置が書き込まれる。
【００１５】ヴァーシャルコンテナVC-12 のパスオーバ
ヘッドPOH-12は先頭バイトＶ5 中に表１に従って置かれ
るが、接続先バイトＪ2 は該先頭バイトＶ5 より３６バ
イト目に置かれる。
【００１６】
【表１】
【００１７】上記表１において、接続先バイトＪ1 は上
記したように、ヴァーシャルコンテナVC-4、(VC-3 ) の
先頭位置を示すとともに、該ヴァーシャルコンテナVC-
4、(VC-3 ) の接続先情報が載せられている。ヴァーシ
ャルコンテナVC-2、(VC-12) では対応する接続先情報Ｊ
2 が上記先頭バイトＶ5 から上記した所定の位置に置か
れる。
【００１８】ビットエラーバイトＢ3 はヴァーシャルコ
ンテナVC-4、(VC-3 ) に載せられているデータのビット
エラー情報であり、ヴァーシャルコンテナVC-2、(VC-1
2) では対応するビットエラー情報が上記先頭バイトＶ
5 の第１及び第２ビットに置かれる。
【００１９】マッピングバイトＣ2 はヴァーシャルコン
テナVC-4、(VC-3 ) のマッピング状態を表すマッピング
情報であり、ヴァーシャルコンテナVC-2、(VC-12) では
対応するマッピング情報が上記先頭バイトＶ5 の第５〜
７ビットに置かれる。
【００２０】エラー数バイトＧ1 はヴァーシャルコンテ
ナVC-4、(VC-3 ) のエラーの発生状態を表しており、１
〜４ビットで、前段装置に受け入れられたときのエラー
数を、５ビット目で前段装置で受信されてから該前段装
置より送信されるまでにエラーが発生したか否かを表す
フラグが立てられる。このエラー数情報はヴァーシャル
コンテナVC-2、(VC-12) では第３ビットと第８ビットに
置かれるが、該第３ビットでは前段の装置までにエラー
が発生しているか否かのみを表示し、上記エラー数バイ
トＧ1 のようにエラー数までは表示しない。
【００２１】図１８は以上のような構成の同期伝送モジ
ュールSTM-n を伝送する状態を示したものである。始端
装置Ａで各階層のヴァーシャルコンテナVC-m、、
、を組み込んだ同期伝送モジュールSTM-n は回線選
択手段２０での設定状態に従って、各装置Ｂ，Ｃ，Ｄで
自装置が接続先になっているヴァーシャルコンテナVC-m
を落としながら伝送される。
【００２２】図１９は上記ＳＤＨシステムの概念を示す
ブロック図である。インターフェイス３０ａに４つのヴ
ァーシャルコンテナVC-41 〜VC-44 を含むSTM-41、同じ
く４つのヴァーシャルコンテナVC-45 〜VC-48 を含むST
M-42が入力された場合を考える。上記インターフェイス
３０ａでは上記各STM-41、STM-42のセクションオーバヘ
ッドSOH のRSOH部及びMSOH部が除去された管理ユニット
であるＡＵグループ（図１２で４つのセクショナルオー
バヘッドSOH のRSOH部と、MSOH部を除去した単位）AUG-
４1 、AUG-４2 が抽出され、デマッピング手段１１に入
力される。ここで、上記ＡＵグループAUG ４1 、AUG ４
2 より図１２(b) に示すようにポインタＰ41〜Ｐ44、Ｐ
45〜Ｐ48を持ったヴァーシャルコンテナVC-41〜VC-
44 、VC-45 〜VC-48 が抽出され（ポインタを持ったヴ
ァーシャルコンテナは管理ユニットＡＵであるが、以下
簡便のためにヴァーシャルコンテナＶＣを用いることが
ある）、各ヴァーシャルコンテナVC-41 〜VC-44 、VC-4
5 〜VC-48 は回線選択手段２０に入力される。
【００２３】回線選択手段２０では入力端子Ｓ〜Ｓ
と出力端子Ｒ〜Ｒの接続関係が設定されており、例
えば入力端子Ｓより入力されたヴァーシャルコンテナ
VC-4 1 は先ず出力端子Ｒより出力されるようになって
いる。
【００２４】デマッピング手段１１の対局にはマッピン
グ手段１２が備えられ、上記のようにデマッピングされ
た同期伝送モジュールSTM-4 が再びマッピングされて出
力される。例えば、図１９の例では、ヴァーシャルコン
テナVC-41 、VC-42 、VC-47及びこの装置で加えられた
ヴァーシャルコンテナVC-481が新たにマッピングされ
て、管理ユニットグループAUG-４12を形成し、またヴァ
ーシャルコンテナVC-43、VC-44 、VC-45 、VC-46 で新
たにマッピングされて管理ユニットグループAUG-４11を
形成する。
【００２５】上記管理ユニットグループAUG-４11と管理
ユニットグループAUG-４12はインターフェイス３０ｂで
それぞれRSOHとMSOHとがセクショナルオーバヘッドSOH
に付加されて同期伝送モジュールSTM-411 、STM-412 と
して出力される。
【００２６】上記ヴァーシャルコンテナVC-41 〜VC-48
の中、VC-48 が本装置で終端されている。すなわち、終
端処理手段８０でヴァーシャルコンテナVC-48 のパスオ
ーバヘッドPOH が処理され、インターフェイスを介して
出力される。また、ここで新たなヴァーシャルコンテナ
VC-mを付加することも可能である。すなわち、インター
フェイス３０ｄを介して入力されるVC-481に対してパス
オーバヘッド付加手段７０でパスオーバヘッドPOH が付
加され、マッピング手段１２で管理ユニットグループAU
G-４12に合成して出力される。
【００２７】上記デマッピング手段１１でデマッピング
されて得られたヴァーシャルコンテナVC-4が更にVC-3等
の下層のヴァーシャルコンテナVC-mを含むとき、回線選
択手段２０で該階層のヴァーシャルコンテナVC-mを抽出
して終端させたり、あるいは他の高速パスに載せかえる
ことができる。
【００２８】すなわち、図２０に示すように、回線選択
手段２０の内部にはコンテナ分離手段２１を設けて、ヴ
ァーシャルコンテナVC-4より下層のヴァーシャルコンテ
ナVC-mを分離する一方、コンテナ統合手段２２を設け
て、上記コンテナ分離手段２１で分離された下層のヴァ
ーシャルコンテナVC-mを統合するようにしている。
【００２９】以上のようにデマッピングされて得られた
各下層のヴァーシャルコンテナVC-3、VC-2、VC-12 も上
記ヴァーシャルコンテナVC-4と同様パスオーバヘッドの
終端処理をすることによって本装置で終端することがで
きることはもちろんである。
【００３０】尚、コンテナ分離手段２１の構成、統合手
段２２の構成は本発明の本質ではないのでここでは説明
を省略する。また、コンテナ分離手段２１及び終端処理
手段８０と同様の構成が本発明の説明に必要な程度に後
に説明されている。
【００３１】
【発明が解決しようとする課題】上記従来のシステムに
よると、パスオーバヘッドPOH はそのパスが終端するＳ
ＤＨ装置のみで検出することができる。ところが、ある
パスについて伝送中にエラーが発生した場合、途中のど
の段階でエラーが発生したのかの判断ができないことに
なり、従ってエラー発生原因の見極めや復旧に時間を要
することになる。そこで、近年ＣＣＩＴＴにおいても、
伝送途中でもパスオーバヘッドを構成する各制御バイト
あるいは制御ビットをモニタできるように、新たな規約
が作られたが、未だその規約を満たす装置が開発されて
いなかった。
【００３２】本発明は上記従来の事情に鑑みて提案され
たものであって、パスの終端装置でなく途中の通過装置
でも目的のパスのパスオーバヘッドを検出することがで
き、その内容をチェックすることができるＳＤＨ伝送シ
ステムを提供することを目的とするものである。
【００３３】
【課題を解決するための手段】本発明は上記の目的を達
成するために以下の手段を採用してる。即ち、図１に示
すように、ヴァーシャルコンテナVC-mが階層的にマッピ
ングされた同期伝送モジュールSTM-n を伝送単位として
ディジタル伝送するＳＤＨ伝送システムにおいて、該Ｓ
ＤＨ伝送システムを構成するデマッピング手段１１より
得られた最上層ヴァーシャルコンテナVC-4の中より、特
定の階層の特定のヴァーシャルコンテナVC-mを選択的に
抽出するコンテナ選択手段１と、上記コンテナ選択手段
１より得られた特定のヴァーシャルコンテナVC-mのパス
オーバヘッドを処理するパスオーバヘッド処理手段２と
を備えたことを特徴とするものである。
【００３４】上記コンテナ選択手段１は、複数の最上層
のヴァーシャルコンテナVC-4の中より目的とするヴァー
シャルコンテナVC-4を選択的に抽出する最上層コンテナ
選択手段１００と、上層のヴァーシアルコンテナVC-mよ
り下層のヴァーシャルコンテナVC-mを分離するコンテナ
分離手段２００と、上記コンテナ分離手段２００より得
られたヴァーシャルコンテナVC-mの中より目的とするヴ
ァーシャルコンテナVC-mを選択的に抽出する下層コンテ
ナ選択手段３００とを備える構成とする。
【００３５】また、上記パスオーバヘッド処理手段２
は、抽出されたヴァーシャルコンテナVC-mよりパスオー
バヘッドPOHmを抽出するヘッド抽出手段４００と、上記
ヘッド抽出手段４００より抽出されたパスオーバヘッド
の中の特定の情報バイトの状態をチェック表示するヘッ
ドチェック手段５００とを備える構成とする 上記構成において、上記パスオーバヘッド処理手段２で
の処理対象が、最上層のヴァーシャルコンテナVC-4であ
る場合には、上記コンテナ分離手段２００と、下層コン
テナ選択手段３００が省略された構成となる。
【００３６】上記パスオーバヘッド処理手段２での処理
対象が、ヴァーシャルコンテナVC-3であるとき、１組の
上記コンテナ分離手段２００と、下層コンテナ選択手段
３００を備える構成とする。
【００３７】上記パスオーバヘッド処理手段２での処理
対象が、ヴァーシャルコンテナVC-2であるとき、２組の
上記コンテナ分離手段２００と、下層コンテナ選択手段
３００を重層させた構成とする。
【００３８】上記パスオーバヘッド処理手段２での処理
対象が、ヴァーシャルコンテナVC-12 であるとき、３組
の上記コンテナ分離手段２００と、下層コンテナ選択手
段３００を重層させた構成とする。
【００３９】上記最上層コンテナ選択手段１００と下層
コンテナ選択手段３００で選択されるべきヴァーシャル
コンテナVC-mは制御手段３より設定できる構成とする。
上記ヘッドチェック手段５００はバーシャルコンテナVC
-mの接続先を表す接続先バイトＪ1 をチェックする接続
先情報処理部５１０、ビットエラー処理部５２０、マッ
ピング情報処理部５３０、エラー数情報処理部５４０を
備えた構成とすることができるq 上記接続先情報処理部５１０は、受信した接続先情報の
ＣＲＣ演算結果と、受信データに載せられたＣＲＣ期待
値とを比較する構成となっている。また、受信した接続
先情報と該接続先情報の期待値とを直接比較する構成と
してもよい。
【００４０】上記ビットエラー処理部５２０は、受信し
たデータのパリティの演算の結果と受信データに載せら
れたビットエラー情報とを比較して、所定時間内にビッ
トエラーの発生した回数を得る構成としている。
【００４１】上記エラー数処理部５４０でも、所定時間
内にエラーの発生した回数を計数する構成としている。
【００４２】
【作用】上記コンテナ選択手段１に対して制御手段３よ
り特定の階層の特定のヴァーシャルコンテナVC-mを設定
すると、該コンテナ選択手段１は、設定されたヴァーシ
ャルコンテナVC-mを抽出する。
【００４３】このように、抽出されたヴァーシャルコン
テナVC-mのパスオーバヘッドPOH-mをパスオーバヘッド
処理手段２で抽出し、チェックする。最上層コンテナ選
択手段１００に特定のヴァーシャルコンテナVC-4がＣＰ
Ｕ等の制御手段３より設定されると、チェック対象とな
るヴァーシャルコンテナVC-4のみを得ることができる。
【００４４】このようにして得られたヴァーシャルコン
テナVC-4は、コンテナ分離手段２００で更に下層のヴァ
ーシャルコンテナVC-mに分離され、次段の下層コンテナ
選択手段３００に入力される。この下層コンテナ選択手
段３００では上記最上層コンテナ選択手段１００と同
様、ＣＰＵ等の制御手段３によって設定された目的とす
るヴァーシャルコンテナVC-mのみを抽出することができ
る。
【００４５】上記コンテナ分離手段２００と、上記下層
コンテナ選択手段３００は上記ヴァーシャルコンテナVC
-4の階層構成に対応した重複構成とされる。これによっ
て上記最上層コンテナ選択手段１００で抽出された当該
ヴァーシャルコンテナVC-4を構成する最下層のヴァーシ
ャルコンテナVC-mを抽出することができる。
【００４６】目的とするヴァーシャルコンテナVC-Mが最
上層のヴァーシャルコンテナＣＶ4のみであるとき、上
記コンテナ分離手段２００と下層コンテナ選択手段３０
０を介さないでも上記最上層コンテナ選択手段１００の
みで目的とするヴァーシャルコンテナＣＶ4 が得られる
ことになる。
【００４７】一方、目的とするヴァーシャルコンテナVC
-mが下層のヴァーシャルコンテナVC-3であるとき、上記
コンテナ分離手段２００と下層コンテナ選択手段３００
は一組配設されることになる。
【００４８】また、目的とするヴァーシャルコンテナVC
-mが下層のヴァーシャルコンテナVC-2であるとき、上記
コンテナ分離手段２００と下層コンテナ選択手段３００
は２組重層して配設されることになる。
【００４９】更に、目的とするヴァーシャルコンテナVC
-mが最下層のヴァーシャルコンテナVC-12 であるとき、
上記コンテナ分離手段２００と下層コンテナ選択手段３
００は３組重層して配設されることになる。
【００５０】上記の最上層コンテナ選択手段１００ある
いは下層コンテナ選択手段１００が選択すべきヴァーシ
ャルコンテナVC-mは制御手段３によって設定される。従
って、オペレータは障害が発生しているヴァーシャルコ
ンテナVC-mのみを抽出し、以下のパスオーバヘッド処理
手段２で処理できることになる。
【００５１】パスオーバヘッド処理手段２では上記のよ
うに抽出されたヴァーシャルコンテナVC-mよりパスオー
バヘッドPOH-m を抽出し、チェックすることになる。こ
のパスオーバヘッド処理手段２では、接続先情報、ビッ
トエラー情報、マッピング情報、エラー数情報をチェッ
クすることになる。
【００５２】パスオーバヘッド処理手段２の機能は従来
の終端処理機能と類似しているが、本発明の接続先情報
Ｊ1 バイトに相当するエリアには従来は単にフレームの
先頭である旨の情報のみがいれられていたので、接続先
のチェックが不能であったこと、および、エラー数情報
に基づいて所定時間内でのエラー発生回数を知るように
なっている点で異なる。
【００５３】
【実施例】図２はヴァーシャルコンテナVC-4のチェック
を行うための本発明の一実施例ブロック図である。
【００５４】上記のようにデマッピング手段１１の出力
（回線選択手段２０の入力）の各チャンネルにはヴァー
シャルコンテナVC-4が出力されている。このヴァーシャ
ルコンテナVC-4が最上層コンテナ選択手段１００に入力
される。各チャンネルを流れるヴァーシャルコンテナVC
-4の接続先は設計段階で予め判っている。
【００５５】そこで、図３に示すように、最上層コンテ
ナ選択手段１００ではレジスタ１１１に目的とするヴァ
ーシャルコンテナVC-4に対応するチャンネルの番号を設
定すると、デコーダ１１２の対応するビットが“１”と
なって、ゲートＧ1 〜Ｇn の中の該当するゲートＧk を
開くようになっている。
【００５６】これによって目的とするヴァーシャルコン
テナVC-4がパスオーバヘッド処理手段２を構成するヘッ
ド抽出手段４００ａに入力されてパスオーバヘッドPOH-
4 が抽出され、その後ヘッドチェック手段５００で上記
のように抽出されたパスオーバヘッドPOH-4 が処理され
る。
【００５７】すなわち、上記のように抽出されたヴァー
シャルコンテナVC-4はヘッド抽出手段４００ａを構成す
るポインタ処理手段４１１とラッチ手段４１３に順次入
力される。ポインタ処理手段４１１には上記ヴァーシャ
ルコンテナVC-4が収容される同期伝送モジュールSTM-1
の先頭位置に対応して、フレームパルスＦｐが図示しな
いタイミング回路より出力されており、該ポインタ処理
手段４１１は該フレームパルスＦｐが入力されてから３
ロー目の、先頭バイトから９バイト目迄のポインタＰ4
の内容を読み取る。
【００５８】ポインタＰ4 には上記したようにヴァーシ
ャルコンテナVC-4の先頭バイトである接続先バイトＪ1
のポインタＰ4 からの位置（ポインタ部の９バイトのす
ぐ後のバイトが１）が書き込まれており、上記のように
ポインタ処理手段４１１で読まれた接続先バイトＪ1 の
位置をパルス発生手段４１２に初期設定する。
【００５９】パルス発生手段４１２は１バイトの長さに
同期したバイトパルスＢｐをカウントして、ヴァーシャ
ルコンテナVC-4のパスオーバヘッドPOH-4 の位置（パス
オーバヘッドPOH に対応したカウント数）で次段のラッ
チ手段４１３への取り込みパルスＳｐ４を出力する。
【００６０】そこで、上記のように接続先バイトＪ1 の
位置を初期設定しておくと、該接続先バイトＪ1 の位置
に対応するタイミングで最初の取り込みパルスＳｐ４が
出力され、その後パスオーバヘッドＰ4 を構成するビッ
トエラーバイトＢ3 、マッピングバイトＣ2 、エラー数
バイトＧ1 の位置で順次取り込みパルスＳｐ４が出力さ
れることになる。これによって、パスオーバヘッドPOH-
4 を構成する接続先バイトＪ1 、ビットエラーバイトＢ
3 、マッピングバイトＣ2 、エラーバイトＧ1が順次ラ
ッチ手段４１３にラッチされる。
【００６１】このようにラッチされたパスオーバヘッド
POH-4 の各制御バイトは、ヘッドチェック手段５００に
入力され、後述するようにそれぞれ対応する情報処理部
で処理される。
【００６２】図４はヴァーシャルコンテナVC-3のモニタ
を行うための本発明の他の一実施例ブロック図である。
最上層コンテナ選択手段１００の構成は前記ヴァーシャ
ルコンテナVC-4の例と全く同じである。
【００６３】上記最上層コンテナ選択手段１００で抽出
されたヴァーシャルコンテナVC-4はコンテナ分離手段２
００ａに入力されて、更に下層のヴァーシャルコンテナ
VC-3に分離される。尚、コンテナ分離手段２００ａの構
成自体は回線選択手段２０に用いられるコンテナ分離手
段２１と同じである。
【００６４】すなわち、最上層コンテナ選択手段１００
より得られたヴァーシャルコンテナVC-4はポインタ処理
手段２２０に入力され、ここで上記ポインタ処理手段４
１１と同様、接続先バイトＪ1 の位置を抽出して分離パ
ルス発生手段２３０に設定する。これによって分離パル
ス発生手段２３０は上記接続先バイトＪ1 の位置よりバ
イトパルスＢｐをカウントし、所定のタイミングで分離
パルスＰp3を発生する。
【００６５】この分離パルスＰp3はゲート手段２４０に
入力され、上記接続先バイトＪ1 の位置より３，６，９
…バイト目でヴァーシャルコンテナVC-3＃１（TU-3＃
１）に対応するゲートＧ31を開き、４，６，１０…バイ
ト目でヴァーシャルコンテナVC-3＃２（TU-3＃２）に対
応するゲートＧ32を開き、５，７，１１…バイト目でヴ
ァーシャルコンテナVC-3＃３（TU-3＃３）に対応するゲ
ートＧ33を開く（図１４参照）。
【００６６】このようにしてヴァーシャルコンテナVC-4
から分離された３個のヴァーシャルコンテナVC-3は下層
コンテナ抽出手段３００ａに入力される。この下層コン
テナ抽出手段３００ａの構成は最上層コンテナ選択手段
１００の構成と同じであるが、選択対象となるヴァーシ
ャルコンテナVC-3は３個であるので、ゲート数も３個と
なる。
【００６７】この下層コンテナ抽出手段１００ａで抽出
された目的とするヴァーシャルコンテナVC-3はヘッド抽
出手段４００ｂに入力される。このヘッド抽出手段４０
０ｂは前記したヴァーシャルコンテナVC-4に対するヘッ
ド抽出手段４００ａと同じ機能を備えている。
【００６８】すなわち、ヴァーシャルコンテナVC-3（属
ユニットTU-3）のポインタＰ3 は図１４に示すように、
ヴァーシャルコンテナVC-3の先頭部にあるので、ポイン
タ処理手段４２１で上記ポインタＰ3 を検出し、この値
をパルス発生手段４２２に設定する。パルス発生手段４
２２は上記のように設定れた値までバイトパルスを計数
して最初の取り込みパルスＳｐ３を出力し、その後ヴァ
ーシャルコンテナVC-3のパスオーバヘッドPOH-3 に対応
して順次取り込みパルスＳｐ３を出力する。
【００６９】この取り込みパルスＳｐ３を受けて、ラッ
チ手段４２３がヴァーシャルコンテナVC-3のパスオーバ
ヘッドPOH-3 を構成するそれぞれのバイトをラッチす
る。このよにラッチされたパスオーバヘッドPOH-3 は次
段のヘッドチェック手段５００に入力されて後述の処理
がなれる。
【００７０】図５は本発明をヴァーシャルコンテナVC-2
のパスオーバヘッドの検出に適用したブロック図であ
る。ヴァーシャルコンテナVC-3を抽出する迄の構成は上
記図４に示した例と全く同じである。
【００７１】下層コンテナ抽出手段３００ａより得られ
た目的とするヴァーシャルコンテナVC-3はコンテナ分離
手段２００ｂを構成するゲートＧ21〜Ｇ27に入力され
る。このゲートＧ21〜Ｇ27には上記分離パルス発生手段
２３０より得られる分離パルスＰp2が入力されて、接続
先バイトＪ1 より３，１０，１７…カウント目で属ユニ
ットTU-2＃１に対応するゲートＧ21を開き、４、１１、
１８…カウント目で属ユニットTU-2＃２に対応するゲー
トＧ22を開くといったように、図１５に示した内容に従
って順次ゲートが開かれる。
【００７２】これによって得られた属ユニットTU-2＃１
〜TU-2＃７は下層コンテナ抽出手段３００ｂに入力され
る。この下層コンテナ抽出手段３００ｂの構成は上記最
上層コンテナ選択手段１００、下層コンテナ選択手段３
００ａと全く同じであり、ここでＣＰＵ等の制御手段３
で設定されたヴァーシャルコンテナVC-2（属ユニットTU
-2）が次段のヘッド抽出手段４００ｃに入力される。
【００７３】図１６で説明したように属ユニットTU-2の
ポインタＰ2 は４個１組の属ユニットTU-2の先頭バイト
Ｖ1 〜Ｖ4 の中の先頭バイトＶ1 、Ｖ2 に載せられてい
る。一方、分離パルス発生手段２３０は属ユニットTU-3
の長さに対応するフレームパルスＦｐ２（図１５からも
明らかなように１２コラムごとのパルス）を発生してお
り、ポインタ処理手段４３１ではこのフレームパルスＦ
ｐ２に同期して各属ユニットTU-2の先頭コラムＶ1 〜Ｖ
4 を抽出する。ここで、ポインタＰ2 が載せられている
先頭バイトＶ1 、Ｖ2 を読んで、パルス発生手段４３２
にポインタＰ2 の位置を知らせる。
【００７４】これによって、パルス発生手段４３２がポ
インタ位置（先頭バイトＶ5 の位置）とそこから１０４
バイト目の位置で取り込みパルスＳｐ2 を出力し、上記
先頭バイトＶ5 と接続先バイトＪ2 がラッチ手段４３３
にラッチされ、次いで次段でのヘッドチェック処理がな
される。
【００７５】図６はヴァーシャルコンテナVC-12 のパス
オーバヘッドを検出するためのブロック図である。ヴァ
ーシャルコンテナVC-2を抽出する迄の構成は上記図５に
示した場合と全く同じである。
【００７６】下層コンテナ抽出手段３００ｂより得られ
た目的とするヴァーシャルコンテナVC-2はコンテナ分離
手段２００ｃを構成するゲートＧ11〜Ｇ13に入力され
る。このゲートＧ11〜Ｇ13には上記分離パルス発生手段
２３０より得られる分離パルスＰp12 が入力されて、先
頭バイトＶ1 より３，６，９…カウント目でTU-12 ＃１
に対応するゲートＧ11を開き、４，７，１０…カウント
目でTU-12 ＃２に対応するゲートＧ12を開くといったよ
うに、図１６に示した内容に従って順次ゲートが開かれ
る。これによって得られた属ユニットTU-12 ＃１〜TU-1
2 ＃３は下層コンテナ抽出手段３００ｃに入力される。
この下層コンテナ抽出手段３００ｃの構成は上記下層コ
ンテナ抽出手段３００ａ、３００ｂと全く同じであり、
ここで設定されたヴァーシャルコンテナVC-12 （属ユニ
ットTU-12 ）が次段のヘッド抽出手段４００ｄのラッチ
手段４４３に入力される。
【００７７】上記したように属ユニットTU-12 のポイン
タＰ12は４個１組の属ユニットTU-12 の先頭バイトＶ1
〜Ｖ4 の中の先頭バイトＶ1 、Ｖ2 に載せられている。
一方、分離パルス発生手段２３０は属ユニットTU-2の長
さに対応するフレームパルスＦｐ１２（図１６からも明
らかなように３コラムごとのパルス）を発生しており、
このパルスＦｐ１２によって各属ユニットTU-2の先頭コ
ラムＶ1 〜Ｖ4をポインタ抽出手段４４１で抽出する。
ここで、ポインタＰ12が載せられている先頭バイト
Ｖ1 、Ｖ2 を読んで、パルス発生手段４４２にポインタ
Ｐ12の位置を知らせる。
【００７８】これによって、パルス発生手段４４２のポ
インタ位置（先頭バイトＶ5 の位置）とそこから３６バ
イト目の位置で取り込みパルスＳｐ12を出力することに
よって、上記先頭バイトＶ5 と接続先バイトＪ2 をラッ
チ手段４４３にラッチする。
【００７９】上記のようにラッチ手段４１３〜４４３に
ラッチされたパスオーバヘッドはヘッドチェック手段５
００に入力されて該パスオーバヘッドを構成する各情報
が処理される。
【００８０】図７はヘッドチェック手段５００を構成す
る接続先情報処理部５１０を示すブロック図である。上
記のように、ヴァーシャルコンテナVC-4,VC-3 より得ら
れた接続先バイトＪ1 及び、ヴァーシャルコンテナVC-
2,VC-12より得られた接続先バイトＪ2 は、該接続先バ
イトＪ1,Ｊ2 が１６個で１つの接続先を表わすようにな
っている。
【００８１】以下接続先バイトＪ1 を例に説明すると、
図８に示すように先頭の接続先バイトＪ11の先頭ビット
には、該ビット１６個の接続先バイトＪ1 k （ｋ；１〜
１６）の集合がなす１フレームの先頭である旨のフラグ
（フレームビットＦｂｊ）が立てられている。
【００８２】上記したように、接続先バイトＪ1 k は順
次ラッチ手段４１３（４２３、４３３、４４３）のラッ
チＬｊに保持され、次段の受信メモリ５１１に入力され
る。受信メモリ５１１は上記先頭の接続先バイトＪ11の
フレームビットＦｂｊによって起動され、順次１６個の
接続先バイトＪ1 k が登録され、その内容が表示装置５
１２に表示される。
【００８３】一方、上記接続先バイトＪ1 を同期検出回
路５１３に入力し、ここでフレームビットＦｂの入力タ
イミングを検出する。これによって入力される接続先バ
イトＪ1 が同期はずれを起こしているか否か検出され
る。ここで、同期はずれを検出すると、無効信号発生回
路５１４が起動して、表示装置５１２の表示を無効にす
る。
【００８４】更に、上記受信メモリ５１１に入力された
１フレーム分の接続先バイトＪ1 kは順次該受信メモリ
５１１より読み出されて、ＣＲＣ演算回路５１５でＣＲ
Ｃが１バイトずつ演算されその結果がＣＲＣ比較回路５
１６に入力される。一方、１フレームの先頭バイトの上
記フレームビットＦｂ以外の７ビットにＣＲＣの期待値
を載せて、上記ＣＲＣ比較回路５１６に入力するように
なっているので、該比較回路５１６では、受信デ−タの
ＣＲＣ演算結果と次のフレームのＣＲＣ期待値とが比較
されることになる。この結果、両者に相違があると送信
途中でエラーを発生していることになるので、無効信号
発生回路５１４を起動して表示装置５１２の表示を無効
にする。更に、回線切断等の高次群障害が発生したとき
にも上記無効信号発生回路５１４は起動する。
【００８５】尚、期待値として、１フレ−ム（１６個の
Ｊ1 バイト）の内容をそのまま期待値メモリ５１７に記
憶させ、上記受信メモリ５１１の内容と期待値メモリ５
１７の内容を比較回路５１８で比較する構成としてもよ
いことはもちろんである。
【００８６】図９はヘッドチェック手段５００を構成す
るビットエラー情報処理部５２０を示すブロック図であ
る。上記のようにして抽出されたヴァーシャルコンテナ
VC-mの主信号はバイポーラエラー演算回路５２１に入力
され、ここで各ビット単位のパリティが演算され、その
結果が比較器５２２に入力される。ここで、ヴァーシャ
ルコンテナVC-4,VC-3 については８ビットで演算結果が
示されるが、ヴァーシャルコンテナVC-2,VC-12に付いて
は２ビットで演算結果が示される。
【００８７】一方、前段の装置で検出されたバイポーラ
エラーの算出結果はビットエラーバイトＢ3 （ヴァーシ
ャルコンテナVC-2,VC-12に付いては先頭バイトＶ5 の第
１，２ビット）に載せられて、上記ラッチ手段４１３
（４２３、４３３、４４３）のラッチＬｂにラッチさ
れ、そこで、上記ビットエラーが演算されたフレームの
次のフレームのビットエラーバイトＢ3 （第１，２ビッ
ト）と上記ビットエラーの演算結果が比較器５２２で比
較される。カウンタ５２３では所定時間に発生したエラ
ーの数を計数するようにし、その値が表示装置５２４に
表示される。上記所定時間の管理はマイクロコンピュー
タ等の制御手段３によって管理され、上記所定時間とし
て例えば１秒が選ばれる。
【００８８】図１０はマッピング情報処理部５３０のブ
ロック図である。この場合、上記ラッチ手段４１３（４
２３、４３３、４４３）のラッチＬｃにラッチされてい
る内容を表示装置５３１で表示するのみで足りる。尚、
高次群障害が発生したときには、該表示は無効となる。
【００８９】図１１はエラー数情報処理部５４０のブロ
ック図である。ラッチ手段４１３（４２３、４３３、４
４３）のラッチＬｇにラッチされたエラー数バイトＧ1
の中、第１〜４ビット（ヴァーシャルコンテナVC-2,VC-
12に付いては先頭バイトＶ5の第３ビット）すなわち、
前段の装置で受信したときのエラー数がデコーダ５４１
に入力される。次いで、次段のカウンタ５４２は、所定
時間の間に上記デコーダに何らかの数値が設定された回
数を計数し、その値を表示装置５４４に表示する。上記
所定時間は接続先バイトＪ1 のチェック時と同様制御手
段３によって管理される。
【００９０】上記ラッチ４１３ｇにラッチされたエラー
数バイトＧ1 の中の第５ビット（ヴァーシャルコンテナ
VC-2,VC-12に付いては先頭バイトＶ5 の第８ビット）、
すなわち前段の装置でエラーが発生しているか否かを示
すフラグは、ラッチ５４３に保持され表示装置５４４に
表示される。
【００９１】以上、各処理部５１０〜５４０での検出結
果を表示装置で表示するようにしているが、制御手段３
に入力して、警報装置等を作動させるようにしてもよい
ことはもち論である。
【００９２】また、パスオーバヘッドPOH を回路的に処
理する方法を説明したが、上記デマッピング手段１１よ
り得られる全ての階層の全てのヴァーシャルコンテナVC
-mのパスオーバヘッドPOH を上記のようにラッチ手段に
保持するようにし、マイクロコンピュータに組み込まれ
たプログラムで特定のヴァーシャルコンテナVC-mを抽出
して各制御バイト（Ｊ1,Ｊ2,Ｂ3,Ｃ2,Ｇ1 ）あるいは、
先頭バイトＶ5 の各制御ビットをチェックするようにし
てもよい。
【００９３】
【発明の効果】上記したように本発明はデマッピング手
段の出力を回線選択手段に入力させる一方、コンテナ選
択手段に導いて特定のヴァーシャルコンテナを抽出し、
該特定のヴァーシャルコンテナのパスオーバヘッドに付
いてチェックを行うようにしているので、通常の伝送に
支障を来すことなくパスオーバヘッドの検出をすること
ができる。また、各階層のコンテナ選択手段には、オペ
レータが目的とするヴァーシャルコンテナを設定できる
ので、オペレータは任意のヴァーシャルコンテナを抽出
することができる。
【００９４】従って、伝送途中でエラーが発生したとき
に、エラー箇所を迅速に見つけることができ、保守サー
ビスを向上させることができる。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の一実施例ブロック図である。
【図３】最上層（下層）コンテナ選択手段を示すブロッ
ク図である。
【図４】本発明の一実施例ブロック図である。
【図５】本発明の一実施例ブロック図である。
【図６】本発明の一実施例ブロック図である。
【図７】接続先情報処理手段のブロック図である。
【図８】接続先フレーム構成の概念図である。
【図９】ビットエラー情報処理手段のブロック図であ
る。
【図１０】マッピング情報処理手段のブロック図であ
る。
【図１１】エラー数情報処理手段のブロック図である。
【図１２】同期伝送モジュールSTM-4 とSTM-1 関係概念
図である。
【図１３】同期伝送モジュールとヴァーシャルコンテナ
VC-4の概念図である。
【図１４】ヴァーシャルコンテナVC-4とヴァーシャルコ
ンテナVC-3の概念図である。
【図１５】ヴァーシャルコンテナVC-3とヴァーシャルコ
ンテナVC-2の概念図である。
【図１６】ヴァーシャルコンテナVC-3とヴァーシャルコ
ンテナVC-12 の概念図である。
【図１７】階層構成概念図である。
【図１８】同期伝送モジュールでの伝送状態を示す概念
図である。
【図１９】従来のＳＤＨシステムの概念図である。
【図２０】回線選択手段の概念図である。
【符号の説明】 １ コンテナ選択手段 ２ パスオーバヘッド処理手段 ３ 制御手段 １１ デマッピング手段 １００ 最上層コンテナ選択手段 ２００ コンテナ分離手段 ３００ 下層コンテナ選択手段 ４００ ヘッド抽出手段 ５００ ヘッドチェック手段 ５１０ 接続先情報処理部 ５１５ ＣＲＣ演算回路 ５１６、５１８、５２２ 比較回路 ５１７ 期待値メモリ ５２０ ビットエラー情報処理部 ５２１ バイオポーラエラー演算回路 ５２３、５４２ カウンタ ５３０ マッピング情報処理部 ５４０ エラー数情報処理部 ５４１ デコーダ VC-m(m=4,3,2,12) ヴァーシャルコンテナ POH-m パスオーバヘッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高見 康夫 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株式会 社内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 ヴァーシャルコンテナ(VC-m)が階層的に
    マッピングされた同期伝送モジュール(STM-n) を伝送単
    位としてディジタル伝送するＳＤＨ(Synchronus,Digta
    l,Hierarchy) 伝送システムにおいて、 該ＳＤＨ伝送システムを構成するデマッピング手段(11)
    より得られた最上層ヴァーシャルコンテナ(VC-4)の中よ
    り、特定の階層の特定のヴァーシャルコンテナ(VC-m)を
    選択的に抽出するコンテナ選択手段(1) と、 上記コンテナ選択手段(1) より得られた特定のヴァーシ
    ャルコンテナ(VC-m)のパスオーバヘッドを処理するパス
    オーバヘッド処理手段(2) とを備えたことを特徴とする
    ＳＤＨ伝送システム。
  2. 【請求項２】 上記コンテナ選択手段(1) が：複数の最
    上層のヴァーシャルコンテナ(VC-4)の中より目的とする
    ヴァーシャルコンテナ(VC-4)を選択的に抽出する最上層
    コンテナ選択手段(100) と、 上層のヴァーシアルコンテナ(VC-m)より下層のヴァーシ
    ャルコンテナ(VC-m)を分離するコンテナ分離手段(200)
    と、 上記コンテナ分離手段(200) より得られたヴァーシャル
    コンテナ(VC-m)の中より目的とするヴァーシャルコンテ
    ナ(VC-m)を選択的に抽出する下層コンテナ選択手段(30
    0) とを備えた請求項１に記載のＳＤＨ伝送システム。
  3. 【請求項３】 上記パスオーバヘッド処理手段(2) が：
    抽出されたヴァーシャルコンテナ(VC-m)よりパスオーバ
    ヘッド(POH-m) を抽出するヘッド抽出手段(400) と、 上記ヘッド抽出手段(400) より抽出されたパスオーバヘ
    ッドの中の特定の情報バイトの状態をチェック表示する
    ヘッドチェック手段(500) とよりなる請求項１に記載の
    ＳＤＨ伝送システム。
  4. 【請求項４】 上記パスオーバヘッド処理手段(2) での
    処理対象を最上層のヴァーシャルコンテナ(VC-4)とし、
    上記コンテナ分離手段(200) と、下層コンテナ選択手段
    (300) が省略された請求項２に記載のＳＤＨ伝送システ
    ム。
  5. 【請求項５】 少なくとも１組の上記コンテナ分離手段
    (200) と、下層コンテナ選択手段(300) を備え、目的と
    する階層のヴァーシャルコンテナ(VC-m)を抽出する請求
    項２に記載のＳＤＨ伝送システム。
  6. 【請求項６】 １組の上記コンテナ分離手段(200) と、
    下層コンテナ選択手段(300) を備え、ヴァーシャルコン
    テナ(VC-3)を抽出する請求項５に記載のＳＤＨ伝送シス
    テム。
  7. 【請求項７】 ２組の上記コンテナ分離手段(200) と、
    下層コンテナ選択手段(300) を重層させ、ヴァーシャル
    コンテナ(VC-2)を抽出する請求項５に記載のＳＤＨ伝送
    システム。
  8. 【請求項８】 ３組の上記コンテナ分離手段(200) と、
    下層コンテナ選択手段(300) を重層させ、ヴァーシャル
    コンテナ(VC-12) を抽出する請求項５に記載のＳＤＨ伝
    送システム。
  9. 【請求項９】 上記最上層コンテナ選択手段(100) およ
    び下層コンテナ選択手段(300) で選択されるべきヴァー
    シャルコンテナ(VC-m)を設定する制御手段(3) を備えた
    請求項３に記載のＳＤＨ伝送システム。
  10. 【請求項１０】上記ヘッドチェック手段(500) がバーシ
    ャルコンテナ（VC-m) の接続先情報をチェックする接続
    先情報処理部(510) を備えた請求項３に記載のＳＤＨ伝
    送システム。
  11. 【請求項１１】上記接続先情報処理部(510) が、受信し
    た接続先情報のＣＲＣ演算を行うＣＲＣ演算回路(515)
    と、該ＣＲＣ演算回路(515) による演算結果と受信デー
    タに載せられたＣＲＣ期待値とを比較する比較回路(51
    6) を備えた請求項９に記載のＳＤＨ伝送システム。
  12. 【請求項１２】上記接続先情報処理部(510) が、受信し
    た接続先情報と予め期待値メモリ(517) に収納された接
    続先情報の期待値とを比較する比較回路(518) を備えた
    請求項９に記載のＳＤＨ伝送システム。
  13. 【請求項１３】上記ヘッドチェック手段(500) が、バー
    シャルコンテナ（VC-m) のビットエラーを表すビットエ
    ラー情報をチェックするビットエラー処理部(520) を備
    えた請求項３に記載のＳＤＨ伝送システム。
  14. 【請求項１４】上記ビットエラー処理部(520) が、受信
    したデータのパリティの演算を行うバイポーラエラー演
    算回路(521) と、該バイポーラエラー演算回路(521) の
    演算結果と受信データに載せられたビットエラー情報と
    を比較する比較回路(522) と、該比較の結果をカウント
    して所定時間内にビットエラーの発生した回数を計数す
    るカウンタ(523) を備えた請求項１２に記載のＳＤＨ伝
    送システム。
  15. 【請求項１５】上記ヘッドチェック手段(500) が、バー
    シャルコンテナ（VC-m) のマッピング情報をチェックす
    るマッピング情報処理部(530) を備えた請求項３に記載
    のＳＤＨ伝送システム。
  16. 【請求項１６】上記ヘッドチェック手段(500) が、バー
    シャルコンテナ（VC-m) のエラー数を表すエラー数情報
    をチェックするエラー数情報処理部(540) を備えた請求
    項３に記載のＳＤＨ伝送システム。
  17. 【請求項１７】上記エラー数処理部(540) が、上記エラ
    ー数情報よりエラーの発生を検出するデコーダ(541)
    と、該デコーダ(541) の検出結果より、所定時間内にエ
    ラーの発生した回数を計数するカウンタ(542) を備えた
    請求項１５に記載のＳＤＨ伝送システム。
JP6049349A 1994-03-18 1994-03-18 Ｓｄｈ伝送システム Withdrawn JPH07264159A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6049349A JPH07264159A (ja) 1994-03-18 1994-03-18 Ｓｄｈ伝送システム
US08/375,283 US5600648A (en) 1994-03-18 1995-01-19 SDH transmission system
GB9501339A GB2287608B (en) 1994-03-18 1995-01-24 SDH Transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6049349A JPH07264159A (ja) 1994-03-18 1994-03-18 Ｓｄｈ伝送システム

Publications (1)

Publication Number Publication Date
JPH07264159A true JPH07264159A (ja) 1995-10-13

Family

ID=12828547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6049349A Withdrawn JPH07264159A (ja) 1994-03-18 1994-03-18 Ｓｄｈ伝送システム

Country Status (3)

Country Link
US (1) US5600648A (ja)
JP (1) JPH07264159A (ja)
GB (1) GB2287608B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502263B2 (ja) * 1993-06-18 1996-05-29 日本電気株式会社 エラ―検出方式
JP2616486B2 (ja) * 1995-05-17 1997-06-04 日本電気株式会社 同期網リングネットワークシステム
KR0151908B1 (ko) * 1995-12-21 1998-11-02 양승택 동기식 디지틀 회선분배 장치
US6876624B1 (en) * 1996-01-30 2005-04-05 Hitachi, Ltd. Multiplex conversion unit
US5841762A (en) * 1996-03-29 1998-11-24 British Telecommunications Public Limited Company Monitoring a synchronous digital hierarchy transmission path
DE19616286A1 (de) * 1996-04-24 1997-10-30 Sel Alcatel Ag Synchrones Übertragungssystem mit Fehlerortungsfunktion und Monitoreinrichtung dafür
US5787074A (en) * 1996-06-28 1998-07-28 Mci Communications Corporation System and method for monitoring point activation
US6912201B1 (en) * 1996-07-12 2005-06-28 Fujitsu Limited Pointer processing apparatus, POH terminating process apparatus, method of POH terminating process and pointer/POH terminating process apparatus in SDH transmission system
US7301953B1 (en) * 1996-10-22 2007-11-27 Sprint Communications Company L.P. Method and system for transporting a secondary communication signal with a primary communication signal
US7643500B1 (en) 1996-10-22 2010-01-05 Sprint Communications Company L.P. Overhead replication for SONET signals
DE19742583C2 (de) * 1997-09-26 1999-10-07 Siemens Ag Verfahren und Anordnung zum Betreiben von an ein Ringnetz angeschlossenen Netzeinrichtungen in einem Zubringernetz eines Kommunikationsnetzes
DK176240B1 (da) * 1997-12-29 2007-04-16 Tellabs Denmark As Fremgangsmåde til og multipleksingstruktur for indföjning af et antal virtuelle containere af höjere orden i en STM-ramme af höjere orden i et SDH-system
US6765928B1 (en) 1998-09-02 2004-07-20 Cisco Technology, Inc. Method and apparatus for transceiving multiple services data simultaneously over SONET/SDH
JP3485250B2 (ja) * 1999-02-17 2004-01-13 富士通株式会社 従属同期装置及び該従属同期装置を有するｓｄｈ装置
WO2001047194A1 (en) * 1999-12-20 2001-06-28 Kabushiki Kaisha Toshiba Digital signal transmitter
DE10047510A1 (de) * 2000-09-26 2002-04-11 Alcatel Sa Transportmodul für SDH/SONET
US6836486B2 (en) * 2000-12-21 2004-12-28 Nortel Networks Limited Switching of low order data structures using a high order switch
US6931006B1 (en) * 2000-12-22 2005-08-16 Applied Micro Circuits Corporation System and method for selectively broadcasting a multidimensional digital frame structure
US6847657B1 (en) * 2000-12-22 2005-01-25 Applied Micro Circuits Corporation System and method for programming synchronization criteria in a multidimensional digital frame structure
IL144059A0 (en) * 2001-06-28 2002-04-21 Lightscape Networks Ltd Overhead handling method and system for high order data streams
US7567587B1 (en) 2003-01-10 2009-07-28 Pmc-Sierra, Inc. Method and architecture for the extraction and/or insertion of SONET or SDH path overhead data streams
CN1841977B (zh) * 2005-04-01 2011-07-27 华为技术有限公司 一种光网络高阶开销处理装置及其方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479629A (ja) * 1990-07-23 1992-03-13 Nippon Telegr & Teleph Corp <Ntt> Ｓｄｈディジタル多重伝送路の監視方式
US5331641A (en) * 1990-07-27 1994-07-19 Transwitch Corp. Methods and apparatus for retiming and realignment of STS-1 signals into STS-3 type signal
CA2047982C (en) * 1990-07-27 1997-01-28 Hiroshi Yamashita Atm cell format conversion system
DE69227736T2 (de) * 1991-08-30 1999-04-29 Nec Corp., Tokio/Tokyo Einfügen des "virtueller untergeordneter Pfad ist leer" Signals unter Verwendung des Zeitschlitzvermittlungsverfahrens
CA2078632C (en) * 1991-09-19 1997-12-30 Tatsuhiko Nakagawa Sts-1 signal processing method and device which can prevent subsequent terminal equipment from generating unnecessary alarm
JPH05167551A (ja) * 1991-12-18 1993-07-02 Fujitsu Ltd 同期通信システムにおけるポインターの付け替え方式

Also Published As

Publication number Publication date
US5600648A (en) 1997-02-04
GB2287608A (en) 1995-09-20
GB2287608B (en) 1998-09-23
GB9501339D0 (en) 1995-03-15

Similar Documents

Publication Publication Date Title
JPH07264159A (ja) Ｓｄｈ伝送システム
US6094737A (en) Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames
US5857092A (en) Interface apparatus for SDH/SONET interconnection
US5850387A (en) Processor device for terminating and creating synchronous transport signals
DE69534623T2 (de) Integrierte kommunikationsverbindungen für einen verteilten digitalen querverbinder mit merhfachen koppelfeldern
US20030161355A1 (en) Multi-mode framer and pointer processor for optically transmitted data
EP0981216A2 (en) Fault detection and isolation in a synchronous optical network (SONET) and in a synchronous digital hierarchy (SDH) network
US6765933B1 (en) Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks
US5751720A (en) Pointer processor and pointer processing scheme for SDH/SONET transmission system
US6839871B2 (en) Method for transparent multiplexing of SONET/ SDH streams
JP3483103B2 (ja) 通信ネットワーク間インタフェース装置及びその方法
JP2600596B2 (ja) クロスコネクト装置
JP3859268B2 (ja) Ｓｄｈ伝送方式におけるポインタ処理装置
JP3161911B2 (ja) 回線切替方法及び回線切替装置
CA2472980A1 (en) Communications system
US5917818A (en) Synchronous digital hierarchy digital cross-connection apparatus
US5706280A (en) Transmission quality monitoring system for a digital communication network
US7447239B2 (en) Transmission path monitoring
US20050174948A1 (en) Received path trace detection apparatus
WO2000072526A1 (en) Method and arrangement for enhancing the handling of tti identifier
US20040042415A1 (en) Method and apparatus for identifying hierarchical data structures
JP3189271B2 (ja) Ｓｄｈ伝送の故障時伝送路無瞬断切替システム及び方法
GB2276296A (en) Checking synchronization in a communication network
KR100464484B1 (ko) 에스디에이치 망에서의 데이터 에러 카운팅 처리장치
US20010023494A1 (en) BIP-N processing apparatus and BIP-N processing method therefor

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605