JPH07264850A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH07264850A JPH07264850A JP6050380A JP5038094A JPH07264850A JP H07264850 A JPH07264850 A JP H07264850A JP 6050380 A JP6050380 A JP 6050380A JP 5038094 A JP5038094 A JP 5038094A JP H07264850 A JPH07264850 A JP H07264850A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- power supply
- time signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】負荷変動に起因するスイッチング周波数の変化
を小さくすることによって、小形で高効率のスイッチン
グ電源を実現することにある。 【構成】スイッチ素子の両端に印加される電圧の最低点
を検出してスイッチ素子をターンオンするように構成さ
れた電圧共振型のスイッチング電源において、スイッチ
素子の両端に印加される電圧の最低点を実質的に検出す
る手段と、スイッチ素子のターンオンと同時に起動され
て所定の時間信号を出力する時間信号発生手段と、この
時間信号発生手段から時間信号が出力されている間は最
低点検出信号に基づくスイッチ素子のターンオンを禁止
する手段を設けたことを特徴とするもの。
を小さくすることによって、小形で高効率のスイッチン
グ電源を実現することにある。 【構成】スイッチ素子の両端に印加される電圧の最低点
を検出してスイッチ素子をターンオンするように構成さ
れた電圧共振型のスイッチング電源において、スイッチ
素子の両端に印加される電圧の最低点を実質的に検出す
る手段と、スイッチ素子のターンオンと同時に起動され
て所定の時間信号を出力する時間信号発生手段と、この
時間信号発生手段から時間信号が出力されている間は最
低点検出信号に基づくスイッチ素子のターンオンを禁止
する手段を設けたことを特徴とするもの。
Description
【０００１】
【産業上の利用分野】本発明は各種の電子機器の電源装
置として使用されるスイッチング電源に関するものであ
り、特にスイッチング損失を減少させることにより電源
装置の効率を向上させ、小形化を可能にした共振型スイ
ッチング電源の改良に関する。
置として使用されるスイッチング電源に関するものであ
り、特にスイッチング損失を減少させることにより電源
装置の効率を向上させ、小形化を可能にした共振型スイ
ッチング電源の改良に関する。
【０００２】
【従来の技術】従来から、スイッチング電源のスイッチ
ング損失を減少させる目的で、図３に示すような電流不
連続モードフライバック共振回路が使用されてきた。こ
れは、２次側電流がゼロになった後に１次側巻線のイン
ダクタンスと共振コンデンサとで電圧共振する現象を利
用したものである。
ング損失を減少させる目的で、図３に示すような電流不
連続モードフライバック共振回路が使用されてきた。こ
れは、２次側電流がゼロになった後に１次側巻線のイン
ダクタンスと共振コンデンサとで電圧共振する現象を利
用したものである。
【０００３】図３において、ＶINは例えばＡＣ入力を整
流した電圧である。Ｃ1は平滑のためのコンデンサであ
り、電圧ＶINの入力端子の一方と接地点の間に接続され
ている。Ｒ1は制御回路ＣＴＬを起動させるための抵抗
で、その一端はインダクタンスＬpの１次巻線（以下１
次巻線Ｌpという）の一端に接続され、他端は制御回路
ＣＴＬに接続されている。Ｑ1はスイッチ素子として用
いるＭＯＳＦＥＴで、ドレインは１次巻線Ｌpの他端に
接続され、ソースは接地点に接続され、ゲートは制御回
路ＣＴＬに接続されている。なお、スイッチ素子Ｑ1は
バイポーラトランジスタでも構わない。Ｌsは２次巻線
のインダクタンスであって以下２次巻線Ｌsといい、ＬB
はバイアス巻線のインダクタンスで以下バイアス巻線Ｌ
Bという。これら１次巻線Ｌp，２次巻線Ｌsおよびバイ
アス巻線ＬBはトランスＴの同一コアに巻かれている。
Ｃrは共振用のコンデンサでスイッチ素子Ｑ1のソース−
ドレイン間に並列に接続されているが、１次巻線Ｌpと
並列に取り付けても同じ効果がある。Ｄ1は制御回路Ｃ
ＴＬの電源を作るための整流用ダイオード、Ｃ3は平滑
用コンデンサ、Ｒ2，Ｒ3はバイアス巻線電圧ＶBの整流
平滑出力を分圧して制御回路ＣＴＬに入力するための抵
抗である。ダイオードＤ1のアノードはバイアス巻線ＬB
の一端に接続され、ダイオードＤ1のカソードは抵抗
Ｒ2，Ｒ3の分圧回路を介して接地点に接続されるととも
にコンデンサＣ3を介して接地点に接続され、抵抗Ｒ2と
Ｒ3の接続点は制御回路ＣＴＬに接続されている。ま
た、これらダイオードＤ1のカソードと抵抗Ｒ2とコンデ
ンサＣ3の接続点は抵抗Ｒ1と制御回路ＣＴＬの接続点に
も接続されている。
流した電圧である。Ｃ1は平滑のためのコンデンサであ
り、電圧ＶINの入力端子の一方と接地点の間に接続され
ている。Ｒ1は制御回路ＣＴＬを起動させるための抵抗
で、その一端はインダクタンスＬpの１次巻線（以下１
次巻線Ｌpという）の一端に接続され、他端は制御回路
ＣＴＬに接続されている。Ｑ1はスイッチ素子として用
いるＭＯＳＦＥＴで、ドレインは１次巻線Ｌpの他端に
接続され、ソースは接地点に接続され、ゲートは制御回
路ＣＴＬに接続されている。なお、スイッチ素子Ｑ1は
バイポーラトランジスタでも構わない。Ｌsは２次巻線
のインダクタンスであって以下２次巻線Ｌsといい、ＬB
はバイアス巻線のインダクタンスで以下バイアス巻線Ｌ
Bという。これら１次巻線Ｌp，２次巻線Ｌsおよびバイ
アス巻線ＬBはトランスＴの同一コアに巻かれている。
Ｃrは共振用のコンデンサでスイッチ素子Ｑ1のソース−
ドレイン間に並列に接続されているが、１次巻線Ｌpと
並列に取り付けても同じ効果がある。Ｄ1は制御回路Ｃ
ＴＬの電源を作るための整流用ダイオード、Ｃ3は平滑
用コンデンサ、Ｒ2，Ｒ3はバイアス巻線電圧ＶBの整流
平滑出力を分圧して制御回路ＣＴＬに入力するための抵
抗である。ダイオードＤ1のアノードはバイアス巻線ＬB
の一端に接続され、ダイオードＤ1のカソードは抵抗
Ｒ2，Ｒ3の分圧回路を介して接地点に接続されるととも
にコンデンサＣ3を介して接地点に接続され、抵抗Ｒ2と
Ｒ3の接続点は制御回路ＣＴＬに接続されている。ま
た、これらダイオードＤ1のカソードと抵抗Ｒ2とコンデ
ンサＣ3の接続点は抵抗Ｒ1と制御回路ＣＴＬの接続点に
も接続されている。
【０００４】Ｄ2は２次巻線Ｌsに発生した電圧を整流す
るためのダイオード、Ｃ2は平滑用コンデンサである。
ダイオードＤ2のアノードは２次巻線Ｌsの一端に接続さ
れ、カソードは出力端子の一方に接続されるとともにコ
ンデンサＣ2の一端に接続されている。コンデンサＣ2の
他端は２次巻線Ｌsの他端に接続されるとともに出力端
子の他方に接続されている。
るためのダイオード、Ｃ2は平滑用コンデンサである。
ダイオードＤ2のアノードは２次巻線Ｌsの一端に接続さ
れ、カソードは出力端子の一方に接続されるとともにコ
ンデンサＣ2の一端に接続されている。コンデンサＣ2の
他端は２次巻線Ｌsの他端に接続されるとともに出力端
子の他方に接続されている。
【０００５】ゼロクロス検出回路ＺＣＤはバイアス巻線
電圧ＶBのゼロクロスを検出する。このゼロクロス出力
Ｖ1を遅延回路ＤＬＹにより一定時間（共振周期の１／
４）遅延させた後、波形整形回路ＷＳに加えてエッジ微
分を行って制御回路ＣＴＬの同期信号とする。波形整形
回路ＷＳでのエッジ微分は制御回路ＣＴＬの同期が立ち
上がりエッジまたは立ち下がりエッジで取れる場合は必
要ない。
電圧ＶBのゼロクロスを検出する。このゼロクロス出力
Ｖ1を遅延回路ＤＬＹにより一定時間（共振周期の１／
４）遅延させた後、波形整形回路ＷＳに加えてエッジ微
分を行って制御回路ＣＴＬの同期信号とする。波形整形
回路ＷＳでのエッジ微分は制御回路ＣＴＬの同期が立ち
上がりエッジまたは立ち下がりエッジで取れる場合は必
要ない。
【０００６】このように構成される回路は基本的にはフ
ライバックコンバータである。すなわち、スイッチ素子
Ｑ1がオンのときは２次巻線Ｌsに誘導される電圧によっ
てダイオードＤ2が逆バイアスされるので２次巻線Ｌsに
は電流は流れない。スイッチ素子Ｑ1がオンのとき１次
巻線Ｌpは電圧ＶINで励磁されてトランスＴにはエネル
ギーが蓄積される。スイッチ素子Ｑ1がオフのとき２次
巻線Ｌsは出力電圧でリセットされ、トランスＴに蓄積
されたエネルギーは負荷に供給される。
ライバックコンバータである。すなわち、スイッチ素子
Ｑ1がオンのときは２次巻線Ｌsに誘導される電圧によっ
てダイオードＤ2が逆バイアスされるので２次巻線Ｌsに
は電流は流れない。スイッチ素子Ｑ1がオンのとき１次
巻線Ｌpは電圧ＶINで励磁されてトランスＴにはエネル
ギーが蓄積される。スイッチ素子Ｑ1がオフのとき２次
巻線Ｌsは出力電圧でリセットされ、トランスＴに蓄積
されたエネルギーは負荷に供給される。
【０００７】図３の回路の動作を図４の波形図を用いて
説明する。（Ｇ）に示すように制御回路ＣＴＬからスイ
ッチ素子Ｑ1のゲート−ソース間にスイッチ素子Ｑ1のタ
ーンオンのしきい値を越える電圧ＶGSのパルス信号が印
加されるとスイッチ素子Ｑ1はターンオンする。この結
果ドレイン電流ＩDはVIN/Lpの勾配で増加して（Ａ）の
ような波形になる。設定されている出力電圧に応じた時
間ＴONが経過してスイッチ素子Ｑ1がターンオフすると
トランスＴに蓄えられたエネルギーは２次巻線Ｌsから
出力されコンデンサＣ2を充電する。ダイオードＤ2を流
れる電流ＩsはダイオードＤ2の順方向電圧を無視すると
（Ｂ）のようにほぼ-Vout/Lsの勾配で減少してやがてゼ
ロになる。電流Ｉsがゼロになる前に再びスイッチ素子
Ｑ1をターンオンする方式の電流連続モードフライバッ
クコンバータもあるが、ここでは電流Ｉsが一旦ゼロに
なる電流不連続モードを対象にしている。
説明する。（Ｇ）に示すように制御回路ＣＴＬからスイ
ッチ素子Ｑ1のゲート−ソース間にスイッチ素子Ｑ1のタ
ーンオンのしきい値を越える電圧ＶGSのパルス信号が印
加されるとスイッチ素子Ｑ1はターンオンする。この結
果ドレイン電流ＩDはVIN/Lpの勾配で増加して（Ａ）の
ような波形になる。設定されている出力電圧に応じた時
間ＴONが経過してスイッチ素子Ｑ1がターンオフすると
トランスＴに蓄えられたエネルギーは２次巻線Ｌsから
出力されコンデンサＣ2を充電する。ダイオードＤ2を流
れる電流ＩsはダイオードＤ2の順方向電圧を無視すると
（Ｂ）のようにほぼ-Vout/Lsの勾配で減少してやがてゼ
ロになる。電流Ｉsがゼロになる前に再びスイッチ素子
Ｑ1をターンオンする方式の電流連続モードフライバッ
クコンバータもあるが、ここでは電流Ｉsが一旦ゼロに
なる電流不連続モードを対象にしている。
【０００８】電流ＩsがゼロになるとダイオードＤ2がオ
フになり２次巻線Ｌsは高インピーダンス状態になる。
この結果、１次巻線電圧はインダクタンスＬpとコンデ
ンサＣrによに定まる周期で共振を始めて余弦波を描き
ながら下降していく。これをスイッチ素子Ｑ1のドレイ
ン−ソース間電圧ＶDSでみると、（Ｃ）のようにVIN+N
(Vo+Vf)から余弦波を描きながらVIN-N*(Vo+Vf)まで減少
する。なお、ＶfはダイオードＤ2の順方向電圧である。
フになり２次巻線Ｌsは高インピーダンス状態になる。
この結果、１次巻線電圧はインダクタンスＬpとコンデ
ンサＣrによに定まる周期で共振を始めて余弦波を描き
ながら下降していく。これをスイッチ素子Ｑ1のドレイ
ン−ソース間電圧ＶDSでみると、（Ｃ）のようにVIN+N
(Vo+Vf)から余弦波を描きながらVIN-N*(Vo+Vf)まで減少
する。なお、ＶfはダイオードＤ2の順方向電圧である。
【０００９】一般に、ＭＯＳＦＥＴのスイッチング損失
は、そのドレイン−ソース間寄生容量をＣossとする
と、0.5*(Coss+Cr)*VDS*VDS*fで表わされる（ｆはスイ
ッチング周波数）ので、ドレイン−ソース間電圧ＶDSが
大きくなるとスイッチング損失は非常に大きくなり、大
きなヒートシンクを必要とするなどその熱設計が難しく
なる。また、周波数にも比例するためスイッチング周波
数を大きくすると同様にスイッチング損失が増大する。
は、そのドレイン−ソース間寄生容量をＣossとする
と、0.5*(Coss+Cr)*VDS*VDS*fで表わされる（ｆはスイ
ッチング周波数）ので、ドレイン−ソース間電圧ＶDSが
大きくなるとスイッチング損失は非常に大きくなり、大
きなヒートシンクを必要とするなどその熱設計が難しく
なる。また、周波数にも比例するためスイッチング周波
数を大きくすると同様にスイッチング損失が増大する。
【００１０】そこで、図３の回路では（Ｃ）に示すよう
に共振波形の最低点を検出してこの点でＭＯＳＦＥＴを
オンにすることによりドレイン−ソース間電圧ＶDSを小
さくしてスイッチング損失を最小にしている。バイアス
巻線ＬBには（Ｄ）に示すような波形が得られるが、こ
の波形のゼロクロス点はドレイン−ソース間電圧ＶDSの
最低点よりも１／４共振周期だけ進んでいるため実際に
はこの時間だけ遅延したものを使用する必要がある。
（Ｆ）に示す波形整形回路ＷＳの出力Ｖ2がそのパルス
であり、このパルスＶ2で制御回路ＣＴＬの同期をとっ
てスイッチ素子Ｑ1をオンにするトリガをかける。
に共振波形の最低点を検出してこの点でＭＯＳＦＥＴを
オンにすることによりドレイン−ソース間電圧ＶDSを小
さくしてスイッチング損失を最小にしている。バイアス
巻線ＬBには（Ｄ）に示すような波形が得られるが、こ
の波形のゼロクロス点はドレイン−ソース間電圧ＶDSの
最低点よりも１／４共振周期だけ進んでいるため実際に
はこの時間だけ遅延したものを使用する必要がある。
（Ｆ）に示す波形整形回路ＷＳの出力Ｖ2がそのパルス
であり、このパルスＶ2で制御回路ＣＴＬの同期をとっ
てスイッチ素子Ｑ1をオンにするトリガをかける。
【００１１】以上のような動作を行う結果、スイッチン
グ周期ＴはT=TON+TOFF+Trとなる。Ｔrはインダクタンス
ＬpとコンデンサＣrから決まる共振周期の半分であっ
て、その値はほぼTr=π{Lp(Cr+Coss)}1/2で表すことが
でき一定値である。
グ周期ＴはT=TON+TOFF+Trとなる。Ｔrはインダクタンス
ＬpとコンデンサＣrから決まる共振周期の半分であっ
て、その値はほぼTr=π{Lp(Cr+Coss)}1/2で表すことが
でき一定値である。
【００１２】
【発明が解決しようとする課題】しかし、ＴON，ＴOFF
は入力電圧ＶINおよび出力負荷によって大きく変化する
ことになり、特に負荷の影響が大きい。負荷として定格
の数％から１００％までの変化を考えるとスイッチング
周期Ｔは１０倍以上も変化する。前述したようにスイッ
チング損失はスイッチング周波数にも比例しているため
１０倍以上の周波数変化（通常数１０ｋＨｚから数１０
０ｋＨｚ）があると最高周波数での損失が大きくなっ
て、最低周波数を引き上げることは難しい。これは機器
の小形化を阻む要因になる。
は入力電圧ＶINおよび出力負荷によって大きく変化する
ことになり、特に負荷の影響が大きい。負荷として定格
の数％から１００％までの変化を考えるとスイッチング
周期Ｔは１０倍以上も変化する。前述したようにスイッ
チング損失はスイッチング周波数にも比例しているため
１０倍以上の周波数変化（通常数１０ｋＨｚから数１０
０ｋＨｚ）があると最高周波数での損失が大きくなっ
て、最低周波数を引き上げることは難しい。これは機器
の小形化を阻む要因になる。
【００１３】また、トランス，入力フィルタ等も１０倍
以上の非常に広範囲の周波数帯をカバーしなければなら
ず、設計が極めて困難になる。本発明はこれらの問題点
に着目したものであり、その目的は、負荷変動に起因す
るスイッチング周波数の変化を小さくすることによっ
て、小形で高効率のスイッチング電源を実現することに
ある。
以上の非常に広範囲の周波数帯をカバーしなければなら
ず、設計が極めて困難になる。本発明はこれらの問題点
に着目したものであり、その目的は、負荷変動に起因す
るスイッチング周波数の変化を小さくすることによっ
て、小形で高効率のスイッチング電源を実現することに
ある。
【００１４】
【課題を解決するための手段】本発明のスイッチング電
源は、スイッチ素子の両端に印加される電圧の最低点を
検出してスイッチ素子をターンオンするように構成され
た電圧共振型のスイッチング電源において、スイッチ素
子の両端に印加される電圧の最低点を実質的に検出する
手段と、スイッチ素子のターンオンと同時に起動されて
所定の時間信号を出力する時間信号発生手段と、この時
間信号発生手段から時間信号が出力されている間は最低
点検出信号に基づくスイッチ素子のターンオンを禁止す
る手段を設けたことを特徴とする。
源は、スイッチ素子の両端に印加される電圧の最低点を
検出してスイッチ素子をターンオンするように構成され
た電圧共振型のスイッチング電源において、スイッチ素
子の両端に印加される電圧の最低点を実質的に検出する
手段と、スイッチ素子のターンオンと同時に起動されて
所定の時間信号を出力する時間信号発生手段と、この時
間信号発生手段から時間信号が出力されている間は最低
点検出信号に基づくスイッチ素子のターンオンを禁止す
る手段を設けたことを特徴とする。
【００１５】
【作用】スイッチ素子の両端に印加される電圧の最低点
の検出信号に基づくスイッチ素子のターンオン動作は、
モノマルチ回路からパルス幅信号が出力されている間は
禁止される。これにより、負荷変動などに起因するスイ
ッチ素子のスイッチング周波数の変化を小さくでき、ス
イッチング周波数付近での最適設計が可能になることか
ら電源の小形化や高効率化が実現できる。
の検出信号に基づくスイッチ素子のターンオン動作は、
モノマルチ回路からパルス幅信号が出力されている間は
禁止される。これにより、負荷変動などに起因するスイ
ッチ素子のスイッチング周波数の変化を小さくでき、ス
イッチング周波数付近での最適設計が可能になることか
ら電源の小形化や高効率化が実現できる。
【００１６】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例の回路図であり、図３と共
通する部分には同一の符号を付けている。図１と図３の
異なる点は、スイッチ素子Ｑ1として用いるＭＯＳＦＥ
Ｔを駆動する制御回路ＣＴＬの出力パルスによりトリガ
起動されるモノマルチ回路ＭＭと、Ｄタイプフリップフ
ロップＦＦを追加していることである。すなわち、Ｄタ
イプフリップフロップＦＦのデータ端子Ｄにはモノマル
チ回路ＭＭの出力パルスが加えられ、クロック端子ＣＫ
には遅延回路ＤＬＹを介してゼロクロス検出回路ＺＣＤ
の出力信号が加えられている。Ｄタイプフリップフロッ
プＦＦは、ゼロクロス検出回路ＺＣＤの出力信号に基づ
くスイッチ素子Ｑ1のターンオンを所定時間禁止する手
段として機能する。
る。図１は本発明の一実施例の回路図であり、図３と共
通する部分には同一の符号を付けている。図１と図３の
異なる点は、スイッチ素子Ｑ1として用いるＭＯＳＦＥ
Ｔを駆動する制御回路ＣＴＬの出力パルスによりトリガ
起動されるモノマルチ回路ＭＭと、Ｄタイプフリップフ
ロップＦＦを追加していることである。すなわち、Ｄタ
イプフリップフロップＦＦのデータ端子Ｄにはモノマル
チ回路ＭＭの出力パルスが加えられ、クロック端子ＣＫ
には遅延回路ＤＬＹを介してゼロクロス検出回路ＺＣＤ
の出力信号が加えられている。Ｄタイプフリップフロッ
プＦＦは、ゼロクロス検出回路ＺＣＤの出力信号に基づ
くスイッチ素子Ｑ1のターンオンを所定時間禁止する手
段として機能する。
【００１７】図１の回路では、スイッチ素子Ｑ1をオン
にすると同時に禁止パルスとして用いる所定のパルス幅
のパルス信号を発生するモノマルチ回路ＭＭを起動す
る。制御回路ＣＴＬはこのモノマルチ回路ＭＭがパルス
を出力している間、ゼロクロス検出回路ＺＣＤの検出パ
ルスを無視する。すなわち、この期間はゼロクロス検出
信号が禁止される。ＤタイプフリップフロップＦＦは制
御回路ＣＴＬからスイッチ素子Ｑ1に加えられるパルス
の立ち上がりを禁止が終了した後の最初のゼロクロス信
号のエッジ（本実施例では立ち上がり）と同期させる。
にすると同時に禁止パルスとして用いる所定のパルス幅
のパルス信号を発生するモノマルチ回路ＭＭを起動す
る。制御回路ＣＴＬはこのモノマルチ回路ＭＭがパルス
を出力している間、ゼロクロス検出回路ＺＣＤの検出パ
ルスを無視する。すなわち、この期間はゼロクロス検出
信号が禁止される。ＤタイプフリップフロップＦＦは制
御回路ＣＴＬからスイッチ素子Ｑ1に加えられるパルス
の立ち上がりを禁止が終了した後の最初のゼロクロス信
号のエッジ（本実施例では立ち上がり）と同期させる。
【００１８】このような図１の回路の動作を図２の波形
図を用いて説明する。（Ｊ）に示すように制御回路ＣＴ
Ｌからスイッチ素子Ｑ1のゲート−ソース間にスイッチ
素子Ｑ1のターンオンのしきい値を越える電圧ＶGSのパ
ルス信号が印加されるとスイッチ素子Ｑ1はターンオン
する。一方、モノマルチ回路ＭＭはスイッチ素子Ｑ1が
オンになると同時に起動され、（Ｇ）に示すようなパル
ス幅ＴBのパルス信号Ｖ3をＤタイプフリップフロップＦ
Ｆのデータ端子Ｄに入力する。
図を用いて説明する。（Ｊ）に示すように制御回路ＣＴ
Ｌからスイッチ素子Ｑ1のゲート−ソース間にスイッチ
素子Ｑ1のターンオンのしきい値を越える電圧ＶGSのパ
ルス信号が印加されるとスイッチ素子Ｑ1はターンオン
する。一方、モノマルチ回路ＭＭはスイッチ素子Ｑ1が
オンになると同時に起動され、（Ｇ）に示すようなパル
ス幅ＴBのパルス信号Ｖ3をＤタイプフリップフロップＦ
Ｆのデータ端子Ｄに入力する。
【００１９】スイッチ素子Ｑ1がターンオンすることに
よりドレイン電流ＩDはVIN/Lpの勾配で増加して（Ａ）
のような波形になる。設定出力電圧に応じた時間ＴONが
経過してスイッチ素子Ｑ1がターンオフするとトランス
Ｔに蓄えられたエネルギーは２次巻線Ｌsから出力され
コンデンサＣ2を充電する。ダイオードＤ2を流れる電流
ＩsはダイオードＤ2の順方向電圧を無視すると（Ｂ）の
ようにほぼ-Vout/Lsの勾配で減少してやがてゼロにな
る。電流ＩsがゼロになるとダイオードＤ2がオフになっ
て２次巻線Ｌsは高インピーダンス状態になる。この結
果、１次巻線電圧はインダクタンスＬpとコンデンサＣr
により定まる周期で共振を始めて余弦波を描きながら下
降していき、禁止期間中は共振を繰り返す。これをスイ
ッチ素子Ｑ1のドレイン−ソース間電圧ＶDSでみると
（Ｃ）のようになり、バイアス巻線ＬBには（Ｄ）に示
すような波形ＶBが得られる。
よりドレイン電流ＩDはVIN/Lpの勾配で増加して（Ａ）
のような波形になる。設定出力電圧に応じた時間ＴONが
経過してスイッチ素子Ｑ1がターンオフするとトランス
Ｔに蓄えられたエネルギーは２次巻線Ｌsから出力され
コンデンサＣ2を充電する。ダイオードＤ2を流れる電流
ＩsはダイオードＤ2の順方向電圧を無視すると（Ｂ）の
ようにほぼ-Vout/Lsの勾配で減少してやがてゼロにな
る。電流ＩsがゼロになるとダイオードＤ2がオフになっ
て２次巻線Ｌsは高インピーダンス状態になる。この結
果、１次巻線電圧はインダクタンスＬpとコンデンサＣr
により定まる周期で共振を始めて余弦波を描きながら下
降していき、禁止期間中は共振を繰り返す。これをスイ
ッチ素子Ｑ1のドレイン−ソース間電圧ＶDSでみると
（Ｃ）のようになり、バイアス巻線ＬBには（Ｄ）に示
すような波形ＶBが得られる。
【００２０】ゼロクロス検出回路ＺＣＤはバイアス巻線
ＬBの出力波形ＶBのゼロクロスを検出して（Ｅ）のよう
なパルス信号Ｖ1を出力する。このパルス信号Ｖ1は遅延
回路ＤＬＹに加えられて（Ｆ）に示すように共振周期の
１／４に相当する時間Ｔd遅延された後、クロックＶ2と
してＤタイプフリップフロップＦＦのクロック端子ＣＫ
に入力される。（Ｈ）にＤタイプフリップフロップＦＦ
の出力パルスＶ4を示す。ＤタイプフリップフロップＦ
Ｆの出力パルスＶ4は、禁止期間中に加えられる最初の
クロックＶ2の立ち上がりでＬレベルになり、禁止期間
後に加えられる最初のクロックＶ2の立ち上がりでＨレ
ベルになる。波形整形回路ＷＳはＤタイプフリップフロ
ップＦＦの出力パルスＶ4の立ち上がりを微分して
（Ｉ）に示すようなパルス信号Ｖ5を生成し、同期信号
として制御回路ＣＴＬに入力する。制御回路ＣＴＬはこ
のパルスＶ5で制御回路ＣＴＬの同期をとってスイッチ
素子Ｑ1をオンにするトリガをかける。
ＬBの出力波形ＶBのゼロクロスを検出して（Ｅ）のよう
なパルス信号Ｖ1を出力する。このパルス信号Ｖ1は遅延
回路ＤＬＹに加えられて（Ｆ）に示すように共振周期の
１／４に相当する時間Ｔd遅延された後、クロックＶ2と
してＤタイプフリップフロップＦＦのクロック端子ＣＫ
に入力される。（Ｈ）にＤタイプフリップフロップＦＦ
の出力パルスＶ4を示す。ＤタイプフリップフロップＦ
Ｆの出力パルスＶ4は、禁止期間中に加えられる最初の
クロックＶ2の立ち上がりでＬレベルになり、禁止期間
後に加えられる最初のクロックＶ2の立ち上がりでＨレ
ベルになる。波形整形回路ＷＳはＤタイプフリップフロ
ップＦＦの出力パルスＶ4の立ち上がりを微分して
（Ｉ）に示すようなパルス信号Ｖ5を生成し、同期信号
として制御回路ＣＴＬに入力する。制御回路ＣＴＬはこ
のパルスＶ5で制御回路ＣＴＬの同期をとってスイッチ
素子Ｑ1をオンにするトリガをかける。
【００２１】以上のような動作を行う結果、スイッチン
グ周期ＴはT=TB+Trとなる。ここでＴrに着目すると、イ
ンダクタンスＬpとコンデンサＣrから決まる共振周期Ｔ
resとＴBとは非同期であるため、０からＴresまで変化
する。なお、ＴresはほぼTre s=２π{Lp(Cr+Coss)}1/2で
表すことができ一定値である。従って、スイッチ素子Ｑ
1のスイッチング周期はT=Tb〜Tb+Tresと変化するが、一
般にＴresはスイッチング周期Ｔの数分の１であり、こ
の結果周期Ｔの変化率は数１０％程度に抑えることがで
きる。すなわち、本発明を用いれば周波数変化が微少で
あるためスイッチング周期Ｔそのものを比較的高い値に
設定することが可能になり、機器の小形化を達成でき
る。
グ周期ＴはT=TB+Trとなる。ここでＴrに着目すると、イ
ンダクタンスＬpとコンデンサＣrから決まる共振周期Ｔ
resとＴBとは非同期であるため、０からＴresまで変化
する。なお、ＴresはほぼTre s=２π{Lp(Cr+Coss)}1/2で
表すことができ一定値である。従って、スイッチ素子Ｑ
1のスイッチング周期はT=Tb〜Tb+Tresと変化するが、一
般にＴresはスイッチング周期Ｔの数分の１であり、こ
の結果周期Ｔの変化率は数１０％程度に抑えることがで
きる。すなわち、本発明を用いれば周波数変化が微少で
あるためスイッチング周期Ｔそのものを比較的高い値に
設定することが可能になり、機器の小形化を達成でき
る。
【００２２】なお、上記実施例ではバイアス巻線電圧を
帰還して出力電圧を制御する回路を示したが、出力電圧
に高精度を要求する場合は２次側よりフォトカプラ等を
用いて帰還をかけるようにしてもよい。また、本発明は
実施例の制御方式に限定されるものではなく、例えば電
流不連続モードフライバックコンバータにも適用でき
る。
帰還して出力電圧を制御する回路を示したが、出力電圧
に高精度を要求する場合は２次側よりフォトカプラ等を
用いて帰還をかけるようにしてもよい。また、本発明は
実施例の制御方式に限定されるものではなく、例えば電
流不連続モードフライバックコンバータにも適用でき
る。
【００２３】また、上記実施例では実質的にスイッチ素
子の両端に印加される電圧の最低点を検出するのにあた
ってバイアス巻線電圧のゼロクロス点を検出している
が、例えば電流の変化から検出してもよいし、スイッチ
素子の両端に印加される電圧そのものを検出するように
してもよい。また、時間信号発生手段はモノマルチ回路
に限るものではなく、カウンタやアナログ的な時定数回
路であってもよい。
子の両端に印加される電圧の最低点を検出するのにあた
ってバイアス巻線電圧のゼロクロス点を検出している
が、例えば電流の変化から検出してもよいし、スイッチ
素子の両端に印加される電圧そのものを検出するように
してもよい。また、時間信号発生手段はモノマルチ回路
に限るものではなく、カウンタやアナログ的な時定数回
路であってもよい。
【００２４】また、スイッチ素子Ｑ1のターンオンを所
定時間禁止する手段はＤタイプフリップフロップに限る
ものではなく、実質的に同様の機能を有する論理ゲート
で構成してもよい。
定時間禁止する手段はＤタイプフリップフロップに限る
ものではなく、実質的に同様の機能を有する論理ゲート
で構成してもよい。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
スイッチ素子の両端に印加される電圧の最低点検出を一
定期間禁止したことによって発振周期に一定の固定部分
が発生し、スイッチ素子のスイッチングの最小周期をこ
の一定周期で制限することができる。
スイッチ素子の両端に印加される電圧の最低点検出を一
定期間禁止したことによって発振周期に一定の固定部分
が発生し、スイッチ素子のスイッチングの最小周期をこ
の一定周期で制限することができる。
【００２６】この結果、スイッチ素子のスイッチング周
波数変化が非常に小さくなり、電源を構成するトランス
や入力フィルタ等をこの周波数付近で最適化することが
可能になり、高効率化及び小形化を実現できる。具体的
には、従来例では１０倍以上の周波数変化を数１０％程
度に抑えられる。従来の電源では、小形化のために最低
周波数を引き上げると最高周波数も高くなるため実際上
の最低周波数は数１０ｋＨｚがせいぜいであったが、本
発明によれば数１００ｋＨｚに引き上げることが可能に
なり、トランスを数分の１に小形化できる。
波数変化が非常に小さくなり、電源を構成するトランス
や入力フィルタ等をこの周波数付近で最適化することが
可能になり、高効率化及び小形化を実現できる。具体的
には、従来例では１０倍以上の周波数変化を数１０％程
度に抑えられる。従来の電源では、小形化のために最低
周波数を引き上げると最高周波数も高くなるため実際上
の最低周波数は数１０ｋＨｚがせいぜいであったが、本
発明によれば数１００ｋＨｚに引き上げることが可能に
なり、トランスを数分の１に小形化できる。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の動作を説明する波形図である。
【図３】従来の装置の一例を示す回路図である。
【図４】図３の動作を説明する波形図である。
ＺＣＤ ゼロクロス検出回路 ＤＬＹ 遅延回路 ＦＦ Ｄタイプフリップフロップ ＣＴＬ 制御回路 Ｑ1 スイッチ素子 ＭＭ モノマルチ回路
Claims (1)
- 【請求項１】スイッチ素子の両端に印加される電圧の最
低点を検出してスイッチ素子をターンオンするように構
成された電圧共振型のスイッチング電源において、 スイッチ素子の両端に印加される電圧の最低点を実質的
に検出する手段と、 スイッチ素子のターンオンと同時に起動されて所定の時
間信号を出力する時間信号発生手段と、 この時間信号発生手段から時間信号が出力されている間
は最低点検出信号に基づくスイッチ素子のターンオンを
禁止する手段を設けたことを特徴とするスイッチング電
源。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06050380A JP3116338B2 (ja) | 1994-03-22 | 1994-03-22 | スイッチング電源 |
| US08/394,874 US5497311A (en) | 1994-03-22 | 1995-02-27 | Switching power source of the voltage resonance type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06050380A JP3116338B2 (ja) | 1994-03-22 | 1994-03-22 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264850A true JPH07264850A (ja) | 1995-10-13 |
| JP3116338B2 JP3116338B2 (ja) | 2000-12-11 |
Family
ID=12857277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06050380A Expired - Lifetime JP3116338B2 (ja) | 1994-03-22 | 1994-03-22 | スイッチング電源 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5497311A (ja) |
| JP (1) | JP3116338B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638574B2 (en) | 2010-11-02 | 2014-01-28 | Fuji Electric Co., Ltd. | Semiconductor control device for a switching regulator and a switching regulator using the semiconductor control device |
| JP2020519221A (ja) * | 2017-05-03 | 2020-06-25 | 日立オートモティブシステムズ株式会社 | フライバックコンバータ |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219314B1 (ko) * | 1992-09-25 | 1999-09-01 | 무라따 미치히로 | 공진형 전원 회로 |
| DE4437459C1 (de) * | 1994-10-19 | 1995-11-23 | Siemens Ag | Schaltnetzteil |
| KR100219659B1 (ko) * | 1997-08-27 | 1999-09-01 | 윤종용 | 인쇄기용 전원공급제어장치 |
| US6147420A (en) * | 1997-12-16 | 2000-11-14 | Lear Automotive Dearborn, Inc. | Wireless switching system |
| US5986897A (en) * | 1998-06-29 | 1999-11-16 | Philips Electronics North America Corporation | Switched-mode power supply having a circuit arrangement for turning the switching device when a voltage on the switching device is at a minimum |
| JP2000156978A (ja) * | 1998-11-17 | 2000-06-06 | Fuji Electric Co Ltd | ソフトスイッチング回路 |
| IT1308452B1 (it) * | 1999-04-23 | 2001-12-17 | Fiat Ricerche | Convertitore dc-dc a transizione risonante e metodo di controllo dellatransizione risonante di un convertitore dc-dc |
| EP1101275B1 (en) * | 1999-05-26 | 2008-12-31 | Nxp B.V. | Converter for the conversion of an input voltage into an output voltage |
| US6295212B1 (en) * | 2000-01-19 | 2001-09-25 | Bias Power Technology, Inc. | Switching power supply with storage capacitance and power regulation |
| KR100986762B1 (ko) * | 2003-09-08 | 2010-10-08 | 페어차일드코리아반도체 주식회사 | 스위칭 전원 공급 장치 및 전원 공급 방법 |
| JP4774903B2 (ja) * | 2005-10-17 | 2011-09-21 | サンケン電気株式会社 | スイッチング電源装置 |
| US20070152642A1 (en) * | 2006-01-03 | 2007-07-05 | Franklin Philip G | Wireless glass-mounted lighting fixtures |
| US7821095B2 (en) * | 2006-07-14 | 2010-10-26 | Semiconductor Components Industries, Llc | Method of forming a Schottky diode and structure therefor |
| KR101274213B1 (ko) * | 2006-11-29 | 2013-06-14 | 페어차일드코리아반도체 주식회사 | 스위칭 모드 파워 서플라이 및 그 구동 방법 |
| KR101309293B1 (ko) | 2007-03-28 | 2013-09-16 | 페어차일드코리아반도체 주식회사 | 스위칭 모드 파워 서플라이 및 그 구동 방법 |
| KR101468719B1 (ko) * | 2008-03-12 | 2014-12-05 | 페어차일드코리아반도체 주식회사 | 전력 변환기 및 그 구동 방법 |
| US8098502B2 (en) * | 2009-06-10 | 2012-01-17 | Infineon Technologies Ag | System and method for emissions suppression in a switched-mode power supply |
| EP2538532A1 (de) * | 2011-06-21 | 2012-12-26 | Siemens Aktiengesellschaft | Verfahren zum Betreiben einer Schaltwandleranordnung |
| DE102012007479B4 (de) | 2012-04-13 | 2024-10-10 | Tridonic Gmbh & Co Kg | Verfahren zum Steuern einer Leistungsfaktorkorrekturschaltung, Leistungsfaktorkorrekturschaltung und Betriebsgerät für ein Leuchtmittel |
| KR20140003020A (ko) * | 2012-06-28 | 2014-01-09 | 삼성전기주식회사 | 발광 다이오드 구동 장치 |
| EP2690773B1 (en) * | 2012-07-25 | 2015-11-18 | Dialog Semiconductor GmbH | Bypass for on-chip voltage regulator |
| US9209700B2 (en) * | 2013-03-14 | 2015-12-08 | Texas Instruments Incorporated | Magnetic sensing technique for power supply systems |
| TWI552500B (zh) * | 2015-11-13 | 2016-10-01 | 強弦科技股份有限公司 | 電源控制裝置及電源控制方法 |
| CN106817012B (zh) * | 2015-11-30 | 2018-12-07 | 强弦科技股份有限公司 | 电源控制装置及电源控制方法 |
| US9806614B2 (en) * | 2015-12-17 | 2017-10-31 | Texas Instruments Incorporated | Low power zero inductor current detection circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315496A (en) * | 1990-01-29 | 1994-05-24 | Kabushiki Kaisha Toshiba | Current resonance converter having overload detecting function |
| US5029269A (en) * | 1990-04-12 | 1991-07-02 | Rockwell International Corporation | Delayed power supply overvoltage shutdown apparatus |
| US5247240A (en) * | 1990-07-25 | 1993-09-21 | Power Trends | Miniaturized switching power supply with circuit for unidirectional suppression of leading spike |
-
1994
- 1994-03-22 JP JP06050380A patent/JP3116338B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-27 US US08/394,874 patent/US5497311A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638574B2 (en) | 2010-11-02 | 2014-01-28 | Fuji Electric Co., Ltd. | Semiconductor control device for a switching regulator and a switching regulator using the semiconductor control device |
| JP2020519221A (ja) * | 2017-05-03 | 2020-06-25 | 日立オートモティブシステムズ株式会社 | フライバックコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5497311A (en) | 1996-03-05 |
| JP3116338B2 (ja) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116338B2 (ja) | スイッチング電源 | |
| KR102225011B1 (ko) | 공진형 변환기들에서의 버스트 모드 제어 | |
| JP3494223B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US10361633B2 (en) | Control method and device for switching power supplies having more than one control mode | |
| US7492615B2 (en) | Switching power supply | |
| JP6424644B2 (ja) | 電源制御用半導体装置 | |
| JP2019193447A (ja) | 電源制御用半導体装置およびスイッチング電源装置並びにその設計方法 | |
| JP4155211B2 (ja) | スイッチング電源装置 | |
| CN111010035B (zh) | 开关电源用半导体装置以及ac-dc变换器 | |
| CN106998143A (zh) | 具有改进的谷值模式切换的开关功率转换器 | |
| JP2016152738A (ja) | 電源制御用半導体装置 | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| US7304870B2 (en) | Power converter | |
| JP5857595B2 (ja) | ソフトスタート回路 | |
| JPWO2008087951A1 (ja) | スイッチング電源 | |
| JP3458369B2 (ja) | 共振型コンバータ | |
| US7466568B2 (en) | Switching power supply circuit | |
| JP3458370B2 (ja) | 共振型コンバータ | |
| JPH10337019A (ja) | スイッチング電源 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP2008022658A (ja) | スイッチング電源回路 | |
| JP2008079488A (ja) | 直流変換装置 | |
| JPH02179270A (ja) | 電源装置 | |
| KR20230103975A (ko) | 전력 효율을 향상시킨 파워 모듈 및 2차측 스위치의 턴 오프 제어 방법 | |
| JPH0231913Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141006 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141006 Year of fee payment: 14 |
|
| S212 | Written request for registration of transfer of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141006 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |