JPH07273275A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07273275A
JPH07273275A JP6059023A JP5902394A JPH07273275A JP H07273275 A JPH07273275 A JP H07273275A JP 6059023 A JP6059023 A JP 6059023A JP 5902394 A JP5902394 A JP 5902394A JP H07273275 A JPH07273275 A JP H07273275A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
semiconductor
adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6059023A
Other languages
English (en)
Inventor
Sadao Sugawara
原 定 生 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP6059023A priority Critical patent/JPH07273275A/ja
Publication of JPH07273275A publication Critical patent/JPH07273275A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 複数の半導体素子を搭載するハイブリッドパ
ッケージ型の半導体装置における実装密度を向上させて
小型化を図る。 【構成】 第１、第２の半導体素子を接着剤により互い
に背中合わせに接合し、前記第１の半導体素子の接続端
子を基板上の第１のリードに圧着し、前記第２の半導体
体素子の接続端子と前記基板上の第２のリードとをボン
ディングワイヤで接続したものとして構成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数の半導体素子を有
する半導体装置に関する。
【０００２】
【従来の技術】１つのパッケージ内に複数の半導体素子
（チップ）を搭載するハイブリットパッケージ型半導体
装置は、複数の半導体素子を基板上に横に並べたものと
して構成されている。各々の半導体素子と基板上のリー
ドとはワイヤを介して接続されている。つまり、図３に
示すように、基板１上に所定の間隔で平面的に半導体素
子２、２が配設されている。半導体素子２上のパッド
（端子）２ａ、２ａ、…はボンディングワイヤ３、３、
…を介して対応するリード１ａ、１ａ，…に接続されて
いる。
【０００３】
【発明が解決しようとする課題】従来のハイブリットパ
ッケージにおいては、上記のように、複数の半導体素子
を平面的に並べているため、パッケージが平面的に大き
くなり、実装密度が小さくなるという欠点があった。
【０００４】本発明は、上記に鑑みてされたもので、そ
の目的は、複数の半導体素子を搭載するハイブリッドパ
ッケージ型の半導体装置における実装密度を向上させて
小型化を図ることにある。
【０００５】
【課題を解決するための手段】第１の発明は、第１、第
２の半導体素子を接着剤により互いに背中合わせに接合
し、前記第１の半導体素子の接続端子を基板上の第１の
リードに圧着し、前記第２の半導体体素子の接続端子と
前記基板上の第２のリードとをボンディングワイヤで接
続したものとして構成されている。
【０００６】第２の発明は、第１の発明において、前記
接着剤としてエポキシ樹脂等の絶縁性の接着剤を用いた
ものとして構成されている。
【０００７】第３の発明は、第１の発明において、前記
接着剤として半田又は銀等の導電性材料を有する導電性
の接着剤を用いたものとして構成されている。
【０００８】
【作用】２つの半導体素子は、それらが基板上に横に配
列されることなく、互いに積み重ねられた状態にして基
板上に載置される。これにより、２つの半導体素子は基
板上の小さな面積に取り付けられる。
【０００９】
【実施例】図１は、ＴＡＢテープ１１上に２つの半導体
素子（チップ）を背中合わせに接合した半導体素子組立
体１２を圧着し、その後、ワイヤボンディングした半導
体装置を示す。図２は図１の半導体装置の組み立ての概
念を示す説明図であるこの図２からわかるように、ＴＡ
Ｂテープ１１の１こま分は次のように構成されている。
即ち、ＴＡＢテープ１１における絶縁材製のＴＡＢ基板
１３はほぼ中央部分に半導体素子組立体１２を収納する
ための収納空間１３Ａが凹成されている。ＴＡＢ基板１
３の空間１３Ａにおける底面部分上に、ＴＡＢインナー
リード１４、１４、…が周辺から内側に向かって延びた
形に形成されている。これらのインナーリード１４、１
４、…上にはポリイミドテープ１５、１５、…が設けら
れ、これらのテープ１５、１５、…はＴＡＢ基板１３の
上側の上面に達している。これらのテープ１５の上端
は、ＴＡＢ基板１３上に設けられたリード１６、１６、
…の先端を絶縁状態に支持している。
【００１０】このように構成されたＴＡＢテープ１１の
１こま分の上に取り付けられる半導体素子組立体１２
は、第１の半導体素子２１と第２の半導体素子２２の裏
面同士を、接着剤２３によって接着したものである。こ
の接着剤２３としては、２つの半導体素子２１、２２の
半導体素子同士、つまり半導体基板同士の導通を取る必
要があるときは半田又は銀を主成分としたペーストを用
い、導通をとる必要のない絶縁時にはエポキシ樹脂等の
絶縁性の接着剤を用いる。これらの第１、第２の半導体
素子２１、２２には、その表面に、パッド２１ａ、２１
ａ、…；２２ａ、２２ａ、…がそれぞれ形成されてい
る。
【００１１】上記のように構成した半導体素子組立体１
２は、図２からわかるように、ＴＡＢテープ１１の１こ
ま分上に次のようにして取り付けられる。即ち、半導体
素子組立体１２をＴＡＢテープ１１の所期の位置に合わ
せる。この半導体素子組立体１２を、バンプ２４、２
４、…を介して、ＴＡＢテープ１１のインナーリード１
４、１４、…上に圧着する。この後、ワイヤボンディン
グを行い、上側の第１の半導体素子のパッド２１ａ、２
１ａ、…と、ＴＡＢテープ１１のリード１６、１６、…
とをボンディングワイヤ２５、２５、…で接続する。こ
れにより、図１の半導体装置が得られる。
【００１２】本発明の実施例によれば、２つの半導体素
子を、外部との接続端子のない面を互いに向かい合わせ
に貼り合わせることによって一体型のものとして、基板
に載着するようにしたので、半導体装置の実装密度を向
上させ、パッケージを小型化することができる。また、
ＴＡＢ基板に凹成した部分に半導体素子組立体を配設す
るようにしたので、上側の半導体素子がＴＡＢ基板から
浮かび上がる高さを従来のものと同じ高さにすることが
できる。よって、ワイヤボンディングについてみれば、
従来と同様に行うことができる。
【００１３】
【発明の効果】本発明よれば、２つの半導体素子を、互
いに背中合わせに接合した一体型のものとして基板に載
着するようにしたので、半導体装置の実装密度を向上さ
せ、パッケージ（製品）を小型化することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の側面図。
【図２】図１の実施例の組み立て過程を説明するための
各部材の分離状態の側面図。
【図３】従来例の側面図。
【符号の説明】
１ 基板 １ａ 基板リード ２、２１、２２ 半導体素子 ２ａ，２１ａ，２２ａ パッド ３、２５ ボンディングワイヤ １１ ＴＡＢテープ １２ 半導体素子組立体 １３ ＴＡＢ基板 １４ インナーリード １５ ポリイミドテープ １６ リード ２３ 接着剤 ２４ バンプ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】第１、第２の半導体素子を接着剤により互
    いに背中合わせに接合し、前記第１の半導体素子の接続
    端子を基板上の第１のリードに圧着し、前記第２の半導
    体体素子の接続端子と前記基板上の第２のリードとをボ
    ンディングワイヤで接続したことを特徴とする半導体装
    置。
  2. 【請求項２】前記接着剤としてエポキシ樹脂等の絶縁性
    の接着剤を用いたことを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】前記接着剤として半田又は銀等の導電性材
    料を有する導電性の接着剤を用いたことを特徴とする請
    求項１記載の半導体装置。
JP6059023A 1994-03-29 1994-03-29 半導体装置 Pending JPH07273275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6059023A JPH07273275A (ja) 1994-03-29 1994-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6059023A JPH07273275A (ja) 1994-03-29 1994-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH07273275A true JPH07273275A (ja) 1995-10-20

Family

ID=13101284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6059023A Pending JPH07273275A (ja) 1994-03-29 1994-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH07273275A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022676A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication dudit dispositif
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
JP2008522397A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュール及びその製造方法
JP2010129816A (ja) * 2008-11-28 2010-06-10 Lintec Corp 半導体チップ積層体および半導体チップ積層用接着剤組成物

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022676A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication dudit dispositif
US6552437B1 (en) 1998-10-14 2003-04-22 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6750080B2 (en) 1998-10-14 2004-06-15 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
JP2008522397A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュール及びその製造方法
JP2010129816A (ja) * 2008-11-28 2010-06-10 Lintec Corp 半導体チップ積層体および半導体チップ積層用接着剤組成物
KR101105470B1 (ko) * 2008-11-28 2012-01-13 린텍 가부시키가이샤 반도체 칩 적층체 및 반도체 칩 적층용 접착제 조성물
US8716401B2 (en) 2008-11-28 2014-05-06 Lintec Corporation Semiconductor chip laminate and adhesive composition for semiconductor chip lamination

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
US6043430A (en) Bottom lead semiconductor chip package
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US7485490B2 (en) Method of forming a stacked semiconductor package
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5917242A (en) Combination of semiconductor interconnect
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US4974057A (en) Semiconductor device package with circuit board and resin
US6448659B1 (en) Stacked die design with supporting O-ring
JP2001015679A (ja) 半導体装置及びその製造方法
JP2000068444A (ja) 半導体装置
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH1140694A (ja) 半導体パッケージおよび半導体装置とその製造方法
JPH10256470A (ja) 半導体装置
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH07273275A (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JPH11260850A (ja) 半導体装置およびその製造方法
JP3545171B2 (ja) 半導体装置
JPH0358537B2 (ja)
JPH03109760A (ja) 半導体装置
KR100218335B1 (ko) 칩 사이즈 패키지
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造