JPH07273448A - プリント回路基板とフィルム回路基板およびそれらの製造方法、ならびにプリント回路基板とフィルム回路基板用中間物 - Google Patents

プリント回路基板とフィルム回路基板およびそれらの製造方法、ならびにプリント回路基板とフィルム回路基板用中間物

Info

Publication number
JPH07273448A
JPH07273448A JP7051865A JP5186595A JPH07273448A JP H07273448 A JPH07273448 A JP H07273448A JP 7051865 A JP7051865 A JP 7051865A JP 5186595 A JP5186595 A JP 5186595A JP H07273448 A JPH07273448 A JP H07273448A
Authority
JP
Japan
Prior art keywords
openings
circuit board
conductive material
material layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7051865A
Other languages
English (en)
Other versions
JP3779745B2 (ja
Inventor
Walter Schmidt
シュミット ヴァルター
Marco Martinelli
マルティネリ マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dyconex Patente AG
Original Assignee
Dyconex Patente AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dyconex Patente AG filed Critical Dyconex Patente AG
Publication of JPH07273448A publication Critical patent/JPH07273448A/ja
Application granted granted Critical
Publication of JP3779745B2 publication Critical patent/JP3779745B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Silicon Polymers (AREA)
  • Materials For Medical Uses (AREA)

Abstract

(57)【要約】 【目的】実用上信頼性が高いプリント回路基板とフィル
ム回路基板を相対的に少ない加工ステップで製造する。 【構成】坑プラズマエッチング特性を有する導電物質層
１、３で両面が被覆されたプラズマエッチング適用可能
な絶縁物質層２を出発材料とする。第一の工程におい
て、前記導電物質層１、３の内部に形成された開口部
７、7'と一致する開口部８、8'を、プラズマエッチング
により前記絶縁物質層２の内部に形成する。すると、プ
ラズマバックエッチングにより前記開口部７、7'に突出
したエッジ９、9'が形成される。その結果、所定のエッ
チバックによる開口部７、7'、８、8'が形成される。第
二の工程において、突出した前記エッジ９、9'をケミカ
ルエッチングにより除去する。これにより、開口部７、
7'および８、8'をエッチバックのない所定の態様に構成
する。この結果、中間物Ｚが爾後のめっきのために形成
される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プリント回路基板とフ
ィルム回路基板の製造分野に属するもので、坑プラズマ
エッチング特性を有する導電物質層で被覆されたプラズ
マエッチング適用可能な絶縁物質層内部に開口部構造、
パターン、または、型を形成する技術に関するものであ
る。
【０００２】
【従来の技術】プラズマエッチングにより加工可能な絶
縁物質層はDYCOstrate（登録商標）方式に基づいたプラ
ズマエッチング工程中において形成される。これは開口
可能であって、この開口部は絶縁物質層内部に延びてい
る複数の通り穴または止まり穴として絶縁物質層を貫通
している。通り穴または止まり穴は、溝などのように延
びた穴として形成することも可能であり、このように形
成された穴は複数の直線状または円形のエッジを有して
いて絶縁物質層内部でそれぞれ形や深さが異なってい
る。開口部はプラズマエッチング工程中に高精度をもっ
て絶縁物質層内部に同時に形成される。この方法は、様
々な開口部構造とパターンを低コストで絶縁物質層内部
に迅速に形成することが可能であるので、経済的であ
る。プラズマエッチングにより被処理可能な絶縁物質層
は、例えば、ポリイミドフィルム、アラミド繊維で補強
されたエポキシラミネート、ポリイミド、または、シア
ン化エステル樹脂フィルム、液晶ポリマー（ＬＣＰ）フ
ィルムなどの有機絶縁性フィルムで構成される。
【０００３】局部的に制御されたプラズマを応用して前
記絶縁物質層をエッチングするために、坑プラズマエッ
チング特性を有する導電物質層を用いて絶縁物質層を被
覆する。このような坑プラズマエッチング特性を有する
導電物質層として、銅またはアルミニウムなどの金属
層、すなわち、坑プラズマエッチング特性を有する導電
物質で構成される複数の層を用いることができる。使用
される坑プラズマエッチング特性を有する導電物質層は
絶縁物質層まで延びる複数の開口部を有し、プラズマは
該開口部を介して絶縁物質層との相互作用によりこれを
エッチングする。
【０００４】しかしながら、熱に関する問題点、およ
び、これに関連するプラズマエッチングの実効率に関す
る問題により、方向性プラズマエッチング（反応性イオ
ンによるエッチング）はフィルム回路基板の製造に適さ
ないと考えられるので、同位性プラズマエッチングが利
用される。すなわち、プラズマが当接する絶縁物質層は
どこでも均一に除去される。従って、坑プラズマエッチ
ング特性を有する導電物質層の複数の開口部におけるエ
ッジの下方で絶縁物質層は除去される。すなわち、坑プ
ラズマエッチング特性を有する導電物質層の下方で絶縁
物質層は除去される。プラズマエッチングに続くアンダ
ーエッチングまたはアンダーカッティングにより、開口
部におけるエッジが固形または硬直状の坑プラズマエッ
チング特性を有する導電物質層との空間において準絶縁
状態で突出し、さらに、エッチングされた絶縁物質層内
部にバックキャビティが形成される。
【０００５】プラズマエッチング適用可能な絶縁物質層
に強固に結合せしめられる坑プラズマエッチング特性を
有する導電物質層を利用すると、プリント回路基板とフ
ィルム回路基板の製造に有利であることが立証されてい
る。絶縁物質層の片面または両面に前記導電物質層を複
数の銅層として被覆することができる。絶縁物質層内部
の各開口部をプラズマエッチングした後の工程におい
て、前記絶縁物質層内部における複数の開口部をめっき
すると、形成された構造体の異なる平面間にインターフ
ェース接続部が形成され、しかも、前記導電物質層内に
電流路を形成することができる。
【０００６】
【発明が解決しようとする課題】前記絶縁物質層の各開
口部周辺には、坑プラズマエッチング特性を有する導電
物質層が位置している。しかしながら、突出した前記エ
ッジまたはウエブは爾後の製造工程において、不都合で
あることが明らかになっている。従って、銅電着工程に
おいて以下の問題が発生する。
【０００７】複数の金属層を電着する工程において、前
記絶縁物質層内部の各開口部周辺であるウエブの下方領
域に微量の銅を電着し得るよう、この領域は電気的に遮
断される。従って、例えば、インターフェース接続部の
信頼性は保証されない。
【０００８】前記絶縁物質層内部の各開口部をエッチン
グすることにより派生するバックキャビティは、例え
ば、化成処理または洗浄を行っても適正に清浄化するこ
とができない。連続する複数の電着浴を用いて電着を実
施しても、適正な清浄化の効果が得られず、かつ、添加
される化学物質が次の電着浴に移動することになる。
【０００９】前記絶縁物質層内部の開口部周辺の各ウエ
ブは極薄に形成されているので、機械的に変形しやす
い。例えば、クリーニング手段として超音波浴を用いた
場合には、各ウエブは屈曲変形する。従って、引き続き
行われる光化学的処理工程において不適正な結果を生じ
る。
【００１０】エッチングを実施することにより発生する
バックキャビティを除去する一つの可能性として、プラ
ズマエッチングされた各開口部周辺のウエブを加圧して
前記絶縁物質層の各開口部内部に圧入する、例えば米国
特許第４４７２２３８号明細書に開示された方法があ
る。この特許技術は、両面に銅が被覆された複数のポリ
イミドフィルム、すなわち、坑プラズマエッチング特性
を有する導電物質層およびプラズマエッチング適用可能
な絶縁物質層として、Pyralux(登録商標、ジュポン社F-
9111) または銅箔が被覆されたKelvar（登録商標）を使
用している。この特許にあっては、ポリイミドまたはKe
lvarフィルムの各穴（７６〜２５４μｍ）において突出
する銅エッジは１２４ａｔｍの加圧により各穴内に圧入
せしめられる。
【００１１】しかしながら、この特許技術は下記の理由
により重大な欠陥を有する。すなわち、プラズマを介し
てアンダーエッチングされた開口部構造が微細であれば
あるほど、各ウエブを開口部に圧入するためにより強力
な加圧を必要とする。これにより、過剰な機械的応力お
よび好ましくない寸法上の変形が生じるので、この特許
は技術的に実施不可能である。
【００１２】プラズマを介してアンダーエッチングされ
た開口部構造を除去する他の一つの可能性として、物質
に衝撃を与えることによりプラズマエッチングされた各
開口部周辺のウエブを各開口部に圧入する方法がある。
プリント回路基板の製造技術において、ジェット洗浄方
式と称される方法、例えば、粉末状軽石の水溶液を各開
口部の突出したエッジに高圧力でスプレーしながら各開
口部に圧入する方法、がある。
【００１３】しかしながら、この方法も下記の理由によ
り重大な欠陥を有する。すなわち、加圧された粉末状軽
石により衝撃を受けた突出エッジの表面に機械的な無熱
変形が発生し、この結果、好ましくない機械的応力およ
び寸法変形が派生する。この方法は、坑プラズマエッチ
ング特性を有する導電物質層で構成される極薄の層に対
してのみ適用可能である。粉末状軽石と破砕された坑プ
ラズマエッチング特性を有する導電物質層の微粒子が部
分的に結合して製造工程中のプリント回路基板とフィル
ム回路基板の別の部分に混入する場合もある。これによ
り、不純物が混在したり、電気的短絡接触事故などの厄
介な事態が発生するので、この方法も技術的に実施不可
能である。
【００１４】本発明は、上述した技術的欠点を解消する
ためになされたものであり、第一のエッチング工程に抗
し得る特性を有する導電物質層で被覆された前記第一の
エッチング工程に抗し得る特性を有する絶縁物質層内部
の開口部構造を形成することを可能ならしめるものであ
る。特に、坑エッチング特性を有する導電物質層内部に
おいて、実用上信頼性の高い開口部構造を形成すること
を可能ならしめるものである。
【００１５】
【課題を解決するための手段】本発明のプリント回路基
板とフィルム回路基板は、導電物質層１、３で片面また
は両面が被覆されたエッチング適用可能な絶縁物質層２
で構成される出発材料Ａを使用するプリント回路基板と
フィルム回路基板であって、第一の加工段階において、
エッチングによる開口部８、８’が前記導電物質層１、
３内部の開口部７、７’と一致するごとく前記絶縁物質
層２内部に形成され、バックエッチングによるエッジ
９、９’が前記開口部７、７’に突出形成されて前記開
口部７、７’および８、８’がエッチバックによる開口
部となっており、第二の加工段階において、突出した前
記エッジ９、９’が除去されて前記開口部７、７’、
８、８’がエッチバックの無い開口部となり、前記導電
物質層１、３はそれぞれ異なった厚さの領域を有してい
ることを特徴とするものである。
【００１６】上記の場合において、エッチングにより前
記絶縁物質層２内部に形成された開口部８、８’は、前
記導電物質層１、３内部に形成された開口部７、７’に
おける突出したエッジ９、９’の形状をしたエッチバッ
クを有しないものとするとよい。
【００１７】また、上記の場合においては、第一の加工
段階において、エッチングによる前記開口部８、８’が
前記導電物質層１、３内部の開口部７、７’と一致する
ごとく前記絶縁物質層２内部に形成され、バックエッチ
ングによるエッジ９、９’が前記開口部７、７’に突出
形成されて前記開口部７、７’および８、８’がエッチ
バックによる開口部となっており、第二の加工段階にお
いて、突出した前記エッジ９、９’が除去されて前記開
口部７、７’、８、８’がエッチバックの無い開口部と
なっている中間物Ｚの延長表面に、これと連続する複数
の傾斜壁１４、１４’を有するインターフェース接合面
１３、１３’が形成され、かつ、異なる複数の前記導電
物質層１、３が前記傾斜壁１４、１４’を介してそれぞ
れ電気的に内部接続され、さらに、前記導電物質層３は
前記開口部８、８’の底部１０、１０’の近辺でその厚
さが薄くなっているものとするのがよい。
【００１８】一方、本発明のプリント回路基板とフィル
ム回路基板の製造方法は、導電物質層１、３で片面また
は両面が被覆されたエッチング適用可能な絶縁物質層２
で構成される出発材料Ａを使用するプリント回路基板と
フィルム回路基板の製造方法であって、第一の加工段階
において、前記導電物質層１、３内部に形成された開口
部７、７’と一致する開口部８、８’をエッチングによ
り前記絶縁物質層２内部に形成し、バックエッチングに
より前記開口部７、７’に突出したエッジ９、９’を形
成して前記開口部７、７’および８、８’をエッチバッ
クによる開口部とし、第二の加工段階において、突出し
た前記エッジ９、９’を除去し、これにより前記開口部
７、７’、８、８’がエッチバックの無い所定の態様に
構成して爾後のめっき工程のための中間物Ｚを形成する
ことを特徴とするものである。
【００１９】上記の場合においては、第二の加工段階に
おいて、前記導電物質層１、３は、当接され得る表面全
域において均一にケミカルエッチングまたはエレクトロ
デプレートされ、さらに、局部表面／容積率に準拠して
ケミカルエッチングまたはエレクトロデプレートされ、
突出した前記エッジ９、９’はケミカルエッチングまた
はエレクトロデプレートにより除去され、エッチバック
されない領域１２、１２’はケミカルエッチングまたは
エレクトロデプレートによりその厚さが部分的に減少せ
しめられているものとするとよい。
【００２０】また、上記の場合においては、第二の加工
段階において、突出した前記エッジ９、９’がケミカル
エッチングまたはエレクトロデプレートされ、結果的
に、エッチバック部が除去されるまで当接し得る表面全
域にわたり前記導電物質層１、３がケミカルエッチング
またはエレクトロデプレートされるものとする。
【００２１】さらに、上記各場合においては、爾後の加
工段階において、抗エッチング特性を有する導電物質層
１１を前記中間物Ｚにめっきすることにより、より薄く
エッチングまたはエレクトロデプレートされた前記導電
物質層１、３の当接可能表面および前記絶縁物質層２の
当接可能表面が、前記導電物質層１１により機械的に補
強されるものとするとよい。
【００２２】上記の場合においては、爾後の加工段階に
おいて、前記絶縁物質層２内部の開口部８、８’が前記
導電物質層１１により完全に被覆され、かつ、インター
フェース接合面１３、１３’が形成されることにより、
異なる複数の導電物質層１、３が電気的に内部接続され
るものとするとよい。
【００２３】また、上記の場合においては、爾後の加工
段階において、前記導電物質層１１でめっきされ、か
つ、より薄くエッチングまたはエレクトロデプレートさ
れた前記導電物質層１、３の表面領域および前記導電物
質層１１でめっきされた前記絶縁物質層２の表面領域
が、インターフェース接合面１３、１３’を有する電流
路内部の片面および／または両面の回路デザインに準拠
して形成されるものとするとよい。
【００２４】上記の場合において、絶縁物質層２として
一枚の有機性絶縁フィルムがプラズマエッチングまたは
ケミカルエッチングされ、かつ、導電物質層１、３とし
て前記有機性絶縁フィルムの両面に被覆された複数の銅
層がその片面または両面においてケミカルエッチングま
たはエレクトロデプレートされ、かつ、前記有機性絶縁
フィルムが２０〜５０μｍの厚さであり、前記銅層が８
〜１２μｍの厚さとするのが好ましい。
【００２５】複数の有機性絶縁フィルムとして、複数の
ポリイミドフィルムまたは複数の液晶ポリマーフィルム
を使用することができる。
【００２６】また、複数の前記有機性絶縁フィルムは、
アラミド繊維により補強された複数のエポキシ積層体ま
たは複数のポリイミド樹脂フィルムにより形成されてい
るものとするとよい。
【００２７】また、複数の有機性絶縁フィルムとして、
シアン化エステル樹脂フィルムからなるアラミド繊維に
より補強された複数の積層体を使用することができる。
【００２８】導電物質層１１として、銅またはパラジウ
ムでめっきされた薄い金属層を使用することができる。
【００２９】さらに、本発明のプリント回路基板とフィ
ルム回路基板用中間物は、第一の加工段階において、エ
ッチングによる開口部８、８’が導電物質層１、３内部
の開口部７、７’と一致するごとく絶縁物質層２内部に
形成され、バックエッチングによるエッジ９、９’が前
記開口部７、７’に突出形成されて前記開口部７、７’
および８、８’がエッチバックによる開口部となってお
り、第二の加工段階において、突出した前記エッジ９、
９’が除去されて前記開口部７、７’、８、８’がエッ
チバックの無い所定の態様に構成された爾後のめっき工
程のための中間物であって、前記エッチングにより複数
の導電物質層１、３が異なる厚さの領域を有しているこ
とを特徴とするものである。
【００３０】上記の場合において、エッチングにより前
記絶縁物質層２内部に形成された開口部８、８’は、前
記導電物質層１、３内部に形成された開口部７、７’に
おける突出したエッジ９、９’の形状をしたエッチバッ
クを有しないものとするとよい。
【００３１】上記各場合においては、第一の加工段階に
おいて、エッチングによる前記開口部８、８’が前記導
電物質層１、３内部の開口部７、７’と一致するごとく
前記絶縁物質層２内部に形成され、バックエッチングに
よるエッジ９、９’が前記開口部７、７’に突出形成さ
れて前記開口部７、７’および８、８’がエッチバック
による開口部となっており、第二の加工段階において、
突出した前記エッジ９、９’が除去されて前記開口部
７、７’、８、８’がエッチバックの無い開口部となっ
ている中間物Ｚの延長表面に、これと連続する複数の傾
斜壁１４、１４’を有するインターフェース接合面１
３、１３’が形成され、かつ、異なる複数の前記導電物
質層１、３が前記傾斜壁１４、１４’を介してそれぞれ
電気的に内部接続され、さらに、前記導電物質層３は前
記開口部８、８’の底部１０、１０’の近辺でその厚さ
が薄くなっているものとするとよい。
【００３２】
【発明の概要】本発明の着想は、アンダーエッチングが
もたらす不都合な効果に鑑みアンダーエッチングの発生
を防止するためになされたものである。一般的に、アン
ダーエッチングは好ましくなく、製品の品質を損なうも
のである。本発明において、開口部構造、パターン、型
などを個々の絶縁物質層内部に形成するために所定の方
法に基づいてアンダーエッチングを発生させ、かつ、導
電物質層内部に開口部構造を形成するために、再度所定
の方法に基づきアンダーエッチングを除去する。本発明
によれば、第一の工程により形成された個々の物質内部
の複数の開口部構造の不利な弱点が、第二の工程により
形成された他の物質内部の複数の開口部構造の形成にお
いて有利な弱点として利用されるので、これら弱点が除
去され、製品の品質を最適化することができる。
【００３３】本発明によれば、二種類の異なったエッチ
ング工程が連続的に実施され、第一の工程において導電
物質層を影響のない状態に置いたまま絶縁物質層に対し
てエッチングを行い、第二の工程において絶縁物質層が
浸食を受けない状態で導電物質層の形成処理を行う。絶
縁物質層のエッチングおよび導電物質層の形成はともに
同位性のエッチングである。この二つの工程は相殺され
る。絶縁物質層のエッチング工程により発生し爾後の工
程に不利となるエッチバックの全てが、望ましくは導電
物質層形成工程において除去される。
【００３４】本発明による出発材料は、導電物質層で片
面または両面が被覆されたエッチング適用可能な絶縁物
質層で構成されている。第一の工程において、この導電
物質層内部に形成された複数の開口部７、７’と一致す
る複数の開口部８、８’をエッチングにより前記絶縁物
質層内部に形成する。導電物質層内部に形成された複数
の開口部のエッジはその裏面がエッチングされる。前記
導電物質層内部および絶縁物質層内部の開口部はともに
所定の方法によりエッチバックされる。第二の工程にお
いて、突出している各エッジは除去される。そして、バ
ックサイドが最終的にエッチングから開放されるような
所定の方法により、前記導電物質層および絶縁物質層内
部の開口部が形成される。これにより、爾後のめっき工
程のための中間物が形成され、プリント回路基板とフィ
ルム回路基板用中間物を形成するため、この中間物はめ
っき工程によりさらに加工される。
【００３５】
【実施例】次に、本発明によるプリント回路基板とフィ
ルム回路基板およびそれらの製造方法、ならびにプリン
ト回路基板とフィルム回路基板用中間物のそれぞれの実
施例を、図１〜図８に基づいて詳細に説明する。図１〜
図８は、プラズマエッチング適用可能な絶縁物質層に形
成された複数の開口部周辺においてバックエッチング済
の坑プラズマエッチング特性を有する導電物質層の突出
エッジを除去するための本発明の加工プロセスを例示し
たものである。
【００３６】図１は、プリント回路基板とフィルム回路
基板を製造するための出発材料を示す。出発材料Ａは多
層体であり、具体的には、坑プラズマエッチング特性を
有する導電物質層１、３で両面が被覆されたプラズマエ
ッチング適用可能な単一の層からなる絶縁物質層２で構
成されている。プラズマエッチング適用可能なこの絶縁
物質層２は、例えば、ポリイミドフィルム、アラミド繊
維で補強されたエポキシラミネート、および、ポリイミ
ド、または、シアン化エステル樹脂フィルム、液晶ポリ
マー（ＬＣＰ）フィルムなどの有機絶縁性のフィルムで
構成される。坑プラズマエッチング特性を有する前記導
電物質層１、３は、例えば、銅、アルミニウム、銀など
の金属で構成される多重導電物質層で構成される。この
導電物質層１、３は前記絶縁物質層２に積層またはめっ
きされ、または、スパッタリングあるいはＰＥＣＶＤ法
（プラズマで活性化されたケミカルペーパーによる蒸着
法）により蒸着され、かつ、前記絶縁物質２に機械的に
強固に接合せしめられる。この出発材料Ａは担体である
基板４上面に積層され、かつ、この基板４に機械的に強
固に接合せしめられる。
【００３７】本発明に基づいてフィルム回路基板の出発
材料Ａを好都合に製造する実施例において、絶縁物質層
２および導電物質層１、３のラミネートは特定かつ極薄
の有利な素材で構成される。従って、この出発材料Ａは
その両面に銅を被覆したポリマーフィルムから成り、ポ
リマーフィルム自体は２５〜５０μｍの厚みを有してお
り、一方、銅層は８〜１２μｍの厚さである。当然のこ
とながら、プリント回路基板とフィルム回路基板を製造
するための出発材料Ａをポリマーフィルムよりも厚い絶
縁・導電物質層で構成してもよく、また、導電物質層お
よび出発材料Ａは絶縁物質層２の上面に単一の層からな
る導電物質層１のみを積層してもよい。
【００３８】図２は、図１に図示した出発材料Ａにおけ
る前記導電物質層１の上面に、単一の層からなるフォト
レジスト層５を積層した後の状態を示す。ここに、導電
物質層１はフォトレジスト層５により完全に被覆されて
いる。この場合、固形状または液状のフォトレジストを
使用することができる。フォトレジスト層５を公知の光
化学的処理方法により露出させることができる。フォト
マスクを介して開口部のデザインをフォトレジスト層５
に転写することができる。開口部のデザインは、形成さ
れる開口部の位置および構造または前記絶縁物質層２内
部の構造を含むものである。
【００３９】図３は、開口部のデザインに基づいて光化
学的に形成されたフォトレジスト層５の構造を示す。こ
のフォトレジスト層５には導電物質層１まで延びる開口
部６、６’が形成されている。フォトレジスト層５によ
り被覆された導電物質層１の他の領域は、次に実施され
る光化学的処理段階におけるウエットケミカルエッチン
グ作用から防御される。開口部は１０〜１００μｍの面
積を有する。表面形状は適宜選択可能で、円筒形状、円
形、楕円形、正方形、矩形、多角形のいずれでもよい。
【００４０】図４は、フォトレジスト層５で被覆されて
いない導電物質層１部分をウエットケミカルエッチング
処理に続いて光化学的処理した後におけるフォトレジス
ト層５で被覆された出発材料を示す。開口部のデザイン
に基づいて開口部６、６’の近辺にのみエッチングを行
い、その後、絶縁物質層２まで延びている導電物質層１
内部に所定の開口部７、７’を形成する。形成されたマ
スクはエッチング媒体に浸食されず、エッチング媒体は
このマスク内の開口部の近辺においてエッチングを受け
る導電物質層１にのみ達する。
【００４１】図５は、図４による製造工程において公知
であって実証済の化学的処理方法によりフォトレジスト
層５を除去した後の出発材料を示す。自然の作用および
爾後に実施される絶縁物質層２に対するプラズマエッチ
ングによりフォトレジスト層５はほとんど完全に除去さ
れるので、この製造工程は任意に実施することができ
る。
【００４２】図６は、開口部８、８’および導電物質層
３に至る積層を絶縁物質層２を介してプラズマエッチン
グした結果、フォトレジスト層が除去された出発材料を
示す。第一の工程において、坑プラズマエッチング特性
を有する導電物質層１を被覆した層に形成された開口部
７、７’と一致させてプラズマエッチング適用可能な絶
縁物質層２が同位性プラズマエッチングされる。プラズ
マが絶縁物質層２に当接した箇所において開口部８、
８’が形成され、導電物質層１はその裏面をエッチング
され、形成された各開口部８、８’は突出したエッジ
（ウエブ）９、９’を有する。突出した各エッジ９、
９’は絶縁物質層２内部の開口部８、８’との境界を形
成し、かつ、空間において準絶縁状態にある。
【００４３】図７は、上部に接合されている導電物質層
１のエッジ（ウエブ）９、９’を貫通して実施されるエ
ッチングにより絶縁物質層２内部に形成された複数の開
口部８、８’を有する出発材料を示す。第二の工程にお
いて、坑プラズマエッチング特性を有する導電物質層
１、３は同位性ケミカルエッチングされる。すなわち、
化学物質が導電物質層１、３に当接してエッチングによ
り導電物質層１、３を除去する。
【００４４】ケミカルエッチングは化学物質と接触する
全表面において均一に実施される。坑プラズマエッチン
グ特性を有する導電物質層１における空間において準絶
縁状態で突出する各エッジ９、９’は、局部表面／容積
率に対して大きな表面を有し、特に、容易に化学物質に
接近しケミカルエッチングされて除去される。一方、前
記導電物質層１、３のエッチングされていない裏面１
２、１２の部分は、化学物質の浸食により厚みが薄くな
るのみである。具体的には、絶縁物質層２の内部におい
て開口部８、８’の底面１０、１０’を形成している下
側の導電物質層３の露出表面は均一にエッチングされ、
厚みが薄くなる。すなわち、露出表面はエッチングによ
り除去されず、単に厚みが減少する（薄くなる）のみで
ある。
【００４５】導電物質層１、３がエッチングにより除去
される様、また、前記導電物質層１、３が出発材料Ａの
ために自己の機械的安定を維持し導電機能を果たせる
様、また、導電物質層１、３の突出したエッジ９、９’
がエッチングにより除去または貫通せしめられる様に、
ケミカルエッチングのパラメータが選択される。所定の
方法に従って、第一の工程で形成されたエッチバック面
は究極的に除去され、中間物が生成せしめられる。図７
に示す開口部８、８’は、例えば、複数の止まり穴また
は溝の形状でもよい。例えば、銅で形成された約１０μ
ｍの厚さの導電物質層１、３を使用する場合には、図６
において９、９’で示す突出したエッジは全方面から同
時にエッチングされ、その結果、被覆状態に置かれエッ
チングされていない他方の裏面において、５μｍ程度の
導電物質層１、３が究極的にエッチングで除去される時
点において突出したエッジ９、９’は完全に除去され
る。
【００４６】本発明を理解し得る当業者は、使用される
物質およびその厚さを決定するケミカルエッチングパラ
メータを容易に選択することができる。これにより、プ
ラズマエッチングされた導電物質層の開口部の周辺に突
出している好ましからざるエッジがケミカルエッチング
により除去または貫通される。このようなケミカルエッ
チング処理方法は回路基板の製造業者間ではすでに実証
され、公知となっている。導電物質層１、３が例えば銅
層の場合、過硫化ナトリウム、塩化銅、過酸化水素によ
りエッチングされる。除去率は露出時間およびエッチン
グ媒体温度によって厳密に制御される。
【００４７】図８は、図７における中間物Ｚに坑プラズ
マエッチング特性を有する導電物質層１の単一の層をめ
っき加工した後の中間物を示す。この加工段階は任意の
ものであり、かつ、極薄にケミカルエッチングされた導
電物質層１、３の複数の層を機械的に補強するか、また
は、電気的に接続するためのものである。例えば、銅ま
たはパラジウムである極薄の金属箔も坑プラズマエッチ
ング特性を有する導電物質層としてめっきされる。
【００４８】前記中間物Ｚはプリント回路基板とフィル
ム回路基板を製造するのに好適に使用することができ
る。例えば、ＤＹＣＯｓｔｒａｔｅ（登録商標）加工方
式に基づいて補強済の導電物質層１、３、１１と連携し
て中間物Ｚは複数の電流路およびインターフェース接続
面１３、１３’を形成する。これらの構造体は導電物質
層内部において電流路を形成し、また、絶縁物質層の開
口部内部においてもインターフェース接続面１３、１
３’になる。形成された導電物質各層は電気的に接続さ
れる。本発明を理解し得る当業者は多岐にわたる実施可
能性を認識することができるであろう。
【００４９】図８に示す開口部８、８’は中間物Ｚの表
面を平坦に延長して形成された傾斜壁１４、１４’を有
する複数の止まり穴をもって形成される。中間物Ｚはイ
ンターフェース接続面１３、１３’として作用する導電
物質層１、３と該中間物Ｚの表面を平坦に延長して形成
された（導電物質層に対応する）傾斜壁１４、１４’と
を電気的に接続する。この傾斜壁１４、１４’はその後
に実施される光化学的処理により一層精密に形成され、
かつ、清浄化が一層容易になる。これらの傾斜壁１４、
１４’は外部からの悪影響を被ることがない。絶縁物質
層２を中間物Ｚ方向に延ばした場合でも、例えば、はん
だ付け工程中において垂直壁と対照的に温度が上昇して
も前記傾斜壁１４、１４’のコーナー部とエッジとは容
易に崩壊しない。
【００５０】光化学的処理工程中において、傾斜壁１
４、１４’は導電物質層１１でめっきされた導電物質層
１内部の開口部７、７’を介して容易に当接させること
ができる。ネガティブに作用するフォトレジストを使用
することも可能であり、このフォトレジストはインター
フェース接触面１３、１３’に露出可能であり、廉価で
あり、しかも、ポジティブに作用するフォトレジストに
対する感応度が低い。感応度が高ければ、低い露出強度
でもよく、また、露出が迅速に行われるという有利性が
ある。
【００５１】図１〜図５に示す導電物質層１の内部に開
口部７、７’を形成する工程は、第二の導電物質層３の
内部においても同時に、かつ、全く同一のプロセスで実
施することができる。従って、この目的のために少なく
とも所定の表面においては、前記中間物Ｚは担体である
基板４の上面に積層されない。これにより、これらの所
で導電物質層３をフォトレジストで被覆することができ
る。このフォトレジスト層は開口部の内部に形成され、
かつ、導電物質層内部に形成された開口部はケミカルエ
ッチング工程において開口部構造に準拠してエッチング
される。プラズマエッチング工程において導電物質層内
に形成された開口部に対応する絶縁物質層内で開口部が
プラズマエッチングされる。その後、これらの構造体に
は中間物Ｚの表面を延長した直線状の壁または傾斜壁が
形成される。図８に示す加工段階においてインターフェ
ース接続面に対しめっきが可能であり、その後中間物Ｚ
の表面に延長した直線状の壁または傾斜壁が形成され
る。
【００５２】好ましくは、絶縁物質層２に対して最初に
プラズマエッチングを行う。ケミカルエッチングを最初
に行ってもよい。プラズマエッチング、ケミカルエッチ
ング工程はアンダーエッチング効果をもたらす。ケミカ
ルエッチング可能な絶縁物質層２は例えばポリイミド、
エポキシ・アクリルフィルム、エポキシ・ポリイミドフ
ィルムなど繊維により補強されたラミネートフィルムな
どの有機絶縁フィルムで構成され、これらは例えばKMnO
4 、NaOH、KOH+alcool、H2SO4 、H3PO5 などのエッチン
グ媒体を用いてケミカルエッチング処理される。このよ
うなケミカルエッチング処理工程は回路基板製造業界に
おいてすでに実施されており、公知である。本発明にお
いて使用される絶縁物質層２、導電物質層１、３を形成
するためのケミカルエッチングパラメータは、本発明の
知識を有する当業者であれば、容易に選定することがで
きるものである。
【００５３】導電物質層１、３を形成するために、ケミ
カルエッチングまたはエレクトロデプレート（ガルバニ
ックデプレート）が実施される。導電物質層１、３に対
してケミカルエッチングおよびエレクトロデプレートを
行えば、導電物質層１、３を除去して絶縁物質層２の開
口部周辺における突出したエッジを除去するのと同様の
効果をもたらす。導電物質層１、３は例えば銅、アルミ
ニウム、または、銀などの金属箔からなる複数の導電層
で形成することができる。前記エレクトロデプレート工
程は回路基板製造業界においてすでに実施されており、
公知であり、除去率は均一であって非常に厳密に制御さ
れる。本発明の知識を有する当業者であれば、極薄の銅
層をエレクトロデプレートし、部分的に銅層を除去する
ことにより絶縁物質層２の開口部周辺に形成された突出
したエッジを完全に除去することは容易である。
【００５４】前記絶縁層２を形成するために、プラズマ
エッチングまたはケミカルエッチングが実施される。一
方、導電物質層１、３を形成するために、ケミカルエッ
チングまたはエレクトロデプレートが実施される。本発
明においては、異なったこれら四種類の工程を実施する
ことができる。
【００５５】本発明の第一の実施例によれば、第一の工
程において、プラズマエッチングによる開口部８、８’
が導電物質層１、３内部の開口部７、７’と一致するご
とく絶縁物質層２内部に形成され、バックエッチングに
よる所定のエッジ９、９’が開口部７、７’に突出形成
される。第二の工程において、導電物質層１、３がケミ
カルエッチングされ、突出した前記エッジ９、９’が除
去されて前記開口部７、７’、８、８’がエッチバック
のない開口部となる。
【００５６】本発明の別の実施例によれば、第一の工程
において、プラズマエッチングによる開口部８、８’が
導電物質層１、３内部の開口部７、７’と一致するごと
く絶縁物質層２内部に形成され、バックエッチングによ
る所定のエッジ９、９’が開口部７、７’に突出形成さ
れる。第二の工程において、導電物質層１、３がエレク
トロデプレートされ、突出した前記エッジ９、９’が除
去されて前記開口部７、７’、８、８’がエッチバック
のない開口部となる。
【００５７】本発明のさらに別の実施例によれば、第一
の工程において、プラズマエッチングによる開口部８、
８’が導電物質層１、３内部の開口部７、７’と一致す
るごとく絶縁物質層２内部に形成され、バックエッチン
グによる所定のエッジ９、９’が開口部７、７’に突出
形成される。第二の工程において、導電物質層１、３が
ケミカルエッチングされ、突出した前記エッジ９、９’
が除去されて前記開口部７、７’、８、８’がエッチバ
ックのない開口部となる。
【００５８】本発明のさらに別の実施例によれば、第一
の工程において、ケミカルエッチングによる開口部８、
８’が導電物質層１、３内部の開口部７、７’と一致す
るごとく絶縁物質層２内部に形成され、バックエッチン
グによる所定のエッジ９、９’が開口部７、７’に突出
形成される。第二の工程において、導電物質層１、３が
エレクトロデプレートされ、突出した前記エッジ９、
９’が除去されて前記開口部７、７’、８、８’がエッ
チバックのない開口部となる。
【００５９】
【発明の効果】請求項１記載のプリント回路基板とフィ
ルム回路基板は、電気的短絡接触事故など厄介な事態が
発生しない実用上信頼性が高いものである。
【００６０】請求項２記載のプリント回路基板とフィル
ム回路基板は、電気的短絡接触事故など厄介な事態が発
生しない実用上きわめて信頼性が高いものである。
【００６１】請求項３記載のプリント回路基板とフィル
ム回路基板は、インターフェース接続部の信頼性がきわ
めて高いものである。
【００６２】請求項４記載の製造方法によれば、電気的
短絡接触事故など厄介な事態が発生しない実用上信頼性
が高いプリント回路基板とフィルム回路基板を少ない加
工ステップで容易に製造することができる。
【００６３】請求項５記載の製造方法によれば、電気的
短絡接触事故など厄介な事態が発生しない実用上信頼性
がきわめて高いプリント回路基板とフィルム回路基板を
少ない加工ステップで容易に製造することができる。
【００６４】請求項６記載の製造方法によれば、電気的
短絡接触事故など厄介な事態が発生しない実用上信頼性
がきわめて高いプリント回路基板とフィルム回路基板を
少ない加工ステップで容易に製造することができる。
【００６５】請求項７記載の製造方法によれば、機械的
に補強されていて変形しにくいプリント回路基板とフィ
ルム回路基板を少ない加工ステップで容易に製造するこ
とができる。
【００６６】請求項８記載の製造方法によれば、機械的
に補強されていて変形しにくく、しかも、インターフェ
ース接続部の信頼性が高いプリント回路基板とフィルム
回路基板を少ない加工ステップで容易に製造することが
できる。
【００６７】請求項９記載の製造方法によれば、機械的
に補強されていて変形しにくく、しかも、インターフェ
ース接続部の信頼性がきわめて高いプリント回路基板と
フィルム回路基板を少ない加工ステップで容易に製造す
ることができる。
【００６８】請求項１０記載の製造方法によれば、比較
的薄くてしかも安価な出発材料から実用上信頼性が高い
プリント回路基板とフィルム回路基板を少ない加工ステ
ップで容易に製造することができる。
【００６９】請求項１１記載の製造方法によれば、比較
的薄くてしかも安価な出発材料から実用上信頼性が高い
プリント回路基板とフィルム回路基板を少ない加工ステ
ップで容易に製造することができる。
【００７０】請求項１２記載の製造方法によれば、比較
的安価であってしかも機械的に補強された出発材料から
実用上信頼性が高いプリント回路基板とフィルム回路基
板を少ない加工ステップで容易に製造することができ
る。
【００７１】請求項１３記載の製造方法によれば、比較
的安価であってしかも機械的に補強された出発材料から
実用上信頼性が高いプリント回路基板とフィルム回路基
板を少ない加工ステップで容易に製造することができ
る。
【００７２】請求項１４記載の製造方法によれば、比較
的薄くかつ安価であってしかも機械的に補強された出発
材料から実用上信頼性が高いプリント回路基板とフィル
ム回路基板を少ない加工ステップで容易に製造すること
ができる。
【００７３】請求項１５記載の中間物を用いた場合に
は、この中間物をめっきするだけで実用上信頼性の高い
プリント回路基板とフィルム回路基板を容易に得ること
ができる。
【００７４】請求項１６記載の中間物を用いた場合に
は、この中間物をめっきするだけで実用上信頼性がきわ
めて高いプリント回路基板とフィルム回路基板を容易に
得ることができる。
【００７５】請求項１７記載の中間物を用いた場合に
は、この中間物をめっきするだけでインターフェース接
続部の信頼性がきわめて高いプリント回路基板とフィル
ム回路基板を容易に得ることができる。
【図面の簡単な説明】
【図１】プリント回路基板とフィルム回路基板を製造す
るための出発材料を示す断面図である。
【図２】図１に図示した出発材料における導電物質層の
上面に単一の層からなるフォトレジスト層を積層した後
の状態を示す断面図である。
【図３】開口部のデザインに基づいて光化学的に形成さ
れたフォトレジスト層の構造を示す断面図である。
【図４】フォトレジスト層で被覆されていない導電物質
層部分をウエットケミカルエッチング処理に続いて光化
学的処理した後におけるフォトレジスト層で被覆された
出発材料を示す断面図である。
【図５】図４による製造工程において公知であって実証
済の化学的処理方法によりフォトレジスト層を除去した
後の出発材料を示す断面図である。
【図６】開口部および導電物質層に至る積層を絶縁物質
層を介してプラズマエッチングした結果、フォトレジス
ト層が除去された出発材料を示す断面図である。
【図７】上部に接合されている導電物質層のエッジを貫
通して実施されるエッチングにより絶縁物質層内部に形
成された複数の開口部を有する出発材料を示す断面図で
ある。
【図８】図７における中間物に坑プラズマエッチング特
性を有する導電物質層の単一の層をめっき加工した後の
中間物を示す断面図である。
【符号の説明】
１，３，１１─導電物質層、２─絶縁物質層、４─基
板、５─フォトレジスト層、６，６’，７，７’，８，
８’─開口部、９，９’─エッジ、１０，１０’─底
部、１２，１２’─裏面、１３，１３’─インターフェ
ース接続面、１４，１４’─傾斜壁、Ａ─出発材料、Ｚ
─中間物。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】導電物質層１、３で片面または両面が被覆
    されたエッチング適用可能な絶縁物質層２で構成される
    出発材料Ａを使用するプリント回路基板とフィルム回路
    基板であって、第一の加工段階において、エッチングに
    よる開口部８、８’が前記導電物質層１、３内部の開口
    部７、７’と一致するごとく前記絶縁物質層２内部に形
    成され、バックエッチングによるエッジ９、９’が前記
    開口部７、７’に突出形成されて前記開口部７、７’お
    よび８、８’がエッチバックによる開口部となってお
    り、第二の加工段階において、突出した前記エッジ９、
    ９’が除去されて前記開口部７、７’、８、８’がエッ
    チバックの無い開口部となり、前記導電物質層１、３は
    異なる厚さの領域をそれぞれ有していることを特徴とす
    る、プリント回路基板とフィルム回路基板。
  2. 【請求項２】エッチングにより前記絶縁物質層２内部に
    形成された開口部８、８’は、前記導電物質層１、３内
    部に形成された開口部７、７’における突出したエッジ
    ９、９’の形状をしたエッチバックを有しないことを特
    徴とする、請求項１記載のプリント回路基板とフィルム
    回路基板。
  3. 【請求項３】第一の加工段階において、エッチングによ
    る前記開口部８、８’が前記導電物質層１、３内部の開
    口部７、７’と一致するごとく前記絶縁物質層２内部に
    形成され、バックエッチングによるエッジ９、９’が前
    記開口部７、７’に突出形成されて前記開口部７、７’
    および８、８’がエッチバックによる開口部となり、第
    二の加工段階において、突出した前記エッジ９、９’が
    除去されて前記開口部７、７’、８、８’がエッチバッ
    クの無い開口部となっている中間物Ｚの延長表面に、こ
    れと連続する複数の傾斜壁１４、１４’を有するインタ
    ーフェース接合面１３、１３’が形成され、かつ、異な
    る複数の前記導電物質層１、３が前記傾斜壁１４、１
    ４’を介してそれぞれ電気的に内部接続され、さらに、
    前記導電物質層３は前記開口部８、８’の底部１０、１
    ０’の近辺でその厚さが薄くなっていることを特徴とす
    る、請求項１または２記載のプリント回路基板とフィル
    ム回路基板。
  4. 【請求項４】導電物質層１、３で片面または両面が被覆
    されたエッチング適用可能な絶縁物質層２で構成される
    出発材料Ａを使用するプリント回路基板とフィルム回路
    基板の製造方法であって、第一の加工段階において、前
    記導電物質層１、３内部に形成された開口部７、７’と
    一致する開口部８、８’をエッチングにより前記絶縁物
    質層２内部に形成し、バックエッチングにより前記開口
    部７、７’に突出したエッジ９、９’を形成して前記開
    口部７、７’および８、８’をエッチバックによる開口
    部とし、第二の加工段階において、突出した前記エッジ
    ９、９’を除去し、これにより前記開口部７、７’、
    ８、８’をエッチバックの無い所定の態様に構成して爾
    後のめっき工程のための中間物Ｚを形成することを特徴
    とする、プリント回路基板とフィルム回路基板の製造方
    法。
  5. 【請求項５】第二の加工段階において、前記導電物質層
    １、３は、当接され得る表面全域において均一にケミカ
    ルエッチングまたはエレクトロデプレートされ、さら
    に、局部表面／容積率に準拠してケミカルエッチングま
    たはエレクトロデプレートされ、突出した前記エッジ
    ９、９’はケミカルエッチングまたはエレクトロデプレ
    ートにより除去され、エッチバックされない領域１２、
    １２’はケミカルエッチングまたはエレクトロデプレー
    トによりその厚さが部分的に減少せしめられていること
    を特徴とする、請求項４記載のプリント回路基板とフィ
    ルム回路基板の製造方法。
  6. 【請求項６】第二の加工段階において、突出した前記エ
    ッジ９、９’がケミカルエッチングまたはエレクトロデ
    プレートされ、結果的に、エッチバック部が除去される
    まで当接し得る表面全域にわたり前記導電物質層１、３
    がケミカルエッチングまたはエレクトロデプレートされ
    ることを特徴とする、請求項５記載のプリント回路基板
    とフィルム回路基板の製造方法。
  7. 【請求項７】エッチング適用可能な前記絶縁物質層２は
    プラズマエッチングまたはケミカルエッチングにより加
    工され、第一の加工段階において、プラズマエッチング
    またはケミカルエッチングが実施され、かつ、爾後の加
    工段階において、坑エッチング特性を有する導電物質層
    １１を前記中間物Ｚにめっきすることにより、より薄く
    エッチングまたはエレクトロデプレートされた前記導電
    物質層１、３の当接可能表面および前記絶縁物質層２の
    当接可能表面が、前記導電物質層１１により機械的に補
    強されることを特徴とする、請求項５または６記載のプ
    リント回路基板とフィルム回路基板の製造方法。
  8. 【請求項８】爾後の加工段階において、前記絶縁物質層
    ２内部の開口部８、８’が前記導電物質層１１により完
    全に被覆され、かつ、インターフェース接合面１３、１
    ３’が形成されることにより、異なる複数の導電物質層
    １、３が電気的に内部接続されることを特徴とする、請
    求項７記載のプリント回路基板とフィルム回路基板の製
    造方法。
  9. 【請求項９】爾後の加工段階において、前記導電物質層
    １１でめっきされ、かつ、より薄くエッチングまたはエ
    レクトロデプレートされた前記導電物質層１、３の表面
    領域および前記導電物質層１１でめっきされた前記絶縁
    物質層２の表面領域が、インターフェース接合面１３、
    １３’を有する電流路内部の片面および／または両面の
    回路デザインに準拠して形成されることを特徴とする、
    請求項７または８記載のプリント回路基板とフィルム回
    路基板の製造方法。
  10. 【請求項１０】絶縁物質層２として一枚の有機性絶縁フ
    ィルムがプラズマエッチングまたはケミカルエッチング
    され、かつ、導電物質層１、３として前記有機性絶縁フ
    ィルムの両面に被覆された複数の銅層がその片面または
    両面においてケミカルエッチングまたはエレクトロデプ
    レートされ、かつ、前記有機性絶縁フィルムが２０〜５
    ０μｍの厚さであり、前記銅層が８〜１２μｍの厚さで
    あることを特徴とする、請求項４記載のプリント回路基
    板とフィルム回路基板の製造方法。
  11. 【請求項１１】複数の有機性絶縁フィルムとして、複数
    のポリイミドフィルムまたは複数の液晶ポリマーフィル
    ムが使用されることを特徴とする、請求項１０記載のプ
    リント回路基板とフィルム回路基板の製造方法。
  12. 【請求項１２】複数の前記有機性絶縁フィルムが、アラ
    ミド繊維により補強された複数のエポキシ積層体または
    複数のポリイミド樹脂フィルムにより形成されているこ
    とを特徴とする、請求項１０記載のプリント回路基板と
    フィルム回路基板の製造方法。
  13. 【請求項１３】複数の有機性絶縁フィルムとして、シア
    ン化エステル樹脂フィルムからなるアラミド繊維により
    補強された複数の積層体を使用することを特徴とする、
    請求項１０記載のプリント回路基板とフィルム回路基板
    の製造方法。
  14. 【請求項１４】導電物質層１１として、銅またはパラジ
    ウムでめっきされた薄い金属層が使用されていることを
    特徴とする、請求項７記載のプリント回路基板とフィル
    ム回路基板の製造方法。
  15. 【請求項１５】第一の加工段階において、エッチングに
    よる開口部８、８’が導電物質層１、３内部の開口部
    ７、７’と一致するごとく絶縁物質層２内部に形成さ
    れ、バックエッチングによるエッジ９、９’が前記開口
    部７、７’に突出形成されて前記開口部７、７’および
    ８、８’がエッチバックによる開口部となっており、第
    二の加工段階において、突出した前記エッジ９、９’が
    除去されて前記開口部７、７’、８、８’がエッチバッ
    クの無い所定の態様に構成された爾後のめっき工程のた
    めの中間物であって、前記エッチングにより複数の導電
    物質層１、３が異なる厚さの領域を有していることを特
    徴とする、プリント回路基板とフィルム回路基板用中間
    物。
  16. 【請求項１６】エッチングにより前記絶縁物質層２内部
    に形成された開口部８、８’は、前記導電物質層１、３
    内部に形成された開口部７、７’における突出したエッ
    ジ９、９’の形状をしたエッチバックを有しないことを
    特徴とする、請求項１５記載のプリント回路基板とフィ
    ルム回路基板用中間物。
  17. 【請求項１７】第一の加工段階において、エッチングに
    よる前記開口部８、８’が前記導電物質層１、３内部の
    開口部７、７’と一致するごとく前記絶縁物質層２内部
    に形成され、バックエッチングによるエッジ９、９’が
    前記開口部７、７’に突出形成されて記開口部７、７’
    および８、８’がエッチバックによる開口部となってお
    り、第二の加工段階において、突出した前記エッジ９、
    ９’が除去されて前記開口部７、７’、８、８’がエッ
    チバックの無い開口部となっている中間物Ｚの延長表面
    に、これと連続する複数の傾斜壁１４、１４’を有する
    インターフェース接合面１３、１３’が形成され、か
    つ、異なる複数の前記導電物質層１、３が前記傾斜壁１
    ４、１４’を介してそれぞれ電気的に内部接続され、さ
    らに、前記導電物質層３は前記開口部８、８’の底部１
    ０、１０’の近辺でその厚さが薄くなっていることを特
    徴とする、請求項１５または１６記載のプリント回路基
    板とフィルム回路基板用中間物。
JP05186595A 1994-02-21 1995-02-15 プリント回路基板とフィルム回路基板の製造方法 Expired - Fee Related JP3779745B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH50594 1994-02-21
CH00505/94-0 1994-02-21

Publications (2)

Publication Number Publication Date
JPH07273448A true JPH07273448A (ja) 1995-10-20
JP3779745B2 JP3779745B2 (ja) 2006-05-31

Family

ID=4188544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05186595A Expired - Fee Related JP3779745B2 (ja) 1994-02-21 1995-02-15 プリント回路基板とフィルム回路基板の製造方法

Country Status (6)

Country Link
US (1) US5639389A (ja)
EP (1) EP0668712B1 (ja)
JP (1) JP3779745B2 (ja)
AT (1) ATE197525T1 (ja)
CA (2) CA2137861A1 (ja)
DE (1) DE59508829D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033633A (ko) * 2001-10-24 2003-05-01 울트라테라 코포레이션 인쇄 회로 기판에 미세 구멍을 형성하는 방법
KR100616302B1 (ko) * 2000-07-11 2006-08-28 엘지전자 주식회사 인쇄회로기판의 제조방법
WO2014046133A1 (ja) * 2012-09-18 2014-03-27 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998006243A1 (de) * 1996-07-31 1998-02-12 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
WO1999005721A1 (de) * 1997-07-24 1999-02-04 Dyconex Patente Ag Halbleiterchippackungen und verfahren zu deren herstellung
US6391786B1 (en) 1997-12-31 2002-05-21 Lam Research Corporation Etching process for organic anti-reflective coating
US6280641B1 (en) 1998-06-02 2001-08-28 Mitsubishi Gas Chemical Company, Inc. Printed wiring board having highly reliably via hole and process for forming via hole
US6099745A (en) * 1998-06-05 2000-08-08 Parlex Corporation Rigid/flex printed circuit board and manufacturing method therefor
JP2000031640A (ja) * 1998-07-08 2000-01-28 Ibiden Co Ltd プリント配線板及びその製造方法
US6228246B1 (en) 1999-07-01 2001-05-08 International Business Machines Corporation Removal of metal skin from a copper-Invar-copper laminate
KR100572880B1 (ko) * 2000-07-14 2006-04-24 엘지전자 주식회사 플라즈마를 이용한 기판의 홀가공방법
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US7186947B2 (en) * 2003-03-31 2007-03-06 Hypertherm, Inc. Process monitor for laser and plasma materials processing of materials
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7462939B2 (en) * 2005-10-20 2008-12-09 Honeywell International Inc. Interposer for compliant interfacial coupling
US7476570B2 (en) 2006-05-02 2009-01-13 Honeywell International Inc. System and method of attaching an integrated circuit assembly to a printed wiring board
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
CN101511151B (zh) * 2009-03-02 2011-03-23 汕头超声印制板公司 Pcb的盲孔加工方法
CN110783727A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3276106A (en) * 1963-07-01 1966-10-04 North American Aviation Inc Preparation of multilayer boards for electrical connections between layers
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
US4118523A (en) * 1975-10-22 1978-10-03 International Computers Limited Production of semiconductor devices
US4174261A (en) * 1976-07-16 1979-11-13 Pellegrino Peter P Apparatus for electroplating, deplating or etching
GB2137808A (en) * 1983-04-06 1984-10-10 Plessey Co Plc Integrated circuit processing method
US4472238A (en) * 1983-12-05 1984-09-18 E. I. Du Pont De Nemours And Company Process using plasma for forming conductive through-holes through a dielectric layer
US4517050A (en) * 1983-12-05 1985-05-14 E. I. Du Pont De Nemours And Company Process for forming conductive through-holes through a dielectric layer
JPS62221119A (ja) * 1986-03-24 1987-09-29 Hitachi Ltd 透孔形成方法
US4720322A (en) * 1987-04-13 1988-01-19 Texas Instruments Incorporated Plasma etching of blind vias in printed wiring board dielectric
JPH0682926B2 (ja) * 1988-04-22 1994-10-19 日本電気株式会社 多層配線基板の製造方法
ATE135521T1 (de) * 1992-06-15 1996-03-15 Heinze Dyconex Patente Verfahren zur herstellung von substraten mit durchführungen
EP0600051B1 (de) * 1992-06-15 1999-05-12 Dyconex Patente Ag Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
JPH06314869A (ja) * 1993-04-30 1994-11-08 Eastern:Kk プリント配線板のスルーホール形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616302B1 (ko) * 2000-07-11 2006-08-28 엘지전자 주식회사 인쇄회로기판의 제조방법
KR20030033633A (ko) * 2001-10-24 2003-05-01 울트라테라 코포레이션 인쇄 회로 기판에 미세 구멍을 형성하는 방법
WO2014046133A1 (ja) * 2012-09-18 2014-03-27 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
EP0668712B1 (de) 2000-11-08
CA2142542A1 (en) 1995-08-22
ATE197525T1 (de) 2000-11-11
CA2137861A1 (en) 1995-08-22
EP0668712A1 (de) 1995-08-23
US5639389A (en) 1997-06-17
DE59508829D1 (de) 2000-12-14
JP3779745B2 (ja) 2006-05-31

Similar Documents

Publication Publication Date Title
JP3779745B2 (ja) プリント回路基板とフィルム回路基板の製造方法
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
EP0144944B1 (en) Process for forming conductive through-holes through a dielectric layer
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US5382505A (en) Method of making a laminated structure with shear force delamination resistance
EP0403992A2 (en) Chip carrier package and method of manufacture
KR920005070B1 (ko) 양면배선기판의 제조방법
CA2336918C (en) Improved method for forming conductive traces and printed circuits made thereby
JPH0758827B2 (ja) 印刷回路の製造方法
US4472238A (en) Process using plasma for forming conductive through-holes through a dielectric layer
JP2556282B2 (ja) 印刷配線板の製造方法
RU2279770C2 (ru) Способ изготовления многослойного модуля печатной платы с высокой плотностью размещения элементов
US4912020A (en) Printed circuit boards and method for manufacturing printed circuit boards
EP0146061B1 (en) Liquid chemical process for forming conductive through-holes through a dielectric layer
US4635358A (en) Method for forming electrically conductive paths through a dielectric layer
CN116744563A (zh) 一种电路板及其制作方法
EP0949855B1 (en) Process for producing a multilayer circuit board having an electroplated blind hole
US4769269A (en) Article containing conductive through-holes
JP4556327B2 (ja) 検査治具の製造方法
JP2003086938A (ja) プリント配線板の製造方法
CN115279043B (zh) 一种直连pcb板的加工方法
CA1284842C (en) Printed circuit boards and method for manufacturing printed circuit boards
JP3187630B2 (ja) 電鋳法
JP4582277B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
JPWO2000052977A1 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050527

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees