JPH07273748A - ２値信号転送回路 - Google Patents
２値信号転送回路Info
- Publication number
- JPH07273748A JPH07273748A JP6060384A JP6038494A JPH07273748A JP H07273748 A JPH07273748 A JP H07273748A JP 6060384 A JP6060384 A JP 6060384A JP 6038494 A JP6038494 A JP 6038494A JP H07273748 A JPH07273748 A JP H07273748A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- binary
- transfer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 32
- 238000012360 testing method Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bidirectional Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】入力信号が無効信号時には２値信号の中の特定
値の信号を同時双方向２値信号転送回路に供給すること
により従来に比し格段に消費電力を削減できる２値信号
転送回路の提供。 【構成】送受共用の転送路により２値信号の転送を行な
う同時双方向２値信号転送回路１を介して２値信号を転
送する際に、外部から供給される入力信号とその入力信
号の有効無効を識別する識別信号との論理積を作成して
入力信号が無効信号のときには２値信号の中の低レベル
信号を出力し入力信号が有効信号のときにはその入力信
号値を出力する論理積回路２および５を有し、この論理
積回路２および５からの出力信号を同時双方向２値信号
転送回路に供給する。
値の信号を同時双方向２値信号転送回路に供給すること
により従来に比し格段に消費電力を削減できる２値信号
転送回路の提供。 【構成】送受共用の転送路により２値信号の転送を行な
う同時双方向２値信号転送回路１を介して２値信号を転
送する際に、外部から供給される入力信号とその入力信
号の有効無効を識別する識別信号との論理積を作成して
入力信号が無効信号のときには２値信号の中の低レベル
信号を出力し入力信号が有効信号のときにはその入力信
号値を出力する論理積回路２および５を有し、この論理
積回路２および５からの出力信号を同時双方向２値信号
転送回路に供給する。
Description
【０００１】
【産業上の利用分野】本発明は２値信号転送回路に関
し、特に同時に双方向の２値信号転送が可能な２値信号
転送回路に関する。
し、特に同時に双方向の２値信号転送が可能な２値信号
転送回路に関する。
【０００２】
【従来の技術】従来の２値信号転送回路は、図３に示す
ように、相補型ＭＯＳ回路を使用して行なわれていた。
ように、相補型ＭＯＳ回路を使用して行なわれていた。
【０００３】すなわち、図３において、入力端子３１に
高レベルの信号（以下Ｈ信号と略称する）が印加される
とインバータ３２の出力では反転して低レベルの信号
（以下Ｌ信号と略称する）となり、この信号が相補型Ｍ
ＯＳ回路に印加され、トランジスタ３３がオン状態とな
ってコンデンサ３５が充電され、入力端子３１の入力信
号と同じＨ信号が出力端子３６に出力される。
高レベルの信号（以下Ｈ信号と略称する）が印加される
とインバータ３２の出力では反転して低レベルの信号
（以下Ｌ信号と略称する）となり、この信号が相補型Ｍ
ＯＳ回路に印加され、トランジスタ３３がオン状態とな
ってコンデンサ３５が充電され、入力端子３１の入力信
号と同じＨ信号が出力端子３６に出力される。
【０００４】また、入力端子３１にＬ信号が印加される
とインバータ３２の出力では反転してＨ信号となり、こ
の信号が相補型ＭＯＳ回路に印加され、今度はトランジ
スタ３４がオン状態となってコンデンサ３５が放電さ
れ、入力端子３１の入力信号と同じＬ信号が出力端子３
６に出力される。
とインバータ３２の出力では反転してＨ信号となり、こ
の信号が相補型ＭＯＳ回路に印加され、今度はトランジ
スタ３４がオン状態となってコンデンサ３５が放電さ
れ、入力端子３１の入力信号と同じＬ信号が出力端子３
６に出力される。
【０００５】このようにして、図３の２値信号転送回路
により入力端子３１から出力端子３６へ２値信号の転送
が行なわれるが、この回路では転送は一方向のみである
故、双方向、すなわち２点間、例えばＰ点からＱ点への
信号の転送と同時にＱ点からＰ点への信号の転送を行な
う双方向同時信号転送の場合にはＰ点からＱ点への信号
転送路と、その反対方向、すなわち、Ｑ点からＰ点への
信号転送路との２つの信号転送路を設け、それぞれに図
３に示す２値信号転送回路を設けねばならないという問
題がある。
により入力端子３１から出力端子３６へ２値信号の転送
が行なわれるが、この回路では転送は一方向のみである
故、双方向、すなわち２点間、例えばＰ点からＱ点への
信号の転送と同時にＱ点からＰ点への信号の転送を行な
う双方向同時信号転送の場合にはＰ点からＱ点への信号
転送路と、その反対方向、すなわち、Ｑ点からＰ点への
信号転送路との２つの信号転送路を設け、それぞれに図
３に示す２値信号転送回路を設けねばならないという問
題がある。
【０００６】図４には、この点を改良した２値信号転送
回路が示してある。図４の２値信号転送回路は、Ｐ点に
設けられた回路４１と、Ｑ点に設けられた回路４２と、
これらの回路を接続する転送路４３とから構成されてい
る。
回路が示してある。図４の２値信号転送回路は、Ｐ点に
設けられた回路４１と、Ｑ点に設けられた回路４２と、
これらの回路を接続する転送路４３とから構成されてい
る。
【０００７】回路４１と回路４２とはその構成は同じで
あるので、回路４１について説明する。回路４１は、イ
ンバータ４１１と、電源電圧ＶDDの相補型ＭＯＳ回路４
１２と、参照電圧ＶRH（ＶDD／２＜ＶRH＜ＶDD )と比較
して入力レベルがこれより高いときにはＨ信号を低いと
きにはＬ信号を発生するコンパレータ４１３と、参照電
圧ＶRL（ＶDD／２＞ＶRL＞０ )と比較して入力レベルが
これより高いときにはＨ信号を低いときにはＬ信号を発
生するコンパレータ４１４と、インバータ４１１の出力
がＬ信号のときにはコンパレータ４１３の出力を選択し
Ｈ信号のときにはコンパレータ４１４の出力を選択する
セレクタ４１５とから構成されている。
あるので、回路４１について説明する。回路４１は、イ
ンバータ４１１と、電源電圧ＶDDの相補型ＭＯＳ回路４
１２と、参照電圧ＶRH（ＶDD／２＜ＶRH＜ＶDD )と比較
して入力レベルがこれより高いときにはＨ信号を低いと
きにはＬ信号を発生するコンパレータ４１３と、参照電
圧ＶRL（ＶDD／２＞ＶRL＞０ )と比較して入力レベルが
これより高いときにはＨ信号を低いときにはＬ信号を発
生するコンパレータ４１４と、インバータ４１１の出力
がＬ信号のときにはコンパレータ４１３の出力を選択し
Ｈ信号のときにはコンパレータ４１４の出力を選択する
セレクタ４１５とから構成されている。
【０００８】次に、回路４１の入力端子４１０と回路４
２の入力端子４２０における入力信号の各組合せに対す
る回路４１の出力端子４１６と回路４２の出力端子４２
６における出力信号は次のようになる。
２の入力端子４２０における入力信号の各組合せに対す
る回路４１の出力端子４１６と回路４２の出力端子４２
６における出力信号は次のようになる。
【０００９】(1) 回路４１と回路４２との入力信号が
ともにＬ信号の場合 Ａ１点とＡ２点とはＨ信号となり、それによりセレクタ
４１５はコンパレータ４１４の出力を選択し、セレクタ
４２５はコンパレータ４２４の出力を選択する。Ｂ１点
とＢ２点とはＬ信号となり、それによりコンパレータ４
１４とコンパレータ４２４とはＬ信号を出力する。した
がって、この場合は両回路の出力端子にはＬ信号が出力
される。
ともにＬ信号の場合 Ａ１点とＡ２点とはＨ信号となり、それによりセレクタ
４１５はコンパレータ４１４の出力を選択し、セレクタ
４２５はコンパレータ４２４の出力を選択する。Ｂ１点
とＢ２点とはＬ信号となり、それによりコンパレータ４
１４とコンパレータ４２４とはＬ信号を出力する。した
がって、この場合は両回路の出力端子にはＬ信号が出力
される。
【００１０】(2) 回路４１と回路４２との入力信号が
ともにＨ信号の場合 Ａ１点とＡ２点とはＬ信号となり、それによりセレクタ
４１５はコンパレータ４１３の出力を選択し、セレクタ
４２５はコンパレータ４２３の出力を選択する。Ｂ１点
とＢ２点とはＨ信号となり、それによりコンパレータ４
１３とコンパレータ４２３とはＨ信号を出力する。した
がって、この場合は両回路の出力端子にはＨ信号が出力
される。
ともにＨ信号の場合 Ａ１点とＡ２点とはＬ信号となり、それによりセレクタ
４１５はコンパレータ４１３の出力を選択し、セレクタ
４２５はコンパレータ４２３の出力を選択する。Ｂ１点
とＢ２点とはＨ信号となり、それによりコンパレータ４
１３とコンパレータ４２３とはＨ信号を出力する。した
がって、この場合は両回路の出力端子にはＨ信号が出力
される。
【００１１】(3) 回路４１の入力信号がＨ信号で回路
４２の入力信号がＬ信号の場合 Ａ１点はＬ信号となりセレクタ４１５はコンパレータ４
１３の出力を選択する。Ａ２点はＨ信号となりセレクタ
４２５はコンパレータ４２４の出力を選択する。当初Ｂ
１点はＨ信号、Ｂ２点はＬ信号となるが、Ｂ１点とＢ２
点とは異なった電位にはなりえず、ともに中間レベルの
ＶDD／２に収束する。そのため、選択されたコンパレー
タ４１３はＬ信号を出力し回路４１の出力端子４１６に
はＬ信号が出力される。また、選択されたコンパレータ
４２４はＨ信号を出力し回路４２の出力端子４２６には
Ｈ信号が出力される。
４２の入力信号がＬ信号の場合 Ａ１点はＬ信号となりセレクタ４１５はコンパレータ４
１３の出力を選択する。Ａ２点はＨ信号となりセレクタ
４２５はコンパレータ４２４の出力を選択する。当初Ｂ
１点はＨ信号、Ｂ２点はＬ信号となるが、Ｂ１点とＢ２
点とは異なった電位にはなりえず、ともに中間レベルの
ＶDD／２に収束する。そのため、選択されたコンパレー
タ４１３はＬ信号を出力し回路４１の出力端子４１６に
はＬ信号が出力される。また、選択されたコンパレータ
４２４はＨ信号を出力し回路４２の出力端子４２６には
Ｈ信号が出力される。
【００１２】(4) 回路４１の入力信号がＬ信号で回路
４２の入力信号がＨ信号の場合 Ａ１点はＨ信号となりセレクタ４１５はコンパレータ４
１４の出力を選択する。Ａ２点はＬ信号となりセレクタ
４２５はコンパレータ４２３の出力を選択する。当初Ｂ
１点はＬ信号、Ｂ２点はＨ信号となるが、Ｂ１点とＢ２
点とは異なった電位にはなりえず、ともに中間レベルの
ＶDD／２に収束する。そのため、選択されたコンパレー
タ４１４はＨ信号を出力し回路４１の出力端子４１６に
はＨ信号が出力される。また、選択されたコンパレータ
４２３はＬ信号を出力し回路４２の出力端子４２６には
Ｌ信号が出力される。
４２の入力信号がＨ信号の場合 Ａ１点はＨ信号となりセレクタ４１５はコンパレータ４
１４の出力を選択する。Ａ２点はＬ信号となりセレクタ
４２５はコンパレータ４２３の出力を選択する。当初Ｂ
１点はＬ信号、Ｂ２点はＨ信号となるが、Ｂ１点とＢ２
点とは異なった電位にはなりえず、ともに中間レベルの
ＶDD／２に収束する。そのため、選択されたコンパレー
タ４１４はＨ信号を出力し回路４１の出力端子４１６に
はＨ信号が出力される。また、選択されたコンパレータ
４２３はＬ信号を出力し回路４２の出力端子４２６には
Ｌ信号が出力される。
【００１３】以上の信号の転送形態をまとめて表現する
と、回路４２の入力端子４２０への入力信号の値の如何
に拘わらず回路４１の入力端子４１０への入力信号の値
はそのまま回路４２の出力端子４２６への出力信号の値
として転送され、回路４１の入力端子４１０への入力信
号の値の如何に拘わらず回路４２の入力端子４２０への
入力信号の値はそのまま回路４１の出力端子４１６への
出力信号の値として転送される。
と、回路４２の入力端子４２０への入力信号の値の如何
に拘わらず回路４１の入力端子４１０への入力信号の値
はそのまま回路４２の出力端子４２６への出力信号の値
として転送され、回路４１の入力端子４１０への入力信
号の値の如何に拘わらず回路４２の入力端子４２０への
入力信号の値はそのまま回路４１の出力端子４１６への
出力信号の値として転送される。
【００１４】すなわち、図４に示す２値信号転送回路
は、１つの転送路４３のみで、同時双方向２値信号転送
ができる回路であり、図３の２値信号転送回路より改良
された回路である。
は、１つの転送路４３のみで、同時双方向２値信号転送
ができる回路であり、図３の２値信号転送回路より改良
された回路である。
【００１５】
【発明が解決しようとする課題】上述した図４に示す従
来の２値信号転送回路は、１つの転送路４３のみで、同
時双方向２値信号転送ができる回路ではあるが、回路４
１の入力信号と回路４２の入力信号とが、上述の(3) お
よび(4) の場合のように互いに異なる場合には、転送路
４３に貫通電流がながれ、消費電力が増大するという問
題点がある。
来の２値信号転送回路は、１つの転送路４３のみで、同
時双方向２値信号転送ができる回路ではあるが、回路４
１の入力信号と回路４２の入力信号とが、上述の(3) お
よび(4) の場合のように互いに異なる場合には、転送路
４３に貫通電流がながれ、消費電力が増大するという問
題点がある。
【００１６】本発明の目的は、入力信号が無効信号時に
は２値信号の中の特定値の信号を同時双方向２値信号転
送回路に供給することにより従来に比し格段に消費電力
を削減できる２値信号転送回路を提供することにある。
は２値信号の中の特定値の信号を同時双方向２値信号転
送回路に供給することにより従来に比し格段に消費電力
を削減できる２値信号転送回路を提供することにある。
【００１７】
【課題を解決するための手段】第１の発明の２値信号転
送回路は、送受共用の転送路により２値信号の転送を行
なう同時双方向２値信号転送回路を介して２値信号を転
送する２値信号転送回路において、外部から供給される
入力信号が無効信号のときには２値信号の中の第１の特
定値信号を出力し前記入力信号が有効信号のときには前
記入力信号値を出力する第１の信号出力手段を有し、前
記第１の信号出力手段からの出力信号を前記同時双方向
２値信号転送回路に供給して構成されている。
送回路は、送受共用の転送路により２値信号の転送を行
なう同時双方向２値信号転送回路を介して２値信号を転
送する２値信号転送回路において、外部から供給される
入力信号が無効信号のときには２値信号の中の第１の特
定値信号を出力し前記入力信号が有効信号のときには前
記入力信号値を出力する第１の信号出力手段を有し、前
記第１の信号出力手段からの出力信号を前記同時双方向
２値信号転送回路に供給して構成されている。
【００１８】第２の発明の２値信号転送回路は、第１の
発明の２値信号転送回路において、第１の信号出力手段
は論理積回路により構成され入力信号と前記入力信号の
有効無効の識別を示す外部から供給される第１の識別信
号との論理積を出力して構成されている。
発明の２値信号転送回路において、第１の信号出力手段
は論理積回路により構成され入力信号と前記入力信号の
有効無効の識別を示す外部から供給される第１の識別信
号との論理積を出力して構成されている。
【００１９】第３の発明の２値信号転送回路は、第１の
発明の２値信号転送回路において、第１の信号出力手段
は論理和回路により構成され入力信号と前記入力信号の
有効無効の識別を示す外部から供給される第１の識別信
号との論理和を出力して構成されている。
発明の２値信号転送回路において、第１の信号出力手段
は論理和回路により構成され入力信号と前記入力信号の
有効無効の識別を示す外部から供給される第１の識別信
号との論理和を出力して構成されている。
【００２０】第４の発明の２値信号転送回路は、第１の
発明の２値信号転送回路において、スキャンパスにより
試験を行なうときには２値信号の中の第１の特定値信号
を出力しそれ以外のときには第１の信号出力手段からの
信号値を出力し同時双方向２値信号転送回路に供給する
第２の信号出力手段を有して構成されている。
発明の２値信号転送回路において、スキャンパスにより
試験を行なうときには２値信号の中の第１の特定値信号
を出力しそれ以外のときには第１の信号出力手段からの
信号値を出力し同時双方向２値信号転送回路に供給する
第２の信号出力手段を有して構成されている。
【００２１】第５の発明の２値信号転送回路は、第４の
発明の２値信号転送回路において、第２の信号出力手段
は論理積回路により構成され第１の信号出力手段からの
信号値と外部から供給されるスキャンパス試験の有無を
示す第２の識別信号との論理積を出力して構成されてい
る。
発明の２値信号転送回路において、第２の信号出力手段
は論理積回路により構成され第１の信号出力手段からの
信号値と外部から供給されるスキャンパス試験の有無を
示す第２の識別信号との論理積を出力して構成されてい
る。
【００２２】第６の発明の２値信号転送回路は、第４の
発明の２値信号転送回路において、第２の信号出力手段
は論理和回路により構成され第１の信号出力手段からの
信号値と外部から供給されるスキャンパス試験の有無を
示す第２の識別信号との論理和を出力して構成されてい
る。
発明の２値信号転送回路において、第２の信号出力手段
は論理和回路により構成され第１の信号出力手段からの
信号値と外部から供給されるスキャンパス試験の有無を
示す第２の識別信号との論理和を出力して構成されてい
る。
【００２３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２４】図１は本発明の２値信号転送回路の第１の
実施例を示すブロック図である。
実施例を示すブロック図である。
【００２５】第１の実施例の２値信号転送回路は、図１
に示すように、同時双方向２値信号転送回路１と、２値
の入力信号が供給される第１の入力端子８および１１
と、これらの入力端子に供給される信号が意味のある有
効信号であるときにはＨ信号となり意味のない無効信号
であるときにはＬ信号となって入力信号の有効か無効か
を識別する識別信号が供給される第２の入力端子９およ
び１２と、入力信号とその識別信号との論理積を作成す
る論理積回路２および５と、同時双方向２値信号転送回
路１への入力信号を保持するフリップフロップ回路３お
よび６と、同時双方向２値信号転送回路１からの出力信
号を保持するフリップフロップ回路４および７と、出力
端子１０および１３とから構成されている。
に示すように、同時双方向２値信号転送回路１と、２値
の入力信号が供給される第１の入力端子８および１１
と、これらの入力端子に供給される信号が意味のある有
効信号であるときにはＨ信号となり意味のない無効信号
であるときにはＬ信号となって入力信号の有効か無効か
を識別する識別信号が供給される第２の入力端子９およ
び１２と、入力信号とその識別信号との論理積を作成す
る論理積回路２および５と、同時双方向２値信号転送回
路１への入力信号を保持するフリップフロップ回路３お
よび６と、同時双方向２値信号転送回路１からの出力信
号を保持するフリップフロップ回路４および７と、出力
端子１０および１３とから構成されている。
【００２６】同時双方向２値信号転送回路１は既述の図
４に示す回路と同一であり、同時双方向２値信号転送回
路１の構成要素である回路１４、回路１５および転送路
１６は、図４の回路４１、回路４２および転送路４３に
それぞれ対応する。
４に示す回路と同一であり、同時双方向２値信号転送回
路１の構成要素である回路１４、回路１５および転送路
１６は、図４の回路４１、回路４２および転送路４３に
それぞれ対応する。
【００２７】次に、図１の第１の実施例の動作について
説明する。
説明する。
【００２８】論理積回路２により第１の入力端子８に供
給される入力信号とその入力信号の有効無効を識別する
第２の入力端子９に供給される識別信号との論理積が作
成される。
給される入力信号とその入力信号の有効無効を識別する
第２の入力端子９に供給される識別信号との論理積が作
成される。
【００２９】入力信号が有効信号であるときには、入力
信号が有効を示す識別信号はＨ信号であるので、論理積
回路２の出力は入力信号そのものとなりその値がフリッ
プフロップ回路３に保持され同時双方向２値信号転送回
路１に入力されて相手側に転送されフリップフロップ回
路７に保持され出力端子１３に出力される。
信号が有効を示す識別信号はＨ信号であるので、論理積
回路２の出力は入力信号そのものとなりその値がフリッ
プフロップ回路３に保持され同時双方向２値信号転送回
路１に入力されて相手側に転送されフリップフロップ回
路７に保持され出力端子１３に出力される。
【００３０】同様にして、論理積回路５により第１の入
力端子１１に供給される入力信号とその入力信号の有効
無効を識別する第２の入力端子１２に供給される識別信
号との論理積が作成される。そして入力信号が有効信号
であるときには、入力信号が有効を示す識別信号はＨ信
号であるので、論理積回路５の出力は入力信号そのもの
となりその値がフリップフロップ回路６に保持され同時
双方向２値信号転送回路１に入力されて相手側に転送さ
れフリップフロップ回路４に保持され出力端子１０に出
力される。
力端子１１に供給される入力信号とその入力信号の有効
無効を識別する第２の入力端子１２に供給される識別信
号との論理積が作成される。そして入力信号が有効信号
であるときには、入力信号が有効を示す識別信号はＨ信
号であるので、論理積回路５の出力は入力信号そのもの
となりその値がフリップフロップ回路６に保持され同時
双方向２値信号転送回路１に入力されて相手側に転送さ
れフリップフロップ回路４に保持され出力端子１０に出
力される。
【００３１】このように、入力信号が有効信号であると
きには、図４等で既述のように、同時双方向２値信号転
送回路１は動作する。
きには、図４等で既述のように、同時双方向２値信号転
送回路１は動作する。
【００３２】第１の入力端子８に供給される入力信号が
無効信号であるときには、入力信号が無効を示す識別信
号はＬ信号であるので、論理積回路２の出力は入力信号
の値の如何に拘わらずＬ信号となり、その値がフリップ
フロップ回路３に保持され同時双方向２値信号転送回路
１に入力されて相手側に転送されフリップフロップ回路
７に保持され出力端子１３に出力される。
無効信号であるときには、入力信号が無効を示す識別信
号はＬ信号であるので、論理積回路２の出力は入力信号
の値の如何に拘わらずＬ信号となり、その値がフリップ
フロップ回路３に保持され同時双方向２値信号転送回路
１に入力されて相手側に転送されフリップフロップ回路
７に保持され出力端子１３に出力される。
【００３３】同様に第１の入力端子１１に供給される入
力信号が無効信号であるときには、入力信号が無効を示
す識別信号はＬ信号であるので、論理積回路５の出力は
入力信号の値の如何に拘わらずＬ信号となり、その値が
フリップフロップ回路６に保持され同時双方向２値信号
転送回路１に入力されて相手側に転送されフリップフロ
ップ回路４に保持され出力端子１０に出力される。
力信号が無効信号であるときには、入力信号が無効を示
す識別信号はＬ信号であるので、論理積回路５の出力は
入力信号の値の如何に拘わらずＬ信号となり、その値が
フリップフロップ回路６に保持され同時双方向２値信号
転送回路１に入力されて相手側に転送されフリップフロ
ップ回路４に保持され出力端子１０に出力される。
【００３４】すなわち、入力信号が無効信号の場合に
は、これに対する同時双方向２値信号転送回路１へ入力
される信号は、必らずＬ信号となる。
は、これに対する同時双方向２値信号転送回路１へ入力
される信号は、必らずＬ信号となる。
【００３５】したがって、第１の入力端子８および１１
に供給される入力信号が共に無効信号の場合には、これ
に対する同時双方向２値信号転送回路１へ入力される信
号はともに同じＬ信号となり、転送路１６には貫通電流
がながれない。
に供給される入力信号が共に無効信号の場合には、これ
に対する同時双方向２値信号転送回路１へ入力される信
号はともに同じＬ信号となり、転送路１６には貫通電流
がながれない。
【００３６】以上のように第１の実施例では、第１の入
力端子８および１１に供給される入力信号が共に無効信
号の場合には、転送路１６には貫通電流がながれず、従
来の同時双方向２値信号転送回路に比し格段に消費電力
を節減できるという効果を有している。
力端子８および１１に供給される入力信号が共に無効信
号の場合には、転送路１６には貫通電流がながれず、従
来の同時双方向２値信号転送回路に比し格段に消費電力
を節減できるという効果を有している。
【００３７】第１の実施例では入力信号とその有効無効
を識別する識別信号との論理積を作成したが、有効を示
す識別信号をＬ信号、無効を示す識別信号をＨ信号とし
て入力信号とその有効無効を識別する識別信号との論理
和を作成して、第１の入力端子８および１１に供給され
る入力信号が共に無効信号の場合には、これに対する同
時双方向２値信号転送回路１へ入力される信号をともに
同じＨ信号としても、同様の効果を得ることができる。
を識別する識別信号との論理積を作成したが、有効を示
す識別信号をＬ信号、無効を示す識別信号をＨ信号とし
て入力信号とその有効無効を識別する識別信号との論理
和を作成して、第１の入力端子８および１１に供給され
る入力信号が共に無効信号の場合には、これに対する同
時双方向２値信号転送回路１へ入力される信号をともに
同じＨ信号としても、同様の効果を得ることができる。
【００３８】すなわち、入力信号が無効信号の場合に
は、２値信号のうちの特定値の信号を出力し、入力信号
が有効信号の場合には、入力信号値を出力する信号出力
手段を同時双方向２値信号転送回路１の入力側に設けれ
ばよい。
は、２値信号のうちの特定値の信号を出力し、入力信号
が有効信号の場合には、入力信号値を出力する信号出力
手段を同時双方向２値信号転送回路１の入力側に設けれ
ばよい。
【００３９】図２は本発明の２値信号転送回路の第２の
実施例を示すブロック図である。これは、順序回路の試
験によく使用されるスキャンパス方式が図２のフリップ
フロップ回路等に適用されている場合に効果を発揮す
る。
実施例を示すブロック図である。これは、順序回路の試
験によく使用されるスキャンパス方式が図２のフリップ
フロップ回路等に適用されている場合に効果を発揮す
る。
【００４０】第２の実施例の２値信号転送回路は、図２
に示すように、第１の実施例との構成上の相違は、フリ
ップフロップ回路３および６の出力と同時双方向２値信
号転送回路１との間に論理積回路１７および１８を設
け、スキャンパス動作時にＬ信号となりそれ以外のとき
にはＨ信号となるスキャンパス動作信号とフリップフロ
ップ回路３または５との出力の論理積を作成し、これを
同時双方向２値信号転送回路１に供給している。
に示すように、第１の実施例との構成上の相違は、フリ
ップフロップ回路３および６の出力と同時双方向２値信
号転送回路１との間に論理積回路１７および１８を設
け、スキャンパス動作時にＬ信号となりそれ以外のとき
にはＨ信号となるスキャンパス動作信号とフリップフロ
ップ回路３または５との出力の論理積を作成し、これを
同時双方向２値信号転送回路１に供給している。
【００４１】スキャンパス動作時にはフリップフロップ
回路３および６の出力は変化してしまうので、論理積回
路に供給されるスキャンパス動作信号であるＬ信号によ
り、その時に同時双方向２値信号転送回路１に供給され
る信号を特定値であるＬ信号に固定し、転送路１６に貫
通電流が流れるのを防止して消費電力の削減ができると
いう効果を得ている。
回路３および６の出力は変化してしまうので、論理積回
路に供給されるスキャンパス動作信号であるＬ信号によ
り、その時に同時双方向２値信号転送回路１に供給され
る信号を特定値であるＬ信号に固定し、転送路１６に貫
通電流が流れるのを防止して消費電力の削減ができると
いう効果を得ている。
【００４２】第２の実施例では、論理積回路１７および
１８を使用したが、これに限るものではなく、スキャン
パス動作時にＨ信号となりその他のときにはＬ信号とな
るスキャンパス動作信号を使用してこれとフリップフロ
ップ回路３または６の出力信号との論理和をとる論理和
回路を使用してスキャンパス動作時に同時双方向２値信
号転送回路１に供給される信号を特定値であるＨ信号に
固定しても同様の効果をうることができる。
１８を使用したが、これに限るものではなく、スキャン
パス動作時にＨ信号となりその他のときにはＬ信号とな
るスキャンパス動作信号を使用してこれとフリップフロ
ップ回路３または６の出力信号との論理和をとる論理和
回路を使用してスキャンパス動作時に同時双方向２値信
号転送回路１に供給される信号を特定値であるＨ信号に
固定しても同様の効果をうることができる。
【００４３】すなわち、スキャンパス動作時には、２値
信号のうちの特定値の信号を出力し、その他のときには
フリップフロップ回路３または６の出力値を出力する信
号出力手段を同時双方向２値信号転送回路１の入力側に
設ければよい。
信号のうちの特定値の信号を出力し、その他のときには
フリップフロップ回路３または６の出力値を出力する信
号出力手段を同時双方向２値信号転送回路１の入力側に
設ければよい。
【００４４】
【発明の効果】以上説明したように、本発明の２値信号
転送回路は、供給される入力信号がともに無効信号であ
る場合やスキャンパス動作時には転送路に貫通電流がな
がれないようにすることにより、従来に比し格段に消費
電力を削減できるという効果を有している。
転送回路は、供給される入力信号がともに無効信号であ
る場合やスキャンパス動作時には転送路に貫通電流がな
がれないようにすることにより、従来に比し格段に消費
電力を削減できるという効果を有している。
【図面の簡単な説明】
【図１】本発明の２値信号転送回路の第１の実施例を示
すブロック図である。
すブロック図である。
【図２】本発明の２値信号転送回路の第２の実施例を示
すブロック図である。
すブロック図である。
【図３】従来の２値信号転送回路の例を示す回路図であ
る。
る。
【図４】従来の同時に双方向に２値信号を転送できる２
値信号転送回路の例を示すブロック図である。
値信号転送回路の例を示すブロック図である。
１ 同時双方向２値信号転送回路 ２、５、１７、１８ 論理積回路 ３、４、６、７ フリップフロップ回路 １４、１５、４１、４２ 回路 １６、４３ 転送路 ３２、４１１、４２１ インバータ ３３、３４ トランジスタ ３５ コンデンサ ４１２、４２２ 相補型ＭＯＳ回路 ４１３、４１４、４２３、４２４ コンパレータ ４１５、４２５ セレクタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/16 Ｊ 9184−5Ｊ 19/0175
Claims (6)
- 【請求項１】 送受共用の転送路により２値信号の転送
を行なう同時双方向２値信号転送回路を介して２値信号
を転送する２値信号転送回路において、外部から供給さ
れる入力信号が無効信号のときには２値信号の中の第１
の特定値信号を出力し前記入力信号が有効信号のときに
は前記入力信号値を出力する第１の信号出力手段を有
し、前記第１の信号出力手段からの出力信号を前記同時
双方向２値信号転送回路に供給することを特徴とする２
値信号転送回路。 - 【請求項２】 第１の信号出力手段は論理積回路により
構成され入力信号と前記入力信号の有効無効の識別を示
す外部から供給される第１の識別信号との論理積を出力
することを特徴とする請求項１記載の２値信号転送回
路。 - 【請求項３】 第１の信号出力手段は論理和回路により
構成され入力信号と前記入力信号の有効無効の識別を示
す外部から供給される第１の識別信号との論理和を出力
することを特徴とする請求項１記載の２値信号転送回
路。 - 【請求項４】 スキャンパスにより試験を行なうときに
は２値信号の中の第１の特定値信号を出力しそれ以外の
ときには第１の信号出力手段からの信号値を出力し同時
双方向２値信号転送回路に供給する第２の信号出力手段
を有することを特徴とする請求項１記載の２値信号転送
回路。 - 【請求項５】 第２の信号出力手段は論理積回路により
構成され第１の信号出力手段からの信号値と外部から供
給されるスキャンパス試験の有無を示す第２の識別信号
との論理積を出力することを特徴とする請求項４記載の
２値信号転送回路。 - 【請求項６】 第２の信号出力手段は論理和回路により
構成され第１の信号出力手段からの信号値と外部から供
給されるスキャンパス試験の有無を示す第２の識別信号
との論理和を出力することを特徴とする請求項４記載の
２値信号転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6060384A JPH07273748A (ja) | 1994-03-30 | 1994-03-30 | ２値信号転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6060384A JPH07273748A (ja) | 1994-03-30 | 1994-03-30 | ２値信号転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273748A true JPH07273748A (ja) | 1995-10-20 |
Family
ID=13140608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6060384A Pending JPH07273748A (ja) | 1994-03-30 | 1994-03-30 | ２値信号転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222198B2 (en) | 2003-05-13 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior |
-
1994
- 1994-03-30 JP JP6060384A patent/JPH07273748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222198B2 (en) | 2003-05-13 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| DE69320503D1 (de) | Dreizustandspuffer für ein System mit zweifacher Speisespannung | |
| EP0524712A2 (en) | Logic circuit | |
| JPH07105803B2 (ja) | 同時双方向トランシーバ | |
| KR100463886B1 (ko) | 양방향신호전송시스템및인터페이스장치 | |
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| US4540904A (en) | Tri-state type driver circuit | |
| US5436887A (en) | Digital full-duplex transceiver | |
| EP0961206A2 (en) | High voltage tolerant and compliant driver circuit | |
| US5075581A (en) | Ecl to ttl voltage level converter using cmos and bicmos circuitry | |
| US5343196A (en) | D/A converter with reduced power consumption | |
| JPH07273748A (ja) | ２値信号転送回路 | |
| US6732214B1 (en) | Reducing power consumption and simultaneous switching in a bus interface | |
| US6304069B1 (en) | Low power consumption multiple power supply semiconductor device and signal level converting method thereof | |
| US6678846B1 (en) | Semiconductor integrated circuit with a scan path circuit | |
| US6657422B2 (en) | Current mirror circuit | |
| US7218147B2 (en) | Input buffer and method of operating the same | |
| KR100360507B1 (ko) | 입력 회로, 출력 회로 및 입출력 회로와 상기 입출력회로를 사용하는 신호 전송 시스템 | |
| JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
| JP2867253B2 (ja) | ３入力エクスクルシーブオアゲート | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JP2001016277A (ja) | 送受信回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPH11163948A (ja) | 信号伝送回路 | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990601 |