JPH0727580B2 - 画像処理装置及び方法並びに変換回路 - Google Patents

画像処理装置及び方法並びに変換回路

Info

Publication number
JPH0727580B2
JPH0727580B2 JP61201913A JP20191386A JPH0727580B2 JP H0727580 B2 JPH0727580 B2 JP H0727580B2 JP 61201913 A JP61201913 A JP 61201913A JP 20191386 A JP20191386 A JP 20191386A JP H0727580 B2 JPH0727580 B2 JP H0727580B2
Authority
JP
Japan
Prior art keywords
parameters
image
parameter
polygon
coordinates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61201913A
Other languages
English (en)
Other versions
JPS6252682A (ja
Inventor
オリヴィエ・デュスィ
シリー・ボンネ
フィリップ・マルタン
Original Assignee
エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン filed Critical エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Publication of JPS6252682A publication Critical patent/JPS6252682A/ja
Publication of JPH0727580B2 publication Critical patent/JPH0727580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—Three-dimensional [3D] image rendering
    • G06T15/10—Geometric effects
    • G06T15/40—Hidden part removal
    • G06T15/405—Hidden part removal using Z-buffer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Processing Or Creating Images (AREA)

Description

【発明の詳細な説明】 本発明は、３次元で表現される物体の画像処理装置であ
って、この画像処理装置が、視覚化フレームにこのよう
な物体を表現させる凸多角形のパラメータに対する入力
手段と、多角形のパラメータから前記物体の２次元変換
像の画素のパラメータを決める手段であって、この２次
元像が表示装置の視覚化平面に表現されるようにする手
段と、視覚化平面に最も近い変換された像の全ての画素
のパラメータを選択し、蓄わえ、物体の隠される面を除
去する手段とを具え、変換像が一組の角度から選択した
１つの観視角度からの像を表わすようにした画像処理装
置に関するものである。
本発明はまたこのような画像処理装置を用いる、３次元
で物体の像を表現する任意のシステムに関するものであ
る。
３次元（3D）グラフィックスは、物体を３次元で幾何学
的に規定し、座標系での物体の移動及び最終的に可視表
示スクリーン面に物体を描写させることにある。画像移
動の基本的操作は、回転、並進、スケーリング及び透視
することにある。透視法は物体の深さでその物体の形状
を再生し、これは人間の眼が知覚するのと同じようにし
てシミュレートされる。物体は先ず空間座標の形態で視
覚化フレーム、つまり物体を３次元像で表現するための
３次元の基準座標系内に表現され、次に、前述した移動
の諸操作の後、この座標系を可視表示装置の座標系に従
って変換する。この純粋な幾何学的表現に、影、色、テ
クスチュア又は透過性のような属性パラメータを関連さ
せ、３次元の物体を２次元スクリーン上に一層良好に描
写させる。
物体は、直線、曲線又は平面で描写されるが、これらは
代数式に変換できる。広く普及している手法によれば、
物体は一連の凸多角形から、形成される一組の平面で表
現される。満足ゆくように湾曲面を表すにはこれらの凸
多角形の寸法を十分小さくなければならない。多角形を
表す基本的な方法は、頂点の座標のリストを書式化
し、、その際多角形により限られる空間を閉じることで
ある。次に、これらの多角形を、例えば、平面方程式に
より表現し、座標系内で物体を動かすことができるよう
にすることである。
物体の像を再生するためには、一つの視角を選択し、そ
の視角から観察者が物体の或る数の面だけを見ることが
でき、他の面は必然的に観察者から隠れるようにするこ
とである。
この像が物体を一層鮮明で一層簡潔に表現し、且つ誤っ
た外見を生じないようにするためには、「Ｚ−バッファ
アルゴリズム」と称される３次元画像表示技術を用い、
隠面消去することである。
原理は、準無限の深度を有する箱状に可視表示スクリー
ンを想定することである。可視表示スクリーンの面を、
Ｘ及びＹ方向に規則的に分配される所定数の画素に分解
する。選択された視角から画素のこの２次元構成に従っ
て全ての多角形を順次に分析する。
処理のスタート時に、蓄えられている深度座標ZMを装置
が許せる限りでの最遠の座標で初期化する。この後で、
一つの多角形に含まれる各画素に関連する各座標Ｚが深
さメモリに蓄えられている深さ座標ZMと比較されるよう
にして各多角形を処理する。ＺがZMより小さい場合、こ
の深さ座標ZMを座標Ｚで置き換え、この座標Ｚがその画
素に関連する新しい座標となるようにする。物体を表現
する全ての多角形を順次に解析し、各画素に対して、選
択された観察点に最も近い点に関するデータZM及びその
属性パラメータＣだけを保存する。斯くして、隠面がス
クリーンに現れなくなる。
一個の画像により３次元物体を再生するためには、表現
される各多角形に対応する物体の各面に関連する属性パ
ラメータを視覚化しなければならない。これらの属性パ
ラメータも属性メモリに蓄える。色又は影が辺又は頂点
で急に変わることのないようにするために、一個又は複
数個の方向で属性補問を行うことができる。各多角形の
頂点についての属性を定め、中間の画素の属性を補問
し、多角形を完成させる。こうして再生像にリアルな外
見を与える。
こうした物体像の３次元表現のメカニズムは全て、エイ
チ．フックス．ジェイ．プールトン、エー．ピース、エ
ー．ベルの著による「コンファレンス オン アドバン
スド リサーチ イン ヴェエル エス アイ」（エ
ム．アイ．テー.1982年１月27日発行）の第137ないし14
6頁に載っている「ディベロッピング ピクセル−プレ
ーンズ、ア スマート メモリ ベースド ラスタ グ
ラフィックス システムズ」という刊行物に記載されて
いる画像処理装置で実行することができる。そこに記載
されている装置は、一つの多角形内に位置する全ての画
素を識別し、前に処理した多角形によりマスクされない
画素を求め、各画素の色属性を定めるものである。
全ての画素の処理を同時に行うようにすることにより処
理速度が速まる。これを達成するために装置は多角形の
平面に関する方程式ｆ（x,y）＝Ax＋By＋Ｃを処理す
る。但し、Ｘ及びＹは画素の座標であり、係数A,B,Cは
処理すべき多角形に依存する。
多角形の平面の方程式を用いるこのような処理は、アー
キテクチャを２次元的とし、係数A,B,Cをトリー構造に
より導入させる。
しかし、このような画像処理装置は困難を伴う。先ず、
多角形の方程式を大局的に処理するためには、処理のた
めの基本セルの２次元回路網を利用する必要がある。こ
の場合、その回路網の集積回路の表面が非常に大きくな
る。第２に、前述したことのために処理速度は限られて
くる。
本発明の目的はこれらの欠点を除去し、機能構成が情報
の非常に迅速な処理を許し、集積回路で構成する半導体
の表面積が非常に小さくて済む画素処理装置を提供する
ことにある。。本発明は処理装置に逐次モードで処理す
るブロックから成る構造を与え、パイプライン式の処理
が画素（X,Y）に関連するパラメータ、パラメータＺ及
び属性について行なわれるようにする。使用する半導体
の表面を小さくするために、本発明は視覚化面をライン
毎に解析する。
この処理速度を早めるため、本発明のもう一つの目的は
座標及びその多角形を特徴づけるパラメータに与えられ
るインクリメントを更新可能な形で巡回的に導入できる
ようにすることにある。
この目的で、冒頭に記載した本発明は、表現される物体
の像を表示スクリーン上に表示させるために、物体の３
次元表現を処理して、２次元表現のパラメータを求める
画像処理装置において、当該画像処理装置が： −複数組のパラメータを入力する手段であって： ・各パラメータの組が、予定した観視角度にて前記３次
元物体を表現する多数の多角形における単一の多角形に
対応し； ・各組のパラメータが、表示スクリーン上の各視覚化ラ
インを通る視覚化平面に対してほぼ垂直の複数の平面と
各多角形との交線を構成する一組のラインセグメントを
規定し； ・前記視覚化平面が表示スクリーンの平面に対応し、且
つ前記視覚化ラインが表示スクリーン上の画素ラインに
対応する； ものとしたパラメータ入力手段；及び −１つの視覚化ラインにおける複数の画素のパラメータ
を求めるための手段であって： ・複数のラインセグメントのパラメータを同時に求める
手段と； ・一組のパラメータにおける各パラメータをパイプライ
ン式に逐次処理し、且つ視覚化平面に最も近いラインセ
グメントのパラメータを選択して、蓄えるパラメータ逐
次処理手段と； を具えていることを特徴とする。
セグメントのパラメータはビット毎にパイプライン式の
逐次処理手段に導入する。これらはまたビット群毎に導
入させることもできる。
本発明の好適例では、画像処理装置が、可視表示装置の
各視覚化ラインに対し、多角形の組と視覚化ラインとの
交線（セグメント）の組をインクリメントするように発
生する手段を具えるようにする。
また本発明の他の好適例では、一組のラインセグメント
に変換された多角形のパラメータを、各セグメントに関
する端部の座標XM0，XN0、深さ及び深さインクリメント
座標Z0及びdZ0並びに属性及び属性インクリメントパラ
メータC0及びdC0の形態で画像処理装置に与え、パイプ
ライン式の逐次処理手段がｎ個のブロックを具え、各々
が、一本の視覚化ラインのｎ個の画素の一つのパラメー
タの逐次処理に割り当てられ、１≦ｋ≦ｎとして第ｋ番
のブロックが： −座標（XMk-1，XNk-1）を受け取り、これを１二進単位
だけデクリメントして、XMk＝XMk-1 -1，XNk＝XNk-1 -1と
なるようにするデクリメンタと； −それぞれ、デクリメンタにより供給される結果（X
Mk，XNk）の符号（SMk・SNk）を受け取り、記号（・）
をAND論理操作を示すものとしてFLk＝SMk・SNkのような
バリデーション信号FLkを決め、解析される画素が座標
（XMk，XNk）により影響される場合はFLk＝１とし、逆
の場合はFLk＝０とするバリデーション要素と； −基本セルであって： ・座標ZK-1，dZK-1，パラメータCK-1，dCK-1及び信号FL
kとを受け取り； ・信号FLK＝１の制御の下に、次の基本セルに対する座
標ZK，dCK，パラメータCK，dCKを決め； ・座標ZK-1と古くから蓄えられている値ZCK（旧）とを
比較し、ZK-1≧ZCK（旧）の場合に、ZCK（新）はZ
CK（旧）となるようにZCK（新）を蓄え、ZK-1＜Z
CK（旧）ならばZCK（新）＝ZK-1を蓄え、 ・新しく蓄えられた値ZCKに関連する属性パラメータC
K-1を蓄わえ、 ・属性パラメータCK-1を外部バスに伝送する； 基本セルと； を具えるようにする。
セグメントの座標組は１≦ｉ≦ｍ、即ち、（XMoi，X
Noi）でｉ個のセグメントに影響を及ぼす。セグメント
ｉに関連するタイプＡ（X,Z,…）の任意のデータ項目は
順次にインデックスｋを付けたｎ個のブロック内を順次
伝播する。各ブロックでは、ブロックＫ＋１に送出する
前にデータ項目Akiを単位処理する。記号を簡単にする
ため、上ではセグメントのインデックスｉを省いてあ
る。
先ず、多角形の頂点及び辺による初期表現を、各多角形
と視覚化平面に垂直な走査面との交線に対応するセグメ
ントによる表現に変換する、視覚化ラインとの交線がな
い各多角形Pmはセグメントを形成するような走査面をカ
ットする。
本発明の好適例によれば、画像処理装置が、パイプライ
ン式の、セグメントのパラメータを逐次処理するための
手段を具え、ここにセグメントの座標の組（XM0，XN0）
並びに各セグメント（M0，N0）に関する深さのパラメー
タ及びそのインクリメントZ0及びdZ0及び属性のパラメ
ータ及びインクリメントC0及びdC0を与える。
スクリーンのサイズの関数としてＸ及びＹでジメンショ
ンされた初期フレームでは、多角形の頂点が座標Xu，
Yu，Zu，Cuにより記録される。下記のインクリメントが
定義される。
但し、LYu＝Yu+1−Yu またｕは頂点を特徴づけ、ｕ＋１は隣りの頂点である。
走査面をインクリメントIY＝１だけずらすと、得られる
順次のセグメントは、Ｘ方向にインクリメントIXだけ、
Ｚ方向にIZだけ変位する。値１のインクリメントIYを処
理している時、Ｙ方向の可能な全ての点が順次に展開さ
れる。各セグメントはその端のパラメータ（XM0、X
NO），（ZM0，ZN0），（CM0，CN0）により表すことがで
き、他のセグメントの順次のアナログ値はＸ方向のイン
クリメントIX,Z方向のインクリメントIZ,C方向のインク
リメントICにより相互的に導き出すことができる。ま
た、各走査面で、値dX＝１のインクリメントを処理する
ことにより各セグメントを解析することができる。この
場合Ｚのインクリメントは に等しい。これは全面で一定であり、Ｃについては次式
が成立する。
もう一つの他の好適例にによれば、画像処理装置が、 −多角形のパラメータを。多角形の組と可視表示装置の
各視覚化ラインとの交線を構成するセグメントのパラメ
ータに変換する手段と、 −パイプライン式のセグメントのパラメータを逐次処理
し、複数個のセグメントを同時に処理する手段と を具えるようにする。
デクリメンタは、特に、自己の出力側に得られる結果の
符号を検査することにより、視覚化ライン内でのセグメ
ントの位置決めを可能にする。これらの結果の符号が逆
である場合だけ、バリデーション要素は信号FLk＝１を
発生し、これが基本セルにより行われた処理を有効とす
る。符号が逆であることは、ｋ番のセルがセグメントに
より影響されることを示す。
ｎ個のセルの動作は同じである。従って、以下にｋ番の
セルを考察する。斯くして全ての順次のデータZkは同じ
態様で処理され、一時レジスタMTに蓄えられる。他方、
深さレジスタMpにより構成される深さメモリはZkを蓄え
る。これらのZkは、逐次モードでは、比較器により値Z
k-1と連続的に比較される。この比較の結果はフリップ
フロップに蓄えられ、考察している画素につき、視覚化
面に古い値よりも新しい値が一層近い点に対応し且つFL
k＝１の場合、古い値Zkを新しい値Zk-1で置き換えるこ
とを制御する。深さレジスタMpはマルチプレクサを経て
自己に戻り、メモリ内の値を更新するか又は前に蓄えた
値を保つ。
FLk＝１の時、基本セルBkは色属性であり得る属性情報
も処理する。深さ座標の場合と同じ態様で属性インクリ
メントdCkを決める。基本セルBkは新しい属性Ck＝Ck-1
＋dCk-1を決め、属性レジスタCkを蓄える。
この属性レジスタは、同じ手段の制御の下に、深さメモ
リと同時に更新する。
座標XMk，XNk，Zk及び属性Ckに関するデータをパイプラ
イン式の手順に従う処理装置により処理する。
これを達成するため、時間を持続時間ｕの単位期間に分
割し、持続期間Ｔ＝ａ・ｕ（ａは整数。ワード長）の基
本周期にグループ化する。期間Ｔの経過中、処理装置は
デクリメンタDk内のセグメントの座標Xk並びに基本セル
Bk内の座標Zk-1及び属性Ck-1を処理する。基本期間Trの
経過中、処理装置は同時に下記のものを処理する。
−デクリメンタDkの画素Ekの座標Xk，r −基本セルBk内の画素Ekの座標Zk，r-1 −基本セルBk内の画素Ekの属性Ck，r-2 逐次処理のパイプラインモードは画像処理装置での高速
実行を可能にする。
可視表示装置の一ラインの全ての処理をするｎ個の順次
の基本セルの組は、一本のデータ出力バスに接続され、
この出力バスが属性情報を画像処理装置から可視表示装
置に伝送する。
前述した一つの好適例によれば、多角形のパラメータを
画像処理装置に接続されているコンピュータにより処理
されるソフトウェアにより決まるセグメント（M0，N0）
の形態で画像処理装置に供給する。
多角形をセグメントに変換する手段の機能は、各視覚化
ライン毎に、Ｙ＝Cteでの走査面と多角形との交点の２
点を決めることである。これは左側点の座標XM0と右側
点の座標XN0を決めることを含む。こうして２個の点M0
とN0の座標により一本のセグメントが完全に決まる。
しかし、本発明の更にもう一つの他の例によれば、多角
形をセグメントに変換する回路により多角形をセグメン
ト（XM0，XN0）に変換することもできる。
この場合、本発明は、３次元の物体を画像処理するため
に、多角形をセグメントに変換する回路と、セグメント
のパラメータを逐次処理するためのパイプライン式の手
段とを具える画像処理装置に関するものである。この回
路は、例えば、後述する表Ｉに示されているように各多
角形に関する座標と属性を画像メモリに読込む。
この回路の原理は、変数の組X,Z,Cをシフトレジスタ内
で巡回させ、これが終わったらセルで出力データ項目と
データ項目IX,IZ,ICを加算し、画像メモリに読込む。こ
のセルの出力をシフトレジスタの入力端子に戻し、Ｙ＝
Cteでの各ライン毎にデータ項目を連続的に決定する。
シフトレジスタの長さは一定で、多角形を表現する特定
数のパラメータを含む得る。斯くして視覚化ラインによ
りスクリーン上に表されるＹ＝Cteでの面に対し、実時
間処理を可能にする、例えば、32個のセグメント（M0，
N0）を蓄え得ることが重要な意味を持つ。シフトレジス
タのシーケンシングの制御は、指令回路により行なわれ
る。この指令回路は、辺の終了、及び多角形の終了のテ
ストを考慮に入れると共に、画像メモリの読みを制御す
る。これによりデータ処理の進行と共に、漸逓的にシフ
トレジスタにロードされる多角形が更新される。
図面につき本発明を詳細に説明する。
但し、本発明はここに挙げる実施例に限定されるもので
はない。
第１図は、物体のの１つの小さな表面要素を規定する小
面を表す平面多角形ABCDを示す。この多角形ABCDはその
頂点の座標及び多角形の種々のパラメータにより定めら
れる。３次元像で表現すべき物体を特徴づける凸多角形
のこれらのパラメータは画像メモリに蓄えられる。視覚
化フレーム内に定められるこれらのパラメータは、例え
ば、次のようなものである。
−Ｙ＝Cteにおける平面に関連する多角形の勾配dz −最初の左側の頂点（Ａ） −多角形の左側の辺の数:Narg＝２ −左側の辺の対するパラメータのリスト −最初の右側の頂点（Ａ） −多角形の右側の辺の数;Nard＝２ −右側の辺に対するパラメータのリスト 値dzは各多角形に対する定数である。
大多数の場合、左側の頂点と右側の頂点は同じで、例え
ば、点Ａである。出会った最初の辺が平面Ｑと平行であ
るといった特殊な場合にだけ、左側の頂点と右側の頂点
が異なる。
多角形の各辺は到達点を定義する変位ベクトルとして定
められ。Ｙ＝Cteにおける平面はインクリメントIY＝１
を行うことにより次の一つから導くことができる。各多
角形の辺は次のように表される。
−Ｘ方向のインクリメント、即ち、IX −Ｚ方向のインクリメント、即ち、IZ −属性のインクリメント、即ち、IC −LY＝Ｙ（終了）−Ｙ（開始）により規定される辺の高
さ。
本例の多角形ABCDでは、辺ABの高さはLY＝YB‐YAに等し
く、インクリメントは下記の通りである。
４つの辺の各一つから、このようにしてLY,IX,IZ及びIC
を定めることができる。像をスクリーンに表示するには
像の走査面を規定して、逐次処理する必要がある。この
走査面を、第１図では、フレームXYZ内に文字Ｑで示し
てある。方向Ｚはスクリーンに垂直な方向である。
多角形ABCDはセグメントMNが走査面Ｑと交差する。従っ
て、順次の走査面は各場合にセグメントMN、Ｍ′Ｎ′、
等で多角形ABCDと交差する。点Ｎ′は点Ｎから|YN−Y
N′｜＝１、即ち、IY＝１の距離離れている。点Ｎ′の
座標はインクリメントIX,IZ,ICを用いることにより得ら
れる。そして座標XNの場合、次式が成立する。XN′＝XN
＋IX。各走査面は各場合にスクリーン上の視覚化ライン
を決定する。
このようにして、多角形ABCDと順次の走査面Ｑとの交線
であって、IY＝１の距離づつ隔たった全ての線分セグメ
ントMNの座標を求めることができる。各セグメントMN
は、平面XOZ内にセグメントM0N0を与える。セグメントM
0N0がIX＝１のようなインクリメントで働くと、こうし
て決まるそれぞれの点の各Ｚ座標は一定のインクリメン
トづつ離れる。
及び 従って、画像処理装置は、インクリメントdz0及びdc0の
座標XM,XN,Z並びに物体を表現する全ての多角形ABCDの
全てのセグメントM0N0に関する属性Ｃを処理する。
セグメントのこれらのパラメータの全てを処理できるよ
うにするためには、多角形のパラメータを画像メモリに
蓄えられる形に変換する必要がある。この変換は変換手
段により行われる。
多角形をセグメントに変換する手段の機能は、Ｙ＝Cte
での各走査線に対し、Ｙ＝Cteでの走査面と多角形との
２つの交線（M.N）を求めることである。従って、この
ことは左側の点の座標XM0と右側の点の座標XN0を順次求
めることである。こうすれば、点M0の座標と点N0の座標
により一本のセグメントが完全に求められる。
点M0は、 左側の横座標 XM0 左側の深さ ZM0 左側の属性 CM0 により特徴づけられる。
点N0は、 右側の横座標 XN0 右側の深さ ZN0 右側の属性 CN0 により特徴づけられる。
多角形に関するＹ＝Cteでの勾配dzもセグメントに関係
する。
従って、所定の多角形には下記のパラメータを利用する
ことができる。
斯くしてソフトウェアが全ての多角形を処理し、各Ｙ＝
Cteに対し、点の座標XM0，XN0を求める。次にこれらの
値は画像処理装置に入力され、そこで今述べたように処
理される。
第２図は画像処理装置の逐次処理のための手段のブロッ
ク図である。セグメントM0N0の座標XM0，XN0はヘッドに
最下位のビットを伴い先ずデクリメンタ101に入力さ
れ、座標データから二進単位が減算される。
データXM0及びXN0のデクリメンテーションの結果の（正
又は負）符号SM1及びSN1はバリデーション信号要素111
に蓄えられる。デクリメンテーション後、XM1（＝XM0−
１）又はXN1（＝XN0−１）での結果が負となる場合に、
それぞれ、例えば、SM1又はSN1が論理状態１となる。逆
の場合は、SM1及びSN1又はそのいずれか一方が論理状態
０となる。バリデーション要素111はFL1＝SM1・SN1によ
り定義される信号FL1の論理状態を決める。この信号FL1
は基本セル121に入力される。デクリメンタ101、バリデ
ーション要素111及び基本セル121により構成される回路
部分を順次にｎ回繰り返す（ｎは１つの視覚化ラインの
画素数である）。デクリメンタ101の出力端子をデクリ
メンタ102の入力端子に接続する。デクリメンタ102は座
標XM1，XN1に対し同じタイプの処理を施す。これをデク
リメンタ10n迄繰り返す。バリデーション要素112…11n
は、それぞれデクリメンタ102…10nに割り当てられ、バ
リデーション要素111と同じテストを行う。従って、バ
リデーション要素111ないし11nは、それぞれ基本セル12
1ないし12nの動作を制御する。デクリメンタはそれぞれ
のバリデーション要素と組んで処理過程において視覚化
ラインにおけるセグメントの位置を求める作用をする。
セグメントXM0＝0,XN0＝３の例を考察する。この例に対
し、信号FLk（１≦ｋ≦ｎ）の論理状態は下記の表IIに
示すようになる。
この表IIは、当面のセグメントが視覚化ラインの考察下
にある部分内に位置する時、FLk＝１となることを示し
ている。
基本セル12は、同じように、そのセグメントに特有のイ
ンクリメントを特徴づけるデータdz0及びdc0、そのセグ
メントの座標及び原点のカラー属性を特徴づけるデータ
Z0及びC0並びに１つの視覚化ラインの探究及び次の視覚
化ラインの初期化終了時を表す信号0E0を受け取る。こ
の初期化は、パラメータＺ及びＣを底とするセグメント
を構成する第１のセグメントのパラメータにより強制的
に更新することにより行われる。データXM0，XN0，Z0，
dZ0，C0，dC0，0E0は、多角形のパラメータをセグメン
トのパラメータに変換する手段40により、画像処理装置
の、パイプライン式の逐次処理手段に供給される。各セ
ルは自己に続くセルに、処理Zk＝Zk-1＋（FLk・dZk-1）
の結果Zk，処理Ck＝Ck-1＋（FLk・dCk-1）の結果Ck並び
に２個のインクリメントdZk及びdCkを伝送する。
各基本セル121…12k…12nで決定される属性結果は、出
力バス13により読出される。
第３図は、画像処理装置の深さ座標及び属性を処理する
手段を構成する第２図の基本セルのブロック図を表す。
第ｋ番の基本セル12kは、それに先行する基本セルか
ら、信号Zk-1，dZk-1，Ck-1，dCk-1，0Ek-1を受け取
り、後段の基本セルに、信号Zk，dZk，Ck，dCk，0Ekを
送る。この第ｋ番の基本セル12Kはまた信号FLkも受け取
る。信号Ck-1，dCk-1，Zk-1，dZk-1及び0Ek-1は、５個
の入力端子を有するフリップフロップ62kに入る。この
フリップフロップ62kはクロックＨにより制御される。
同じように、信号Ck，dCk，Zk，dZk及び0Ekは、５個の
出力端子を有し、クロックＨにより制御されるフリップ
フロップ63kからライン77,78,75,76及び79を経て出力さ
れる。。信号OEkは処理の過程で当該視覚化ラインの第
１の最終セグメントへ与えられる。名付け方を簡単にす
るため、各場合で、各一個のフリップフロップの両側の
これらの種々の信号に同じ名称を与える。
信号Zk-1及びdZk-1は加算器32kに入る。加算器32kは、
バリデーション要素から出た信号FLkの制御の下に処理
を行う。値Zk-1はまた一時レジスタ（MT）34にも入る。
加算の結果Zk＝Zk-1＋FLk・dZk-1は接続ライン75にのっ
て基本セル12kから出、次の基本セル12k+1に入る。一時
レジスタ（MT）34kの出力信号は、マルチプレクサ36kに
入り、マルチプレクサ36kの出力信号が深さレジスタ（M
P）35kに入る。
また、マルチプレクサ36kの出力信号は、比較器37kに入
る。比較器37kはまたZk-1を受け取り、比較信号UPDkを
出力し、これがフリップフロップ38kに蓄えられる。
レジスタ34k及び35kはシフトレジスタである。レジスタ
35kの出力端子はマルチプレクサ36kの一つの入力端子に
接続する。マルチプレクサ36kは、ゲート39kから出力さ
れるCNk＝FLk・UPDkのようなテスト信号CNkの論理状態
に依存して、レジスタ34kの出力か又はレジスタ35kの出
力を選択する。このマルチプレクサ36kを第４図に示
す。マルチプレクサ36kはANDゲート74kを具え、このAND
ゲート74kがゲート39kから取るテスト信号CNkとし、レ
ジスタ34kの出力信号との間でAND論理操作を行う。テス
ト信号CNkはインバータ73kで反転され、レジスタ35kの
出力信号と共にANDゲート71kに入る。ANDゲート71k及び
74kの出力信号は0Rゲート72kに入り、この0Rゲート72k
の出力信号がレジスタ35kに入る。
ANDゲート39kは信号FLkと、フリップフロップ38kの出力
信号とを受け取る。ANDゲート39kの出力信号はセレクタ
30kの操作を制御する。セレクタ30kは属性Ck-1を受け取
る。
加算器31kは信号Ck-1及びdCk-1を受け取り、信号FLkの
制御の下に処理演算Ck＝Ck-1＋FLk・dCk-1を行う。
信号Ck-1は、セレクタ30kを介してANDゲート39kの制御
の下に属性シフトレジスタ33kに蓄えられる。セレクタ3
0kは、CNk＝１の場合は新規な値Ck-1をレジスタ33kに向
け、逆の場合は古い内容をそのまま蓄えさせる。属性レ
ジスタ33k内に蓄えられているデータは、信号0Ek-1によ
り制御される３状態出力回路64kを介して全ての基本セ
ルに共通な並列バス13にのせられる。系列化した逐次モ
ードでカラー出力させることもできる。
シフトレジスタ34k及び35kは、同期をとってそれらに蓄
えられているデータをシフトさせる。深さレジスタ35k
は前述したマルチプレクサ36kを介して巡回的になって
いるから、そこに蓄えられているデータは規則的に出力
端子に現れるか又はレジスタ34kからのデータと置き換
えることができる。
基本原理は過度に深すぎる深さＺを、本発明処理装置に
より、一層近い位置で定まる別の深さＺにより置き換え
ることであるから、後述する解析の各期間中には、これ
らのＺの値のいくつかは不変とし、他のものは変えねば
ならないことになる。
一時レジスタ（MT）34kは、１ラインに対応して新しく
定められた全てのデータZT＝Zk-1を蓄える。深さレジス
タ（MP）35kは、マルチプレクサ36kにより選択された全
てのデータZCkを蓄え、リフレッシュ処理を行った後そ
れらを巡回的に比較手順に入れ、これをスクリーン上の
全ての点の組に対する全てのセグメントの組がテストさ
れ終わる迄行う。
ZCk＝Ck-1のようなZCkの値に関連して変更が必要なこと
が判明した場合は、処理装置は、信号CNk＝１とするこ
とにより、対応するカラー属性Ck-1の新規な値の導入を
初期化する。
属性レジスタ33kは、比較処理には重要でなく、深さの
値Zk-1の点で下された判定の制御の下に、全ラインに対
する属性Ck-1を蓄える。
パイプライン式の処理装置の逐次処理のための手段の動
作モードは下記の通りである。
各セグメントに対し、ヘッドに最下位のビットを伴っ
て、逐次モードで値XM0，XN0が導入される。これらの値
は、第２図のデクリメンタ101でデクリメントされる。
導入された数値の終了となるXM0の最高位ビットの２進
エレメントが通過した後、デクリメンタ101から出力さ
れた結果の符号SM1がバリデーション要素111に蓄えられ
る。次に第２の値XN0が導入され、同じようにしてその
結果の符号SN1がバリデーション要素111に蓄えられる。
こうして信号FL1＝SM1・SM1の値が決まる。
FL1＝０の場合は、解析の過程にある点が現在のセグメ
ントに属さないか又は最早属さなくなり、データZ0はそ
の基本セルをdZが加えられることなくただ通過し、次段
の基本セルに向かう。この場合は、下記の関係が成立す
る。即ち、ZM1＝ZM0，ZN1＝ZN0。
FL1＝１の場合は、解析の過程にある点が現在のセグメ
ントに属し、処理系列を妥当なものとする。
データZM0とdZ0は加算器321で加算され、ZM1＝ZM0＋dZ0
となり、ZM0は一時レジスタ341に蓄えられる。同時に、
ZM0は比較器371で深さレジスタ351に蓄えられている内
容と比較される。ZM0が同じ画素に対して深さレジスタ3
51に蓄えられている古い値より小さい場合は、比較信号
UPD1が論理状態１となる。FL1＝１であるから、CN1＝１
としてCN1＝UPD1・FL1が成立し、レジスタ351に蓄えら
れている古い内容は値ZM0により置き換えられる。逆の
場合は、深さレジスタ351の入力側に古い値が再導入さ
れる。このレジスタはリフレッシュされ終った、一視覚
化ラインの一点に対応する全ての値を蓄える。この場
合、信号CN1は属性レジスタ331へのC0のローディングを
制御する。
上述した種々の処理の進行は、「パイプライン」処理手
順に従って行われる。即ち、所定セグメントに対する単
一画素に関連する複数の処理は時間と共に推移する。こ
れを第５図に示す。全ての処理は、基本サイクルの持続
時間をＴ＝ａ・ｕ（但し、ａは整数）として、基本周期
ｕのクロックＨで同期をとられる。上述した処理は、セ
グメントの座標XM0、XN0に対してなされるものである
が、先ずヘッドを最下位のビットとしてXM0を入力させ
る。サイクルTrの過程において、一個の画素Erに対する
XMr及びXNrの処理の各々は持続時間Ｔの基本サイルの1/
2に等しい持続時間を有する。画素Er及びサイクルTrの
指標は同じとなるように任意に選択する。次の基本サイ
クTr+1では、データXMr+1及びXNr+1に対する処理が深さ
Zrレートでの処理と同時に進められる。次の基本サイク
ルTr+2では、データXMr+2及びXNr+2に対する処理が深さ
Zr+1のレートでの処理及び属性Crに対する処理が同時に
行われる。この三重のパイプラインモードのため短時間
で処理が実行される。
各ラインのスタート時にレジスタ35k及び33kを初期化す
るために、信号0Ekによってフリップフロップ38kの出力
UPDkを強制的に１にし、基底セグメントのパラメータＺ
及びＣをローディングさせる。
非常に簡易化された場合につき、パイプライン式の逐次
処理の手段の動作機構を説明するために、第6,7及び８
図に３個の順次の段階の終了時におけるこれらの手段の
状態を示してある。
次の順序で４個のセグメントの順次の処理を考察する。
セグメントＶ XM0＝０ XN0＝４ Z0＝５ dZ0＝０ セグメントＡ XM0＝１ XN0＝３ Z0＝５ dZ0＝−２ セグメントＢ XM0＝３ XN0＝４ Z0＝２ dZ0＝０ セグメントＲ XM0＝２ XN0＝３ Z0＝３ dZ0＝０ 説明を簡単にするため、XM0及びXN0は３ビットで符号化
され、Z0，dZ0，C0及びdC0は６ビットで符号化されるも
のとする。１本のセグメントの処理時間に対応する基本
サイクルＴは、従って、クロックの６個の単位周期分で
ある。
各基本セルは１個の画素に割り当てられる。従って。指
標２の基本セルは画素E2に割り当てられる。前に挙げた
回路図で用いられたのと対応する記号をこれらの図で使
用する。
サイクルT1 先ずセグメントＶが処理される。デクリメンタ101，1
02，103，104がXM0及びXN0を処理し、フラグFL1,FL2,FL
3,FL4を順次に１にする。その理由は、４個の画素を含
むからである。そして、第１のサイクル時間T1の終了時
にセルE1,E2,E3,E4でセグメントＶの妥当性を除去す
る。
第６図はセルE1に対する次のサイクルT2の終了時におけ
る状態を示す。
サイクルT2 セグメントＶに対するフラグFL1,FL2,FL3,FL4の位置
を、漸次シフトサイクルで使用されるであろう位置を保
つフラグFL1M,FL2M,FL3M,FL4Mに転送する。
サイクルT2の終了時には、セル１につきこの転送が行わ
れ、従って、フラグFL1ＭでFL1＝１が確かめられる。他
のセルについては、この転送がサイクルT3中にのみ行わ
れ、その場合、各単位周期ｎの過程において、フラグFL
KＭが漸次に満たされ、次いでセグメントＡについてのF
LKの値がFLKＭに転送された値にとって代わる。
デクリメントがセグメントＡを処理し、値FL1＝0,FL2＝
1,FL3＝1,FL4＝０が決まる。以前に確認したセグメント
Ｖについて処理演算Zv＋dZvを行い、その結果をメモリ3
41，342，343，344に蓄える。サイクルT3の始めにおい
ては、各メモリは未だ不完全にしか満たされていない。
結果Zv＋dZvはまた比較器371，372，373，374のも送ら
れ、そこで漸次深さレジスタ35kに蓄えられていた値
（＝基底値）と比較され、信号UPDkを発生する。次にこ
れらの信号UPDkをANDゲート39kに送り、フラグFLkと共
に、信号CNkを形成する。次いでこの信号CNkがレジスタ
34k及び35kの出力側のマルチプレクサの位置を決める。
サイクルT3 デクリメンタはセグメントＢを処理する。セルE1,E2,E3
は含れまないが、セルE4は含まれる。フラグFL1,FL2及
びFL3はセルE1,E2及びE3で漸次０になる。次いでセルE4
でフラグFL4が１になる。
セグメントＡに対し計算ZA＋dZAを行い、セルE2及びE3
のレジスタ352及び353に蓄えられている値Zvと比較す
る。これは、セグメントＡの場合は、セルE2及びE3での
計算だけしか確認されないからである。信号UPD2＝1,UP
D3＝１を発生する。
セルE1,E2,E3,E4ではセグメントＶに対するCv＋dCvの計
算を行う。セグメントＶに対しては、種々のフラグFLk
が値１を有し、種々の信号CNkも１に等しいから、値Cvd
Cvはメモリ33kに蓄えられる。第７図は次のサイクルT4
の終了時のセルE1についての状態を示す。
サイクルT4 フラグFLの位置は漸次フラグFL・Ｍに転送される。
デクリメンタはセグメントＲ（FL1＝FL2＝FL4＝0:FL3＝
１）を処理する。セルE2及びE3では、フラグFL2M及びFL
3M並びに信号UPD2及びUPD3が１となり、CN2及びCN3も１
になる。これらはマルチプレクサに指令し、セルE2及び
E3でセグメントＶのZvをセグメントＡのZAにより置き換
える。これは、ZAがZvより小さいからである。
セルE4ではセグメントＢに対する計算ZB＋dZBを行う。
セルE2及びE3で計算CA＋dCAを行う。これは、FL2M及びF
L3Mが１であるからである（このセグメントとの関係で
含まれるセル）。FL1M及びFL4Mは０である。従って、セ
ルE2及びE3では、加算は行われず、更新が行われ、これ
は、CN2及びCN3が１であるからである。
第８図は、次のサイクルT5の終了時における、セルE1に
対する状態を示す。
サイクルT5 デクリメンタが次のセグメントＳを処理し、ZBがセルE4
に蓄えられていたＺと代わる。セルE1,E2,E3に蓄えられ
ていたＺの値はそのまま巡回し、ZRがマルチプレクサの
位置で決まる蓄えられていたＺと比較される。セルE1,E
2,E3の属性は更新されず（レジスタがそのまま巡回す
る）これは、セグメントＢがこれらのセルには関与しな
いからである。セルB4ではCBが漸次更新される。
パイプラインモードで動作するため、メモリはこれらの
サイクルの各々の終了時点で不完全にしか満たされてお
らず、次のサイクルの過程において始めて動作は終了す
る。
以上、既に一組の線分（M0，N0）のパラメータに変換さ
れている多角形のパラメータが与えられる、パイプライ
ン式の、逐次処理の手段について説明した。
この変換を行うソフトウェアは次の処理手順に従って規
定される。
セグメントを生成するためのソフトウェアは次の通りで
ある。
初期化 ・各多角形に対し dZを計算する。
・各辺、例えば、点Ａから点Ｄに至る辺ｑに対し： LYq＝YD−YA を計算する。
全ての辺に対し同じ処理演算を行う。
−多角形の最小値Ｙ＝Yminを決め、或る向きに回転した
時点Ａから出発して最初に出くわした辺を次のようにし
て求める。
XM0＝XA,ZM0＝ZA，IXM0＝IXq，IZM0＝IZq，ICM0＝ICq，
LYM0＝LYq，XN0＝XA，ZN0＝ZA，IXN0＝IXq-1，IZN0＝IZ
q-1，ICN0＝ICq-1，IYN0＝LYq-1； 時計方向に見て辺ｑの手前に位置する辺をｑ−１と称す
る。
−視覚化ラインと交わる多角形のリストをゼロに初期化
し、これによりアクティブ（活性）リストを与える。
セグメントの計算 ・Ｙ＝LBのような各視覚化ラインに対し： −Ymin＝LBを有する各多角形に対して、 ・多角形を活性アクティブリストに入れる。
−アクティブリストの全ての多角形に対し： ・右側の辺及び左側の辺のデクリメントLY: LYM0＝LYM0‐1,LYN0＝LYN0‐１ ・X,Z及びＣに対する右側インクリメントと左側インク
リメントを加算する。
セグメントの除去 XM0，XN0、ZM0、ZN0,dZ,CM0，CN0 ・LYM0＝０で LYM0＝０ならば、アクティブリストからその多角形を除
き、 LYN0≠０ならば、左側の辺＝次の辺として、左側インク
リメントを更新する。
・LYM0≠０で LYM0＝０ならば、右側の辺＝前の辺として、右側インク
リメントを更新する。
この場合の変換手段はコンピュータ、マイクロコンピュ
ータ、即ち、基本データの記憶も行うマイクロプロセッ
サで作動するソフトウェアにより構成される。而してこ
の場合、パイプライン式の逐次処理のための手段は、例
えば集積回路の形で組合わされ、本発明に係る画像処理
装置を構成する。これは復元像を与える可視表示装置に
接続される。
今度は変換手段につき説明する。変換手段は多角形のパ
ラメータをセグメントのパラメータに変換する回路によ
り構成される。これは、例えば、集積回路形態の１個の
独立した回路で構成することができる。この場合画像処
理装置はパイプライン式の、逐次処理手段と、多角形の
パラメータを蓄えている画像メモリからその基本データ
を受け取る前記変換回路とを具える。
第９図は、変換回路40により構成される変換手段のブロ
ック図を示す。これは加算器27を具える。加算器27の一
方の入力端子には入力レジスタ43の出力が入り、他方の
入力端子には巡回メモリ22の出力が入る。巡回メモリ22
の入力端子には加算器27の出力が入る。巡回メモリ22は
シフトレジスタにより構成し、パイプライン式の逐次処
理手段と同期をとって動作させることができる。これ
は、視覚化ラインと交わる各多角形Ppに関するデータDP
pを蓄える。入力レジスタ43は前に外部からロードされ
ていた画像メモリ25から多角形のパラメータを受け取
る。入力レジスタ43のローディングは指令兼テスト回路
42により制御される。この回路42は変換回路の動作及び
シーケンサ24を介して画像メモリを読出す呼出しを制御
する。
多角形のパラメータは例えば、パラメータの性質及び前
述した表１に示したスケジューリングに従って画像メモ
リに蓄えられる。指令（RAZO）47及び（RAZ）48によ
り、入力レジスタ43及び巡回メモリ22はゼロにセットさ
れ、データのローディングを初期化する。指令（LOAD）
45により入力レジスタ43のローディングを行う。このた
めに、シーケンサ24は指令兼テスト回路42から指令81を
受け取り、データを画像メモリ25に書込む。これらのデ
ータは入力レジスタ43及び加算器27を介して巡回メモリ
22に送られ、この巡回メモリ22に多角形PpのdZ,CM0,LU
d,ZN0，CN0、XN0,LYgをロードさせる。このメモリ22は
循環的に動作するから、過度に大容量のものではなくて
も十分であり、処理時間が伸びることはない。表Ｉに示
したような各多角形に対し選択したパラメータの数でメ
モリ22に32個の多角形を蓄えることができる。これは実
時間での処理を可能にする。
変換回路40の動作は、各サイクルにおいて、以下の動作
の実行を必要とする。
−シフティングによる巡回メモリ22からのデータワード
の取り出しと、それを加算器27の出力側による巡回メモ
リ22の入力端子へのローディング −画像メモリ25に読込まれ、メモリ22にはロードされな
いデータIX,IZ,ICによる入力レジスタ43のローディン
グ； −画像メモリに読込むべき次のデータ項目のアドレスの
生成； −メモリ22の出力とレジスタ43の出力との加算。
次に下記の加算と変換を行う。
Ｘ←Ｘ＋IX,Z←Ｚ＋IZ,C←Ｃ＋IC,LY←LY−1o但し、記
号←は、古い値Ｘを新しい値Ｘ＋IXで置き換えることを
示す。辺の長さの１単位のデクリメンテーションは指令
（CONS）46により入力レジスタ43の出力を値−１にする
ことにより容易に行なえる。
多角形のパラメータdZは各多角形に対し一定であり、何
等変更する必要がない。しかし、処理を簡単にするた
め、これを多角形のパラメータに入れる。但し、指令
（RZA）47により入力レジスタ43の出力を０にすること
により加算器27を通っても変わらないようにする。指令
兼テスト回路42は、多角形の右側及び左側の辺の長さを
テストする。この処理後、巡回長LYが値ゼロに達してい
る場合は、当該辺はその適用を完了しており、多角形の
処理が完了していない場合は、次の辺と取り替え、その
多角形の処理が完了した場合は新しい多角形と取り替え
る必要がある。
第10図はシーケンサ24の詳細を示す。これは画像メモリ
25に読込むべきデータのアドレスを発生する。これを行
うため、アドレスレジスタ51に下記のデータを蓄える必
要がある。
−多角形の絶対アドレス −左側の辺の番号Ng −左側の辺の数Narg −右側の辺の番号Nd −右側の辺の数Nard −多角形の状態を示すフラグ これらのフラグは、例えば次のようになる。
−PA＝０ 多角形が不活性な場合、即ち、その多角形が
視覚化ラインと交わらない場合 −DP＝０ 多角形交換手段の次期通過が、初期化段階に
相当する場合 ‐Dg＝０（又はDp＝０） 多角形変換手段の次期実行が
その多角形の左側の辺（又は右側の辺）の変更段階に相
当する場合 これらのデータを与える一番簡単な方法は、それらをデ
ータの巡回メモリ22と同様にアドレスレジスタ51内に保
ち、多角形又は辺が変わったら更新するものである。こ
れを行うため、マルチプレクサ53は指令兼テスト回路42
の制御の下に入力スタック54の出力か又は加算器52の出
力を選択する。処理の系列化は下記の態様で行われる。
ラインカウンタ56は各ライン毎にインクリメントされ
る。このラインで始まる多角形のアドレスを入力スタッ
ク54にロードする。これらのアドレスは外部の発生器55
で生成される。このアドレス発生器は中央装置から命令
を受け取る。各８個の単位クロック期間毎にアドレスレ
ジスタ51で１単位シフトが行われる。これは多角形につ
いての次の８通りの処理操作に対応する。
LYg←LYg−１ Xg ←Xg＋dXg Zg ←Zg＋dZg Cg ←Cg＋dCg LYd←Lyd−１ Xd ←Xd＋dXd Cd←Cd＋dCd dZ ←dZ＋０ 従って、全ての８単位クロック期間ｕ（これは多角形の
視覚化ラインと交差することにより決まるセグメントの
パラメータを決めることに対応する）毎に、１個の新規
の多角形のアドレスがアドレスレジスタ51の出力側に現
れ、次の多角形を処理する。この時アドレスシーケンサ
24は、画像メモリで求められる種々のデータのアドレス
を発生する。このアドレスの系列はフラグPA,DP,Dg,Dd
の値に関連する。この場合、読出されたこれらのデータ
は入力レジスタ43に送られる。
LYg及びLYdに対して行なったテストの結果に依存して、
アドレスレジスタ51に次の実行に有用な新しいアドレス
を次のシフトのために以下の態様で再ロードする。
−PA＝０（不活性な多角形）又はLYg＝０で且つHg＝Nar
g（多角形の辺を検出）で入力スタック54が空ではない
場合（即ち、次のラインで始まる多角形が存在する）、
この新しい多角形のアドレスをアドレスレジスタ51にロ
ードし、フラグをPA＝１（活性な多角形）且つDP＝０
（初期化）にする。
−LYg＝０又はLYd＝０で且つNgがNargと異なる場合（辺
の端部の検出）、Ng（又はNd）をインクリメントし、Dg
（又はDd）をゼロにセットする。
−何も検出されない時、フラグは変わらない。
この手順を実行する種々の指令信号はマイクロプログラ
ム化された指令構造により発生させられる。
各多角形に対しアドレスレジスタ51に蓄えられているア
ドレスワードは、先ず、データのアドレスを発生させる
APp,Narg,Nard,Nd（APpは多角形のインデックスであ
る）により構成される第１のフィールドと、多角形の状
態を示すPA,DP,Dd,Dgにより構成される第２のフィール
ドとを与える。このアドレスレジスタ51は次の構成を有
する多角形当りのアドレスワードを蓄える。
従って、１ライン当り32個のセグメントの処理容量の場
合には、このタイプのワードを32ワードとする必要があ
る。
処理性能レベルを高めるために、いくつかの処理装置を
並列に用いる。この目的で、各処理装置はパラメータＣ
だけでなく、パラメータＺも供給し、同時に、且つ格別
に同じ視覚化ラインに関する２組のセグメントを処理す
る。パラメータＺを比較すると、表示すべき色を選択で
きる。
原点Zorgでの値をセグメントM0N0が軸0Zと交わるように
決めることにより２パイプラインレベルで処理すること
もできる。こうするとXkの各値に対しZorg＋dZを計算
し、信号FLkの制御の下に比較を有効ならしめることが
できる。
透過性を処理するため、透過フラグを信号CNkと関連し
て現れるセグメントに割り当て、例えば各交番クロック
カウント毎に、この通過セグメントのパラメータZk及び
Ckの更新を阻止する。
【図面の簡単な説明】
第１図は、多角形をセグメントに変換することを示す説
明図、 第２図は、本発明画像処理装置のブロック図、 第３図は、本発明に係るパイプライン式の逐次処理のた
めの手段の一部を形成する基本セルのブロック図、 第４図は、第３図の処理手段のマルチプレクサの回路
図、 第５図は、第３図の処理手段に対応する時間線図、 第6,7図及び８図は簡略化された例の説明図、 第９図は、多角形のパラメータをセグメントのパラメー
タに変換する手段のブロック図、 第10図は、第９図の変換手段のアドレスシーケンサのブ
ロック図である。 10…デクリメンタ、11…バリデーション要素 12…基本セル、13…出力バス 22…巡回メモリ、24…シーケンサ 25…画像メモリ、27…加算器 30…セレクタ、31,32…加算器 33…属性シフトレジスタ、34…一時レジスタ 35…深さレジスタ、36…マルチプレクサ 37…比較器、38…フリップフロップ 39…ゲート（ANDゲート）、40…変換手段 42…テスト回路、43…入力レジスタ 45…指令（LOAD）、46…指令（CONS） 47…指令（RAZO）、48…指令（RAZ） 51…アドレスレジスタ、52…加算器 53…マルチプレクサ、54…入力スタック 55…アドレス発生器、56…ラインカウンタ 62,63…フリップフロップ、64…３状態出力回路 71,74…ANDゲート、72…ORゲート 73…インバータ、81…指令

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】表現される物体の像を表示スクリーン上に
    表示させるために、物体の３次元表現を処理して、２次
    元表現のパラメータを求める画像処理装置において、当
    該画像処理装置が： −複数組のパラメータを入力する手段であって： ・各パラメータの組が、予定した観視角度にて前記３次
    元物体を表現する多数の多角形における単一の多角形に
    対応し； ・各組のパラメータが、表示スクリーン上の各視覚化ラ
    インを通る視覚化平面に対してほぼ垂直の複数の平面と
    各多角形との交線を構成する一組のラインセグメントを
    規定し； ・前記視覚化平面が表示スクリーンの平面に対応し、且
    つ前記視覚化ラインが表示スクリーン上の画素ラインに
    対応する； ものとしたパラメータ入力手段；及び −１つの視覚化ラインにおける複数の画素のパラメータ
    を求めるための手段であって： ・複数のラインセグメントのパラメータを同時に求める
    手段と； ・一組のパラメータにおける各パラメータをパイプライ
    ン式に逐次処理し、且つ視覚化平面に最も近いラインセ
    グメントのパラメータを選択して、蓄えるパラメータ逐
    次処理手段と； を具えていることを特徴とする画像処理装置。
  2. 【請求項２】一組のラインセグメントに変換された多角
    形のパラメータを各セグメントに関する端部の座標X0，
    XN0、深さ及び深さのインクリメント座標Z0及びdZ0並び
    に属性及び属性のインクリメントパラメータC0及びdC0
    の形態で画像処理装置に与え、セグメントの前記パラメ
    ータをビット毎にパイプライン式の逐次処理手段に導入
    することを特徴とする特許請求の範囲第１項記載の画像
    処理装置。
  3. 【請求項３】一組のラインセグメントに変換された多角
    形のパラメータを各セグメントに関する端部の座標X0，
    XN0、深さ及び深さのインクリメント座標Z0及びdZ0並び
    に属性及び属性のインクリメントパラメータC0及びdC0
    の形態で画像処理装置に与え、セグメントの前記パラメ
    ータをビット群毎にパイプライン式の逐次処理手段に導
    入することを特徴とする特許請求の範囲第１項記載の画
    像処理装置。
  4. 【請求項４】一組のラインセグメントに変換された多角
    形のパラメータを、各セグメントに関する端部の座標XM
    0，XN0、深さ及び深さインクリメント座標Z0及びdZ0並
    びに属性及び属性インクリメントパラメータC0及びdC0
    の形態で画像処理装置に与え、パイプライン式の逐次処
    理手段がｎ個のブロックを具え、各々が、一本の視覚化
    ラインのｎ個の画素の一つのパラメータの逐次処理に割
    り当てられ、１≦ｋ≦ｎとして第ｋ番のブロックが： −座標（XMk-1，XNk-1）を受け取り、これを１二進単位
    だけデクリメントして、XMk＝XMk-1 -1，XNk＝XNk-1 -1と
    なるようにするデクリメンタと； −それぞれ、デクリメンタにより供給される結果（X
    Mk，XNk）の符号（SMk・SNk）を受け取り、記号（・）
    をAND論理操作を示すものとしてFLk＝SMk・SNkのような
    バリデーション信号FLkを決め、解析される画素が座標
    （XMk，XNk）により影響される場合はFLk＝１とし、逆
    の場合はFLk＝０とするバリデーション要素と； −基本セルであって： ・座標ZK-1、dZK-1，パラメータCK-1，dCK-1及び信号FL
    kとを受け取り； ・信号FLK＝１の制御の下に、次の基本セルに対する座
    標ZK，dZK，パラメータCK，dCKを決め； ・座標ZK-1と古くから蓄えられている値ZCK（旧）とを
    比較し、ZK-1≧ZCK（旧）の場合に、ZCK（新）はZ
    CK（旧）となるようにZCK（新）を蓄え、ZK-1＜Z
    CK（旧）ならばZCK（新）＝ZK-1を蓄え、 ・新しく蓄えられた値ZCKに関連する属性パラメータC
    K-1を蓄わえ、 属性パラメータCK-1を外部バスに伝送する； 基本セルと； を具えることを特徴とする特許請求の範囲第１項又は第
    ２項記載の画像処理装置。
  5. 【請求項５】３次元で表現される物体の画像処理装置で
    あって、この画像処理装置が、視覚化フレームにこのよ
    うな物体を表現させる凸多角形のパラメータに対する入
    力手段と、多角形のパラメータから前記物体の２次元変
    換像の画素のパラメータを決める手段であって、この２
    次元像が表示装置の視覚化平面に表現されるようにする
    手段と、視覚化平面に最も近い変換された像の全ての画
    素のパラメータを選択し、蓄わえ、物体の隠される面を
    除去する手段とを具え、変換像が一組の角度から選択し
    た１つの観視角度からの像を表わすようにした画像処理
    装置において、この画像処理装置が： −多角形のパラメータを、多角形の組と、可視表示装置
    の各視覚化ラインとの交線を構成するセグメントのパラ
    メータに変換する変換手段と； −セグメントのパラメータをパイプライン式に逐次処理
    し、複数のセグメントを同時に処理する処理手段と； を具えることを特徴とする画像処理装置。
  6. 【請求項６】多角形のパラメータが多角形の頂点の座標
    及び属性並びに多角形の辺のパラメータの形態で画像処
    理装置に与えられ、画像メモリに蓄わえられ、前記変換
    手段が： −一方の入力端子で入力レジスタからの出力を受けと
    り、他方の入力端子で巡回メモリからの出力を受け取る
    加算器と； −この加算器の出力端子に接続され、考察中の視覚化ラ
    インが交差する多角形のパラメータを蓄わえる容量を有
    する巡回メモリと； −加算器から現われる結果を制御し、辺の端部の座標に
    到達した時、巡回メモリ、入力レジスタ及びシーケンサ
    に指令信号を与えるテスト兼指令回路と； −画像メモリから多角形のパラメータを受け取る入力レ
    ジスタと； −テスト兼指令回路から指令を受け取り、画像メモリか
    らデータを読出すのを制御するシーケンサと； を具え、 データを供給する前記加算器の出力が、各セグメントに
    関連する端部の座標XM0，XN0，深さ及び深さインクリメ
    ントの座標Z0及びdZ0，属性及び属性インクリメントパ
    ラメータC0及びdC0を含み、これらのデータがｎ個のブ
    ロックから成るパイプライン式の逐次処理手段に入り、
    各ブロックが１つの視覚化ラインのｎ個の画素の一つの
    パラメータを逐次処理するのに割り当てられ、１≦ｋ≦
    ｎとしてｋ番のブロックが： −座標（XMK-1，XNK-1）を受け取り、これを１二進単位
    だけデクリメントして、XMK＝XMK-1 -1，XNK-1 -1となる
    ようにするデクリメンタと； −それぞれ、デクリメンタにより供給される結果（X
    MK，XNK）の符号（SMk，SNk）を受け取り、記号（・）
    をAND論理操作を示すものとしてFLK＝SMk・SNKのような
    バリデーション信号FLKを決め、解析されている画素が
    座標（XMK，XNK）により影響される場合は、FLK＝１と
    し、逆の場合は、FLK＝０とするバリデーション要素
    と； −基本セルであって： ・座標ZK-1，dZK-1．パラメータCK-1，dCK-1及び信号FL
    Kとを受け取り； ・信号FLK＝１の制御の下に、次の基本セルに対する座
    標ZK，dZK，パラメータCK，dCKを決め、 ・座標ZK-1と古くから蓄わえられている値ZCK（旧）と
    を比較し、ZK-1≧ZCK（旧）の場合に、ZCK（新）＝ZCK
    （旧）となるようにZCK（新）を蓄わえ、ZK-1＜Z
    CK（旧）ならばZCK（新）＝ZK-1を蓄わえ、 ・新しく蓄わえられた値ZCKに関連する属性パラメータC
    K-1を蓄わえ、 ・属性パラメータCK-1を外部バスに伝送する； 基本セルと； を具えることを特徴とする特許請求の範囲第５項記載の
    画像処理装置。
  7. 【請求項７】シーケンサが： −処理中の多角形を画像メモリにアドレス指定するアド
    レスを含み、テスト兼指令回路により制御されるアドレ
    スレジスタと； −入力すべき多角形のパラメータのアドレスを蓄わえ、
    テスト兼指令回路により制御される入力スタックと； −アドレスレジスタの出力端子により供給されるアドレ
    スをインクリメントし、インクリメントされたアドレス
    で画像メモリをアドレスし、これらのインクリメントさ
    れたアドレスがマルチプレクサの入力端子に再導入さ
    れ、マルチプレクサが、テスト兼指令回路の制御の下
    に、これらのインクリメントされたアドレスか又は入力
    スタックに蓄わえられている新しいアドレスを選択し、
    視覚化ラインと交差しなくなった多角形を新しい多角形
    と置き換える加算器と； を具えることを特徴とする特許請求の範囲第６項記載の
    画像処理装置。
  8. 【請求項８】画像処理装置の動作がサイクルＴの系列で
    実行され、各サイクルがクロックＨにより発生させられ
    る単位時間ｕを有し、ａをワードの長さを表わす整数と
    し、Ｔ＝ａ・ｕになっており、１≦ｋ≦ｎとしてｋ番の
    基本セルを例にとれば、ｎ個の基本セルが： −クロックＨで信号ZK-1，dZK-1，CK-1，dCK-1及び視覚
    化ラインの展開の終了時を示す信号0EK-1を確認する入
    力フリップフロップと； −FLK＝１ならばZK＝ZK-1＋dZK-1、 FLK＝０ならばZK＝ZK-1 となるように座標ZKを求める加算器と； −値ZK-1を蓄わえる一時レジスタ； −ZK-1≧ZK（旧）ならばZCK（新）＝Zck（旧）、ZK-1＜
    ZCK（旧）ならばZCK（新）＝ZK-1となるように各画素に
    割り当てられる新しい値ZCK（新）を蓄わえる深さレジ
    スタと、 −信号CNKの制御の下に、CNK＝０の場合は深さレジスタ
    の出力を比較器の方に向け、CNK＝１の場合は一時レジ
    スタの出力を深さレスタの入力端子の方に向けるマルチ
    プレクサと， −加算器の入力側に与えられた値ZK-1を深さレジスタに
    蓄わえられていたリフレッシュされた値ZCKと比較し； ZK-1（新）＜ZCK（リフレッシュ）ならばUPDK＝１ となるように比較信号UPDKを供給する比較器と； −比較信号UPDKを蓄わえるフリップフロップと； −信号CNK＝FLK・UPDKを供給する論理ANDゲートと； −FLK＝１ならばCK＝CK-1＋dCK-1となるように属性パラ
    メータCKを決める別の加算器と； −信号CNKにより制御され、ZCK（新）がZCK（旧）と異
    なる場合は、属性レジスタの方に新らしい値CKを向け、
    ZCK（新）がZCK（旧）と同じである場合は、旧の値CK-1
    を巡回させるセレクタと； −全ての多角形の全てのセグメントが調べられ終った時
    データCKを出力バスに供給する出力回路と； −クロックＨの逆であるクロックＨで、信号ZK，dZK，C
    K，dCK及びOEKの妥当性を検査して次段のセルに送る出
    力フリップフロップと； を具えることを特徴とする特許請求の範囲第４項、第６
    項又は第７項記載の画像処理装置。
  9. 【請求項９】３次元で表現される物体の画像処理装置に
    て行なう画像処理方法であって、画像処理装置が、視覚
    化フレームに物体を表現する凸多角形のパラメータに対
    する入力手段と、多角形のパラメータから前記物体の２
    次元変換像の画素のパラメータを求める手段であって、
    この２次元像が表示装置の視覚化平面に表現されるよう
    にする手段と、視覚化平面に最も近い変換された像の全
    ての画素のパラメータを選択し、蓄わえ、物体の隠され
    る面を除去する手段とを具え、交換像が一組の角度から
    選択した１つの観視角度からの像を表わすようにする画
    像処理方法において、 逐次処理手段の動作がベースをＴとする期間の系列で行
    なわれ、各期間がクロックにより発生させられる単位時
    間ｕを有し、ａをワードの長さを表わす整数としてＴ＝
    ａ・ｕとなり、逐次処理手段がｎ個のブロックを具え、
    多角形のパラメータが多角形の組と表示装置の各視覚化
    ラインとの交線により構成される一組のセグメントに変
    換され、これらのセグメントが、各セグメントの端部の
    座標XM0，XN0，深さ及び深さインクリメントZ0及びd
    Z0，属性及び属性インクリメントC0及びdC0の形態で与
    えられ、１≦ｋ≦ｎとして各ブロックに対して： −２個のメモリMT及びMPの内容が、これのメモリが包含
    し得る最大値ZTおよびZckで初期化され； −一組のセグメントの端部の座標XMk-1，XNk-1を順次
    に、直列にデクリメンタに入力し、このデクリメンタが
    各セグメントの座標XMk-1およびXNk-1で各時間単位ｕか
    ら二進単位を減算し； −これらのデクリメンテーションの後に得られる座標XM
    k，XNkの結果の符号SMk，SNkを蓄わえ； −信号FLk＝SMk・SNkを決め、 −信号FLk＝１の時、深さ座標およびインクリメントZ
    k-1及びdZk-1並びに属性パラメータ及びインクリメント
    Ck-1及びdCk-1を： FLk＝１の場合に、Zk＝Zk-1+dZk-1， CK＝Ck-1＋dCk-1となり、 FLk＝０の場合に、Zk＝Zk-1 CK＝Ck-1 となるように値Zk及びCkを決めるブロックの基本セルに
    入力させ； −値Zk-1をメモリMTにロードさせて、ZT＝Zk-1とし； −各単位時間ｕにつき、最下位のビットから始め、値Z
    k-1の各二進単位をメモリMPに蓄わえられている値Zckの
    各二進単位と比較し； Zk-1＜Zckの場合に、UPDk＝１ となるように信号CNk＝FLK・UPDkを決め； １CNk＝１の場合は、 ・期間Ｔの過程において値Zckを値ZT＝Zk-1で置き換
    え； ・値Ck-1を属性レジスタに入力させ； −CNk＝０の場合は、 持続時間ＴのサイクルでメモリMPの出力側からのデータ
    Zckを同じメモリの入力側に巡回させ； −こうした同じステップをｎ個の順次のブロックに対し
    同時に行い、その際或るブロックｋが先行するブロック
    （ｋ−１）からデータを受け取り、それを次のブロック
    （ｋ＋１）に送り、各ブロックが所定の瞬時にパイプラ
    イン手順に従って処理を行うようにし； −サイクルTrにおいて値XM0，XN0を決め； −前のサイクルTr-1に関連するデータＺを決めて蓄わ
    え； −そのもう一つ前のサイクルTr-2に関連するデータＣを
    決めて蓄わえ、Ｚの値を更新してリフレッシュし； −考察中の視覚化ラインに含まれるセグメントの数によ
    り決まる或る数のサイクルＴを必要とし、全てのセグメ
    ントが完全に展開された時、ｋ番のブロックから現れる
    全てのデータCkを出力バスに供給する； ことを特徴とする画像処理方法。
  10. 【請求項１０】３次元で表現される物体の画像処理装置
    用に多角形のパラメータをセグメントのパラメータに変
    換するための回路であって、画像処理装置が視覚化フレ
    ームに物体を表現する凸多角形のパラメータに対する入
    力手段と、多角形のパラメータから前記物体の二次元変
    換像の画素のパラメータを求める手段であって、この二
    次元像が表示装置の視覚化平面に表現されるようにする
    手段と、視覚化平面に一番近い変換された像の全ての画
    素のパラメータを選択し、蓄わえ、物体の隠される面を
    除去する手段とを具え、物体が一組の角度から選択した
    １つの観視角度からの像を表わすようにする変換回路に
    おいて、ｍ個の多角形のパラメータPmが、頂点の座標及
    び属性並びに多角形の辺のパラメータの形態で画像処理
    装置に供給され、画像メモリに蓄わえられ、前記変換回
    路が： −一方の入力端子で入力レジスタの出力を受けとり、他
    方の入力端子で巡回メモリの出力を受け取る加算器と； −入力端子がこの加算器の出力端子に接続され、考察中
    の視覚化ラインが交差する多角形のパラメータを蓄わえ
    る容量を有する巡回メモリと； −加算器から現われる結果を制御し、辺の端部の座標に
    到達した時、巡回メモリ、入力レジスタ及びシーケンサ
    に指令信号を与えるテスト兼指令回路と； −画像メモリから多角形のパラメータを受け取る入力レ
    ジスタと、 −テスト及び指令回路から指令を受け取り、画像メモリ
    からデータを読出すのを制御するシーケンサと； を具え、このシーケンサが； −テスト兼指令回路により制御され、処理の過程で画像
    メモリ内の多角形をアドレスするアドレスを含むアドレ
    スレジスタと； −テスト兼指令回路により制御され、入力すべき多角形
    のパラメータのアドレスを蓄わえる入力スタックと； −アドレスレジスタの出力端子により供給されるアドレ
    スをインクリメントし、インクリメントされたアドレス
    を供給し、テスト兼指令回路の制御の下に、インクリメ
    ントされたアドレスの一部は画像メモリをアドレスする
    のに役立ち、これらのインクリメントされたアドレスは
    マルチプレクサの入力端子に再導入され、マルチプレク
    サがこれらのインクリメントされたアドレス又は入力ス
    タックに蓄わえられている新しいアドレスを選択し、視
    覚化ラインと交差しなくなった多角形を新しい多角形と
    置き換える加算器； とを具えることを特徴とする画像処理装置用パラメータ
    変換回路。
JP61201913A 1985-08-30 1986-08-29 画像処理装置及び方法並びに変換回路 Expired - Lifetime JPH0727580B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8512925A FR2586838B1 (fr) 1985-08-30 1985-08-30 Processeur d'elimination de faces cachees pour la synthese d'images a trois dimensions
FR8512925 1985-08-30

Publications (2)

Publication Number Publication Date
JPS6252682A JPS6252682A (ja) 1987-03-07
JPH0727580B2 true JPH0727580B2 (ja) 1995-03-29

Family

ID=9322498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61201913A Expired - Lifetime JPH0727580B2 (ja) 1985-08-30 1986-08-29 画像処理装置及び方法並びに変換回路

Country Status (5)

Country Link
US (1) US4812988A (ja)
EP (1) EP0215510B1 (ja)
JP (1) JPH0727580B2 (ja)
DE (1) DE3688665T2 (ja)
FR (1) FR2586838B1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL84936A (en) * 1987-12-23 1997-02-18 Cubital Ltd Three-dimensional modelling apparatus
JPS63271673A (ja) * 1987-04-30 1988-11-09 Toshiba Corp 三次元表示装置
JP2653078B2 (ja) * 1987-05-25 1997-09-10 セイコーエプソン株式会社 画像表示制御装置及びこれを具備する電子機器
JPH0634209B2 (ja) * 1987-07-23 1994-05-02 株式会社日立製作所 表示図形検知方式
US5265214A (en) * 1987-08-28 1993-11-23 Daikin Industries, Ltd. Filling processing apparatus and method
US5084830A (en) * 1987-10-26 1992-01-28 Tektronix, Inc. Method and apparatus for hidden surface removal
US4918626A (en) * 1987-12-09 1990-04-17 Evans & Sutherland Computer Corp. Computer graphics priority system with antialiasing
EP0360903B1 (en) * 1988-09-29 1994-01-26 Kabushiki Kaisha Toshiba Depth information buffer control apparatus
US5043921A (en) * 1989-10-23 1991-08-27 International Business Machines Corporation High speed Z-buffer control
US5276783A (en) * 1989-11-21 1994-01-04 International Business Machines Corporation Tessellating complex polygons in modeling coordinates
US5245700A (en) * 1989-11-21 1993-09-14 International Business Machines Corporation Adjustment of z-buffer values for lines on the surface of a polygon
EP0449478A3 (en) * 1990-03-29 1992-11-25 Microtime Inc. 3d video special effects system
US5220646A (en) * 1990-04-30 1993-06-15 International Business Machines Corporation Single pass hidden line removal using z-buffers
JPH07120435B2 (ja) * 1990-12-06 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 高速ｚバッファの初期化および更新方法ならびにそのシステム
CA2060975C (en) * 1991-02-25 1998-11-10 Gopalan Ramanujam Scientific visualization system
US5821940A (en) * 1992-08-03 1998-10-13 Ball Corporation Computer graphics vertex index cache system for polygons
US5973700A (en) * 1992-09-16 1999-10-26 Eastman Kodak Company Method and apparatus for optimizing the resolution of images which have an apparent depth
JP2710202B2 (ja) * 1993-03-24 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 閉じた輪郭イメージを凸多角形で境界づける方法及びデータ処理装置
GB9316214D0 (en) * 1993-08-05 1993-09-22 Philips Electronics Uk Ltd Image processing
US5974539A (en) * 1993-11-30 1999-10-26 Texas Instruments Incorporated Three input arithmetic logic unit with shifter and mask generator
US6116768A (en) * 1993-11-30 2000-09-12 Texas Instruments Incorporated Three input arithmetic logic unit with barrel rotator
US6098163A (en) * 1993-11-30 2000-08-01 Texas Instruments Incorporated Three input arithmetic logic unit with shifter
US5590350A (en) * 1993-11-30 1996-12-31 Texas Instruments Incorporated Three input arithmetic logic unit with mask generator
US5961635A (en) * 1993-11-30 1999-10-05 Texas Instruments Incorporated Three input arithmetic logic unit with barrel rotator and mask generator
US5560030A (en) * 1994-03-08 1996-09-24 Texas Instruments Incorporated Transfer processor with transparency
US5651127A (en) * 1994-03-08 1997-07-22 Texas Instruments Incorporated Guided transfers with variable stepping
US5487146A (en) * 1994-03-08 1996-01-23 Texas Instruments Incorporated Plural memory access address generation employing guide table entries forming linked list
US5493646A (en) * 1994-03-08 1996-02-20 Texas Instruments Incorporated Pixel block transfer with transparency
WO1997044776A2 (en) * 1996-05-17 1997-11-27 Philips Electronics N.V. Display device
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US7119813B1 (en) 2000-06-02 2006-10-10 Nintendo Co., Ltd. Variable bit field encoding
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6825851B1 (en) 2000-08-23 2004-11-30 Nintendo Co., Ltd. Method and apparatus for environment-mapped bump-mapping in a graphics system
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US7184059B1 (en) 2000-08-23 2007-02-27 Nintendo Co., Ltd. Graphics system with copy out conversions between embedded frame buffer and main memory
US7034828B1 (en) 2000-08-23 2006-04-25 Nintendo Co., Ltd. Recirculating shade tree blender for a graphics system
US7002591B1 (en) 2000-08-23 2006-02-21 Nintendo Co., Ltd. Method and apparatus for interleaved processing of direct and indirect texture coordinates in a graphics system
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US6980218B1 (en) * 2000-08-23 2005-12-27 Nintendo Co., Ltd. Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system
US6937245B1 (en) * 2000-08-23 2005-08-30 Nintendo Co., Ltd. Graphics system with embedded frame buffer having reconfigurable pixel formats
US7061502B1 (en) 2000-08-23 2006-06-13 Nintendo Co., Ltd. Method and apparatus for providing logical combination of N alpha operations within a graphics system
US6867781B1 (en) 2000-08-23 2005-03-15 Nintendo Co., Ltd. Graphics pipeline token synchronization
US7576748B2 (en) * 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US7891818B2 (en) 2006-12-12 2011-02-22 Evans & Sutherland Computer Corporation System and method for aligning RGB light in a single modulator projector
US8358317B2 (en) 2008-05-23 2013-01-22 Evans & Sutherland Computer Corporation System and method for displaying a planar image on a curved surface
US8702248B1 (en) 2008-06-11 2014-04-22 Evans & Sutherland Computer Corporation Projection method for reducing interpixel gaps on a viewing surface
US8077378B1 (en) 2008-11-12 2011-12-13 Evans & Sutherland Computer Corporation Calibration system and method for light modulation device
US9641826B1 (en) 2011-10-06 2017-05-02 Evans & Sutherland Computer Corporation System and method for displaying distant 3-D stereo on a dome surface

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU834692A1 (ru) * 1977-10-19 1981-05-30 Институт Автоматики И Электрометриисо Ah Cccp Устройство дл вывода полутоновыхизОбРАжЕНий ТРЕХМЕРНыХ Об'ЕКТОВ НАэКРАНЕ ТЕлЕВизиОННОгО пРиЕМНиКА
US4208719A (en) * 1978-08-10 1980-06-17 The Singer Company Edge smoothing for real-time simulation of a polygon face object system as viewed by a moving observer
US4529978A (en) * 1980-10-27 1985-07-16 Digital Equipment Corporation Method and apparatus for generating graphic and textual images on a raster scan display
US4590465A (en) * 1982-02-18 1986-05-20 Henry Fuchs Graphics display system using logic-enhanced pixel memory cells
US4570233A (en) * 1982-07-01 1986-02-11 The Singer Company Modular digital image generator
US4667190A (en) * 1982-07-30 1987-05-19 Honeywell Inc. Two axis fast access memory
GB8411579D0 (en) * 1984-05-05 1984-06-13 Ibm Graphic display systems
US4758965A (en) * 1985-10-09 1988-07-19 International Business Machines Corporation Polygon fill processor
IL79822A (en) * 1985-12-19 1990-03-19 Gen Electric Method of comprehensive distortion correction for a computer image generation system

Also Published As

Publication number Publication date
US4812988A (en) 1989-03-14
EP0215510A1 (fr) 1987-03-25
DE3688665D1 (de) 1993-08-12
DE3688665T2 (de) 1994-02-03
FR2586838A1 (fr) 1987-03-06
JPS6252682A (ja) 1987-03-07
EP0215510B1 (fr) 1993-07-07
FR2586838B1 (fr) 1989-07-28

Similar Documents

Publication Publication Date Title
JPH0727580B2 (ja) 画像処理装置及び方法並びに変換回路
Kaufman et al. Memory and processing architecture for 3D voxel-based imagery
CA1309198C (en) Parallel rendering of smoothly shaded color triangles with anti-aliased edges for a three dimensional color display
US5808690A (en) Image generation system, methods and computer program products using distributed processing
US5317682A (en) Parametric curve evaluation method and apparatus for a computer graphics display system
US5850489A (en) Linear expression evaluator
US6104842A (en) Geometry processing of digital video models and images
WO2007104158A1 (en) General purpose software parallel task engine
JPH0776991B2 (ja) Ｎｕｒｂｓデータ変換方法及び装置
WO1994004991A1 (en) Method and apparatus for parallel computing and volume visualization
JPH05282458A (ja) グラフィックス・システムにおける拡張可能な複数のイメージ・バッファ
Zachmann The boxtree: Exact and fast collision detection of arbitrary polyhedra
Getto et al. An object-oriented architecture for a computer animation system
Kaufman et al. A survey of architectures for volume rendering
JPH1069547A (ja) ボリュームレンダリング装置及びこれに好適な方法
Woodwark Generating wireframes from set-theoretic solid models by spatial division
Uchiki et al. SCOPE: solid and colored object projection environment
Lee et al. Adaptive synthesis of distance fields
Seland et al. Real-time algebraic surface visualization
Krogh et al. Parallel sphere rendering
Willis A review of recent hidden surface removal techniques
Chen et al. A distributed and interactive three-dimensional medical image system
JPH0766451B2 (ja) コンピュータ・グラフィック装置
Choi et al. Rapid pairwise intersection tests using programmable GPUs
JP3229384B2 (ja) ベクトル形状編集装置