JPH0727700Y2 - Ｐｌｌシンセサイザの制御回路 - Google Patents

Ｐｌｌシンセサイザの制御回路

Info

Publication number
JPH0727700Y2
JPH0727700Y2 JP1986091981U JP9198186U JPH0727700Y2 JP H0727700 Y2 JPH0727700 Y2 JP H0727700Y2 JP 1986091981 U JP1986091981 U JP 1986091981U JP 9198186 U JP9198186 U JP 9198186U JP H0727700 Y2 JPH0727700 Y2 JP H0727700Y2
Authority
JP
Japan
Prior art keywords
output
charge pump
amplifier
control circuit
pll synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986091981U
Other languages
English (en)
Other versions
JPS62203530U (ja
Inventor
萬智朗 河西
和宏 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1986091981U priority Critical patent/JPH0727700Y2/ja
Publication of JPS62203530U publication Critical patent/JPS62203530U/ja
Application granted granted Critical
Publication of JPH0727700Y2 publication Critical patent/JPH0727700Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はPLLシンセサイザの制御に関し、特にVCOの電圧
対出力周波数の比率が高いPLLシンセサイザの制御回路
に関する。
〔従来の技術〕
従来この種のPLLシンセサイザの制御回路は、位相検波
器、チャージポンプ及び低域波機能を備えた増幅器に
より構成されていた。以下第２図を参照して説明する。
位相検波器１に、基準信号11と被制御信号12が入力する
と２信号の位相差に応じて、位相検波器１の出力信号13
及び14の論理値が決まる。
トランジスタ２及び３によって構成されるチャージポン
プは、信号13及び14が“H"の時、出力が“L"、また信号
13及び14が“L"の時“H"、信号13が“H"信号14が“L"の
時高インピーダンス（以下“Z"と略す）という３種類の
状態を示す。これはそれぞれ信号11と12の位相が進み、
遅れ、同相を示している。増幅器４はチャージポンプの
出力信号15を入力、低域波しVCOの制御信号16を出力
する。
ここでチャージポンプの出力が“Z"の時の信号15のレベ
ルは増幅器４の回路構成によって異る。
位相検波器１の動作速度、トランジスタ２及び３の非線
型動作のため、チャージポンプの出力が“Z"になる付近
において回路に不感帯が生じ、この不感帯のため増幅器
４の出力信号16が、PLL全体の系が安定動作に入った時
脈動するという不具合があった。
すなわち、系が安定動作状態になると、チャージポンプ
は“Z"状態となり、その出力は不定となる。この状態が
PLLのロック状態である。しかるに、チャージポンプの
出力が“Z"となるため、その出力端に蓄積されている電
荷が放電される通路がなければ、その電荷によって次段
の増幅器が不所望な増幅動作を行い、安定状態に入った
系が再ロック状態となるべく誤動作を起こしてしまう。
これを防止するために、チャージポンプの出力端の電荷
を放電する手段が必要となる。このため従来は第２図に
示すようにチャージポンプの出力端と増幅器４の入力端
との間に1MΩ程度の抵抗器５を接続することで“Z"の電
荷放電を行い、PLLの誤動作を防止していた。
〔考案が解決しようとする問題点〕
上述したチャージポンプの出力に高抵抗を接続する方法
は、不感帯の除去が不十分であり、また抵抗値を小さく
するとチャージポンプからの及び増幅器への出力電流の
偏りが大きくなり位相検出時におけるリーク電流を生
じ、VCO制御電圧に雑音を重畳し、またその雑音を少な
くするため低域波器の帯域幅を狭くすると回路の反応
速度が遅くなるという欠点があった。
〔問題点を解決するための手段〕
本考案は、入力信号の位相差を検出する位相検波器、位
相検波器の出力信号により状態が決まるチャージポン
プ、チャージポンプの出力を低域波及び増幅する増幅
器及びチャージポンプの出力に接続された分圧回路によ
り構成されている。
〔実施例〕
次に本考案の一実施例について第１図を参照して説明す
る。
第１図においては１は位相検波器である。２及び３はト
ランジスタでチャージポンプを構成している。４は低域
波及び増幅を行う増幅器である。５及び６は抵抗器で
分圧回路を構成している。
位相検波器１が基準信号11と被制御信号12の位相差を検
出しトランジスタ２及び３で構成されたチャージポンプ
を制御する。チャージポンプは“H",“L",“Z"の３状態
を取り得るが、抵抗器５及び６で構成された分圧回路に
より、“Z"の状態の時には、信号15のレベルは抵抗器５
及び６で決まる。ここで分圧回路がない時の“Z"の状態
における信号15のレベルは増幅器４の回路構成で決まる
ので、抵抗器５及び６の比率を適宜選択し、その分圧抵
抗値が増幅器と入力インピーダンスと整合がとれるよう
な値に合わせることにより分圧回路を付加しても“Z"の
状態における信号15のレベルは変化しない。このため、
チャージポンプの出力に並列に抵抗器を付加しても電流
に偏りが生ぜずリーク電流は発生しない。このため抵抗
５及び６の値を小さくできるため、リーク電流を生ぜず
に回路の不感帯を小さくできる。
〔考案の効果〕
以上説明したように、本考案はチャージポンプの出力に
分圧回路を付加することにより、リーク電流による雑音
を生ぜず、また回路の反応速度を変化せずに回路の不感
帯によるPLL全体の系の脈動を小さくする効果がある。
【図面の簡単な説明】
第１図は本考案の一実施例の構成図、第２図は従来の方
法の一例の構成図である。 １……位相検波器、2,3……トランジスタ、４……増幅
器、5,6……抵抗器。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】２つの入力信号の位相差を検出し、少なく
    とも２つのデジタル信号を出力する位相検波器と、位相
    検波器のデジタル出力信号を受けて、ロー出力、ハイ出
    力又は高インピータンスのいずれかの状態となるチャー
    ジポンプと、チャージポンプの出力を受けて抵域波及
    び増幅を行う増幅器とによって構成されるPLLシンセサ
    イザの制御回路において、抵抗からなる分圧回路でチャ
    ージポンプの出力端と増幅器の入力端とを直結したこと
    を特徴とするPLLシンセサイザの制御回路。
JP1986091981U 1986-06-16 1986-06-16 Ｐｌｌシンセサイザの制御回路 Expired - Lifetime JPH0727700Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986091981U JPH0727700Y2 (ja) 1986-06-16 1986-06-16 Ｐｌｌシンセサイザの制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986091981U JPH0727700Y2 (ja) 1986-06-16 1986-06-16 Ｐｌｌシンセサイザの制御回路

Publications (2)

Publication Number Publication Date
JPS62203530U JPS62203530U (ja) 1987-12-25
JPH0727700Y2 true JPH0727700Y2 (ja) 1995-06-21

Family

ID=30953261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986091981U Expired - Lifetime JPH0727700Y2 (ja) 1986-06-16 1986-06-16 Ｐｌｌシンセサイザの制御回路

Country Status (1)

Country Link
JP (1) JPH0727700Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3273974D1 (en) * 1981-08-20 1986-12-04 Davy Mckee London Catalytic hydrogenation

Also Published As

Publication number Publication date
JPS62203530U (ja) 1987-12-25

Similar Documents

Publication Publication Date Title
US6680632B1 (en) Method/architecture for a low gain PLL with wide frequency range
JP2001196925A (ja) 周波数比較器とそれを備えた位相同期回路
US11095297B2 (en) Phase locked loop (PLL) circuit with voltage controlled oscillator (VCO) having reduced gain
JP2005500782A (ja) チャージポンプ、クロック再生回路及びレシーバー
JPH11298323A (ja) 高速ロックアップｐｌｌ回路
JP3479334B2 (ja) ステレオとデュアル音声信号認識用回路
JP2002050961A (ja) フェイズロックループ回路
JPH0326121A (ja) 周波数変調パネルの非実装時の変調度制御回路
US4904958A (en) Enhanced phase detector
JP2748682B2 (ja) Ｐｌｌ回路
JPS63240215A (ja) Ｐｌｌ回路
KR950012956B1 (ko) 주파수 변조 검파회로
KR100222075B1 (ko) 고속응답기능을 갖는 주파수합성pll
JP2570864B2 (ja) チャージポンプ回路
JP2894112B2 (ja) 位相同期受信回路
KR0163900B1 (ko) 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로
JPH0256106A (ja) 低歪増幅器
JPH0787333B2 (ja) アクテイブフイルタ
KR100208686B1 (ko) 페이즈 록 루프를 이용한 대역 필터
JPH0724819Y2 (ja) 位相同期回路
JPH01106507A (ja) 周波数変調回路
JPS60198410A (ja) 回転信号検出回路
JPS58219804A (ja) Ｆｍ変調回路
JPH09162731A (ja) ノイズ低減回路
JPH04207320A (ja) チャージポンプ回路