JPH0727832Y2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH0727832Y2 JPH0727832Y2 JP1989007989U JP798989U JPH0727832Y2 JP H0727832 Y2 JPH0727832 Y2 JP H0727832Y2 JP 1989007989 U JP1989007989 U JP 1989007989U JP 798989 U JP798989 U JP 798989U JP H0727832 Y2 JPH0727832 Y2 JP H0727832Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power
- power supply
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 2
- 238000003079 width control Methods 0.000 claims 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000011324 bead Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、電源起動時に電源出力MOS電界効果形トラン
ジスタ（FET）のドレイン−ソース間に発生する突入電
圧を軽減するスイッチング電源装置に関するものであ
る。
ジスタ（FET）のドレイン−ソース間に発生する突入電
圧を軽減するスイッチング電源装置に関するものであ
る。
従来の技術 近年、テレビジョン受信機において、小型化，高効率，
高安定性などの面から電源回路として、スイッチング電
源装置が多く使用されるようになってきた。
高安定性などの面から電源回路として、スイッチング電
源装置が多く使用されるようになってきた。
従来の技術としては、独立した発振回路を有する、パル
ス幅変調（PWM）コントロールICを用い、電源出力にはM
OSFETを用いたスイッチング電源装置が使用されてきて
いる。
ス幅変調（PWM）コントロールICを用い、電源出力にはM
OSFETを用いたスイッチング電源装置が使用されてきて
いる。
以下、図面を参照しながら従来のスイッチング電源装置
の一例について説明をする。
の一例について説明をする。
第３図は、従来例のスイッチング電源装置の回路図であ
る。第３図において、１はPWMコントロールIC、２は電
源出力トランス、３は電源出力MOSFET、４は発振用コン
デンサ、5,6は発振用抵抗、７は電解コンデンサ、8,9は
抵抗、10は過電流検出回路、11,12は抵抗、13は起動抵
抗、14,15はスナバコンデンサ、16はスナバダメオー
ド、17はスナバ抵抗、18,19は整流ダイオード、20〜25
はコンデンサ、26〜28は抵抗、29は電源投入時での、電
源出力MOSFET3の突入電圧軽減用のビーズコアである。P
WMコントロールIC1の発振周波数出力オン期間は９番ピ
ンないし11番ピンへの入力設定により決定され、また出
力オフ期間は４番ピンへの入力設定により決定される。
このPWMコントロールICとしては、例えば三菱電機
（株）製IC品番M51977P,FP等がある。
る。第３図において、１はPWMコントロールIC、２は電
源出力トランス、３は電源出力MOSFET、４は発振用コン
デンサ、5,6は発振用抵抗、７は電解コンデンサ、8,9は
抵抗、10は過電流検出回路、11,12は抵抗、13は起動抵
抗、14,15はスナバコンデンサ、16はスナバダメオー
ド、17はスナバ抵抗、18,19は整流ダイオード、20〜25
はコンデンサ、26〜28は抵抗、29は電源投入時での、電
源出力MOSFET3の突入電圧軽減用のビーズコアである。P
WMコントロールIC1の発振周波数出力オン期間は９番ピ
ンないし11番ピンへの入力設定により決定され、また出
力オフ期間は４番ピンへの入力設定により決定される。
このPWMコントロールICとしては、例えば三菱電機
（株）製IC品番M51977P,FP等がある。
以上のように構成されたスイッチング電源装置における
電源投入時での、電源出力MOSFETのオーバーシュート電
圧軽減装置の動作について説明をする。
電源投入時での、電源出力MOSFETのオーバーシュート電
圧軽減装置の動作について説明をする。
AC電源が投入された後、抵抗13を介してコンデンサ22
が、充電される。その充電電圧が約16Vを越えると、16
番ピンから電源が供給されるPWMコントロールIC1が起動
し、発振が即時に開始される。この時、電源出力MOSFET
3のドレイン電流が電源出力トランス２を介して、急峻
に立ち上るために、電源出力MOSFET3のドレイン−ソー
ス間の電圧VDSは、第２図（Ａ）の電圧波形ａのよう
な、オーバーシュートをもった波形となる。この電源投
入時に生じるVDSのオーバーシュートは、電源出力MOSFE
T3の破壊の原因となるために規定値以下に抑える必要が
ある。このVDSのオーバーシュートを抑えるために、従
来の実施例においては、電源出力MOSFET3のソースに直
列にビーズコア29を接続して、電源投入時に生じる電源
出力MOSFET3のラッシュ電流を抑えVDSのオーバーシュー
トを第２図（Ａ）の電圧波形ｂのように軽減している。
が、充電される。その充電電圧が約16Vを越えると、16
番ピンから電源が供給されるPWMコントロールIC1が起動
し、発振が即時に開始される。この時、電源出力MOSFET
3のドレイン電流が電源出力トランス２を介して、急峻
に立ち上るために、電源出力MOSFET3のドレイン−ソー
ス間の電圧VDSは、第２図（Ａ）の電圧波形ａのよう
な、オーバーシュートをもった波形となる。この電源投
入時に生じるVDSのオーバーシュートは、電源出力MOSFE
T3の破壊の原因となるために規定値以下に抑える必要が
ある。このVDSのオーバーシュートを抑えるために、従
来の実施例においては、電源出力MOSFET3のソースに直
列にビーズコア29を接続して、電源投入時に生じる電源
出力MOSFET3のラッシュ電流を抑えVDSのオーバーシュー
トを第２図（Ａ）の電圧波形ｂのように軽減している。
考案が解決しようとする課題 しかしながら上記のような構成では、電源出力MOSFETの
ドレイン電圧の立ち上り，立ち下り波形が緩かになるた
めに、スイッチング時に生じる電源出力MOSFETの熱損失
が大きくなるという問題点を有していた。
ドレイン電圧の立ち上り，立ち下り波形が緩かになるた
めに、スイッチング時に生じる電源出力MOSFETの熱損失
が大きくなるという問題点を有していた。
本考案は、上記問題点に鑑み、電源出力MOSFETの熱損失
を増加させることなく、電源投入時に生じるドレイン−
ソース電圧VDSのオーバーシュートを軽減するスイッチ
ング電源装置を提供するものである。
を増加させることなく、電源投入時に生じるドレイン−
ソース電圧VDSのオーバーシュートを軽減するスイッチ
ング電源装置を提供するものである。
課題を解決するための手段 上記問題点を解決するために、本考案のスイッチング電
源装置は、電源投入時に、生じる電源出力MOSFETのVDS
のオーバーシュート電圧が所定電圧を超えるものである
か否かを検知し、オーバーシュート電圧が所定電圧を超
えるものであるとき、間欠発振するPWMコントロールIC
のデッド・タイム・コントロール端子の端子電圧をPWM
コントロールICの発振周波数が低下し、出力OFF時間が
伸びるように基準電圧以下に設定するものである。
源装置は、電源投入時に、生じる電源出力MOSFETのVDS
のオーバーシュート電圧が所定電圧を超えるものである
か否かを検知し、オーバーシュート電圧が所定電圧を超
えるものであるとき、間欠発振するPWMコントロールIC
のデッド・タイム・コントロール端子の端子電圧をPWM
コントロールICの発振周波数が低下し、出力OFF時間が
伸びるように基準電圧以下に設定するものである。
作用 本考案は、上記構成によって、電源投入時に生じる電源
出力MOSFETのVDSのオーバーシュートを軽減することが
できる。
出力MOSFETのVDSのオーバーシュートを軽減することが
できる。
実施例 以下、本考案の一実施例のスイッチング電源装置につい
て図面を参照しながら説明をする。
て図面を参照しながら説明をする。
第１図において、１はPWMコントロールICこのICは従来
例のものと同様のものを利用している。２は電源出力ト
ランス、３は電源出力MOSFET、４は発振コンデンサ、5,
6は発振抵抗、７は電解コンデンサ、8,9は抵抗、10は過
電流検出回路、11,12は抵抗、13は起動抵抗、14,15はス
ナバコンデンサ、16はスナバダイオード、17はスナバ抵
抗、18,19は整流ダイオード、20〜25はコンデンサ、26
〜28は抵抗、以上は第３図に示した従来例の構成と同様
であり同符号を付してその詳細な説明は省略する。第１
図において、30は本願考案の特徴であるところのソフト
スタート装置であり、その内部構成として、31,32は分
割抵抗、33は定電圧ダイオード、34は、ソフトスタート
制御用のスイッチングトランジスタである。
例のものと同様のものを利用している。２は電源出力ト
ランス、３は電源出力MOSFET、４は発振コンデンサ、5,
6は発振抵抗、７は電解コンデンサ、8,9は抵抗、10は過
電流検出回路、11,12は抵抗、13は起動抵抗、14,15はス
ナバコンデンサ、16はスナバダイオード、17はスナバ抵
抗、18,19は整流ダイオード、20〜25はコンデンサ、26
〜28は抵抗、以上は第３図に示した従来例の構成と同様
であり同符号を付してその詳細な説明は省略する。第１
図において、30は本願考案の特徴であるところのソフト
スタート装置であり、その内部構成として、31,32は分
割抵抗、33は定電圧ダイオード、34は、ソフトスタート
制御用のスイッチングトランジスタである。
以上のように構成された、スイッチング電源装置につい
て、その動作を説明する。
て、その動作を説明する。
AC電源を投入すると、電源出力トランス２の２次側負荷
電流の急激な立ち上りのために、AC電源電圧を整流して
得たDC電圧の供給されるスイッチング用の電源出力MOSF
ET3のドレイン−ソース間には、第２図（Ａ）の破線部
で示す電圧波形ａのようにオーバーシュートが生じる。
その電圧を抵抗31,32で分割し、定電圧ダイオード33を
介してソフトスタート制御用の小信号スイッチングトラ
ンジスタ34のベースに加える。そのコレクタは、PWMコ
ントロールIC1のデッドタイムコントロール端子（第１
図PWMコントロールIC1の４番ピン）に接続されている。
トランジスタ34のベース電圧は、第２図（Ｃ）のような
波形となり、オーバーシュートの期間Ｔで、トランジス
タ34は導通状態となる。その時のコレクタ電圧波形は、
第２図（Ｂ）のように、オーバーシュート期間Ｔで、約
OVとなる。このデッドタイムコントロール端子（４番）
ピンの電圧がある基準電圧（約3.9V）以下になると、PW
MコントロールIC1の発振周波数は低下し、出力のOFF時
間が伸び、電源投入時の電源出力トランス２の２次側出
力の立ち上りが緩かとなる。その結果、電源出力MOSFET
3のドレイン−ソース間電圧VDSの立ち上りも緩かとな
り、オーバーシュート電圧を第２図（Ａ）の電圧波形ｂ
に示すように、軽減することができる。
電流の急激な立ち上りのために、AC電源電圧を整流して
得たDC電圧の供給されるスイッチング用の電源出力MOSF
ET3のドレイン−ソース間には、第２図（Ａ）の破線部
で示す電圧波形ａのようにオーバーシュートが生じる。
その電圧を抵抗31,32で分割し、定電圧ダイオード33を
介してソフトスタート制御用の小信号スイッチングトラ
ンジスタ34のベースに加える。そのコレクタは、PWMコ
ントロールIC1のデッドタイムコントロール端子（第１
図PWMコントロールIC1の４番ピン）に接続されている。
トランジスタ34のベース電圧は、第２図（Ｃ）のような
波形となり、オーバーシュートの期間Ｔで、トランジス
タ34は導通状態となる。その時のコレクタ電圧波形は、
第２図（Ｂ）のように、オーバーシュート期間Ｔで、約
OVとなる。このデッドタイムコントロール端子（４番）
ピンの電圧がある基準電圧（約3.9V）以下になると、PW
MコントロールIC1の発振周波数は低下し、出力のOFF時
間が伸び、電源投入時の電源出力トランス２の２次側出
力の立ち上りが緩かとなる。その結果、電源出力MOSFET
3のドレイン−ソース間電圧VDSの立ち上りも緩かとな
り、オーバーシュート電圧を第２図（Ａ）の電圧波形ｂ
に示すように、軽減することができる。
考案の効果 以上のように本考案によれば、電源出力MOSFETのスイッ
チングによる熱損失を増加させることなく、電源投入時
にドレイン−ソース間に生じるオーバーシュート電圧
を、軽減することができる。
チングによる熱損失を増加させることなく、電源投入時
にドレイン−ソース間に生じるオーバーシュート電圧
を、軽減することができる。
第１図は本考案の一実施例におけるスイッチング電源装
置の回路図、第２図（Ａ），（Ｂ），（Ｃ）は電源投入
後の電源出力MOSFETのVDS，ソフトスタート制御トラン
ジスタのコレクタ電圧とベース電圧の波形図、第３図は
従来例におけるスイッチング電源装置の回路図である。 １……PWMコントロールIC、２……電源出力トランス、
３……電源出力MOSFET、30……ソフトスタート装置、34
……ソフトスタート制御スイッチングトランジスタ。
置の回路図、第２図（Ａ），（Ｂ），（Ｃ）は電源投入
後の電源出力MOSFETのVDS，ソフトスタート制御トラン
ジスタのコレクタ電圧とベース電圧の波形図、第３図は
従来例におけるスイッチング電源装置の回路図である。 １……PWMコントロールIC、２……電源出力トランス、
３……電源出力MOSFET、30……ソフトスタート装置、34
……ソフトスタート制御スイッチングトランジスタ。
Claims (1)
- 【請求項１】間欠発振の出力オフ期間を可変に制御し得
る他励発振方式パルス幅制御回路の出力にゲートが結合
され、ドレイン及びソースが電源出力トランスの一次側
に結合されたスイッチング用出力MOS電界効果型トラン
ジスタ（MOSFET）と、 前記MOSFETのドレインとソース間の電圧を検知して前記
電源トランスの一次側に配設されたMOSFETのドレイン・
ソース間電圧が定常時の電圧よりも高く設定された所定
電圧を越えるか否かを検出する検出手段と、 前記検出手段の検出出力により前記他励発振方式パルス
幅制御回路の間欠発振の出力オフ期間を制御し得るよう
に前記検出手段と他励発振方式パルス幅制御回路を結合
する結合手段とを備え、 AC電源投入時に発生するオーバーシュート電圧が前記所
定電圧を越える期間中、前記検出出力により前記他励発
振方式パルス幅制御回路の発振を停止せしめてMOSFETの
熱損失を減少させるとともに、電源投入時のオーバーシ
ュートを軽減したことを特徴とするスイッチング電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989007989U JPH0727832Y2 (ja) | 1989-01-26 | 1989-01-26 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989007989U JPH0727832Y2 (ja) | 1989-01-26 | 1989-01-26 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103788U JPH02103788U (ja) | 1990-08-17 |
| JPH0727832Y2 true JPH0727832Y2 (ja) | 1995-06-21 |
Family
ID=31198784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989007989U Expired - Lifetime JPH0727832Y2 (ja) | 1989-01-26 | 1989-01-26 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727832Y2 (ja) |
-
1989
- 1989-01-26 JP JP1989007989U patent/JPH0727832Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02103788U (ja) | 1990-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
| US7075802B2 (en) | Semiconductor device for controlling switching power supply | |
| US20020181252A1 (en) | Switching power source device | |
| US20020131282A1 (en) | Switching power supply | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| JP3041842B2 (ja) | 共振型スイッチング電源 | |
| JP3710763B2 (ja) | 自励式スイッチング電源装置 | |
| JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
| JPH0727832Y2 (ja) | スイッチング電源装置 | |
| JP2002354799A (ja) | スイッチング電源装置 | |
| JP2001037219A (ja) | 電源装置及びその制御方法 | |
| JP3408508B2 (ja) | 同期整流式フォワード型スイッチング電源装置 | |
| JP2001224166A (ja) | スイッチング電源装置 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JP4162410B2 (ja) | 同期整流型フォワードコンバータ | |
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| WO2000038305A9 (en) | A synchronous flyback converter | |
| JP4109505B2 (ja) | 降圧型チョッパーレギュレータ回路 | |
| JP4122496B2 (ja) | 可飽和インダクタを利用した同期整流回路 | |
| JP2599345Y2 (ja) | ソフトスタート回路 | |
| JP3469128B2 (ja) | スイッチング電源回路および電源デバイス | |
| JP2002084745A (ja) | スイッチング電源装置の同期整流回路 | |
| JPH04168972A (ja) | Ｍｏｓ―ｆｅｔの駆動装置 | |
| JP2002136110A (ja) | 非絶縁チョッパコンバータ |