JPH0728028B2 - 電荷結合素子の駆動回路 - Google Patents
電荷結合素子の駆動回路Info
- Publication number
- JPH0728028B2 JPH0728028B2 JP62100987A JP10098787A JPH0728028B2 JP H0728028 B2 JPH0728028 B2 JP H0728028B2 JP 62100987 A JP62100987 A JP 62100987A JP 10098787 A JP10098787 A JP 10098787A JP H0728028 B2 JPH0728028 B2 JP H0728028B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- coupled device
- drive
- circuit
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電荷結合素子を低消費電力で駆動できるよ
うにした電荷結合素子の駆動回路に関するものである。
うにした電荷結合素子の駆動回路に関するものである。
電荷結合素子（以下CCDと記す）は小型，軽量，低消費
電力といった特徴により、近年イメージセンサなどに数
多く利用されているが、電荷の転送を行う駆動回路に関
しては、必ずしも低消費電力とはいえない。それは駆動
回路がCCDの電荷転送電極容量および電極間容量を充放
電するときに電力を消費するからである。
電力といった特徴により、近年イメージセンサなどに数
多く利用されているが、電荷の転送を行う駆動回路に関
しては、必ずしも低消費電力とはいえない。それは駆動
回路がCCDの電荷転送電極容量および電極間容量を充放
電するときに電力を消費するからである。
この問題を解決するための技術が、例えば本願と同一出
願人の開発になる特願昭61-57462号「電荷結合素子の駆
動回路」に示されている。
願人の開発になる特願昭61-57462号「電荷結合素子の駆
動回路」に示されている。
第３図ないし第５図は前記先行発明を説明するための図
である。この第３図は低消費電力駆動回路であり、第４
図（ａ），第４図（ｂ）は第３図の駆動回路の特性を表
す図である。また第５図は駆動信号を示す図である。
である。この第３図は低消費電力駆動回路であり、第４
図（ａ），第４図（ｂ）は第３図の駆動回路の特性を表
す図である。また第５図は駆動信号を示す図である。
第３図において、C0はCCDの等価電極容量、Ｌはインダ
クタンス、Ｃはキャパシタンス、φ11，φ12は駆動信号
印加端子を示す。
クタンス、Ｃはキャパシタンス、φ11，φ12は駆動信号
印加端子を示す。
第４図（ａ）において、Ｘはリアクタンス、ｆは周波
数、f0は直列共振周波数、ｆ∞は並列共振周波数、第４
図（ｂ）のＰは外部消費電力である。
数、f0は直列共振周波数、ｆ∞は並列共振周波数、第４
図（ｂ）のＰは外部消費電力である。
また、第５図（ａ）において、φ1，φ2は駆動信号波
形、t1はCCDの１画素転送周期、Ｔは１水平周期を示
し、さらに第５図（ｂ）のＰは電力密度を示す。
形、t1はCCDの１画素転送周期、Ｔは１水平周期を示
し、さらに第５図（ｂ）のＰは電力密度を示す。
第３図において、端子φ11，φ12より見たインピーダン
スＺは抵抗分を無視した場合、リアクタンスＸのみとな
り、 で表される。
スＺは抵抗分を無視した場合、リアクタンスＸのみとな
り、 で表される。
第４図（ａ）は上式の周波数特性をグラフで表したもの
で、リアクタンスＸの“＋”は誘導性、“−”は容量性
を示す。また、ｆ∞はリアクタンスＸが±∞となる周波
数、即ち、インダクタンスＬ、キャパシタンスＣ、等価
電極容量C0による反共振点であり、これは で与えられる。
で、リアクタンスＸの“＋”は誘導性、“−”は容量性
を示す。また、ｆ∞はリアクタンスＸが±∞となる周波
数、即ち、インダクタンスＬ、キャパシタンスＣ、等価
電極容量C0による反共振点であり、これは で与えられる。
また、直列共振周波数f0はリアクタンスＸが０になる周
波数、即ちインダクタンスＬ、キャパシタンスＣによる
直列共振点で、これは で与えられる。
波数、即ちインダクタンスＬ、キャパシタンスＣによる
直列共振点で、これは で与えられる。
第５図（ａ）のφ1，φ2の駆動信号を第３図の回路の駆
動信号印加端子φ11，φ12に加えた場合、第５図（ｂ）
より電力密度は1/t1の周波数に集中していることがわか
っているので、この周波数におけるリアクタンスＸが大
となるように、第３図の回路定数を設定すると、CCDの
充放電に寄与する電流は殆んど本駆動回路を流れ、外部
からの駆動電流が軽減される。
動信号印加端子φ11，φ12に加えた場合、第５図（ｂ）
より電力密度は1/t1の周波数に集中していることがわか
っているので、この周波数におけるリアクタンスＸが大
となるように、第３図の回路定数を設定すると、CCDの
充放電に寄与する電流は殆んど本駆動回路を流れ、外部
からの駆動電流が軽減される。
即ち、この1/t1におけるリアクタンスＸを大きくするこ
とは並列共振点を転送周波数に等しい周波数に設定する
ことを意味し、この場合の定数は次式を満足するL,Cで
与えられる。
とは並列共振点を転送周波数に等しい周波数に設定する
ことを意味し、この場合の定数は次式を満足するL,Cで
与えられる。
次にリアクタンスＸが０となる周波数（直列共振点）は
第５図（ｂ）の電力密度Ｐが最も小さい周波数に設定す
るとよい。並列共振点をイメージセンサの転送周波数と
等しくした場合の外部消費電力Ｐと直列共振周波数f0と
の関係を第４図（ｂ）に示す。
第５図（ｂ）の電力密度Ｐが最も小さい周波数に設定す
るとよい。並列共振点をイメージセンサの転送周波数と
等しくした場合の外部消費電力Ｐと直列共振周波数f0と
の関係を第４図（ｂ）に示す。
第４図（ｂ）から直列共振周波数f0は転送周波数と休止
繰返し周波数との中央1/tnに設定すればよいことがわか
り、この場合の定数は次式を満足するL,Cで与えられ
る。
繰返し周波数との中央1/tnに設定すればよいことがわか
り、この場合の定数は次式を満足するL,Cで与えられ
る。
以上のように、並列共振点を転送周波数に、直列共振点
を転送周波数と休止繰り返し周波数の中央に設定するこ
とで、第３図の低消費電力駆動回路は低消費電力とな
る。
を転送周波数と休止繰り返し周波数の中央に設定するこ
とで、第３図の低消費電力駆動回路は低消費電力とな
る。
しかるにこの従来回路ではクロックドライバから見た負
荷がLC共振回路となるため、休止期間中に放出したエネ
ルギを起動時に充填しなければならない。このためクロ
ックドライバの駆動能力不足で転送効率の低下や信号電
荷の混合を引き起こすことがあるという問題がある。
荷がLC共振回路となるため、休止期間中に放出したエネ
ルギを起動時に充填しなければならない。このためクロ
ックドライバの駆動能力不足で転送効率の低下や信号電
荷の混合を引き起こすことがあるという問題がある。
こうした問題点を解決するために本願と同一出願人によ
り特願昭61-263142号「電荷結合素子の駆動回路」が既
に開発されており、これを第６図に示す。
り特願昭61-263142号「電荷結合素子の駆動回路」が既
に開発されており、これを第６図に示す。
第６図（ａ）は電荷結合素子の起動時における駆動パル
スの波高値が低下するのを補償する回路で、１〜３はそ
れぞれドライバであり、ドライバ１には電源４の電圧が
印加され、ドライバ２には電圧切換用のダイオード５を
通して電源４の電圧が印加されている。
スの波高値が低下するのを補償する回路で、１〜３はそ
れぞれドライバであり、ドライバ１には電源４の電圧が
印加され、ドライバ２には電圧切換用のダイオード５を
通して電源４の電圧が印加されている。
ドライバ1,2にはそれぞれ位相の反転した駆動信号H1,H2
が入力されるようになっている。ドライバ1,2の出力はC
CDの電極φ11，φ12に印加するようになっている。
が入力されるようになっている。ドライバ1,2の出力はC
CDの電極φ11，φ12に印加するようになっている。
一方、６は高圧発生回路である。この高圧発生回路６内
の電源７の電圧は、ドライバ３に加えるようにしてお
り、ドライバ３の入力端には、駆動信号H3が入力される
ようになっている。ドライバ３の出力は、コンデンサ８
を介してドライバ２に印加するようになっている。
の電源７の電圧は、ドライバ３に加えるようにしてお
り、ドライバ３の入力端には、駆動信号H3が入力される
ようになっている。ドライバ３の出力は、コンデンサ８
を介してドライバ２に印加するようになっている。
第６図（ｂ）は各部の信号波形を示す図で、ドライバ1,
2の出力端より駆動信号φ1，φ2がCCDの電極φ11，φ12
に印加される。
2の出力端より駆動信号φ1，φ2がCCDの電極φ11，φ12
に印加される。
ドライバ１は電荷転送，休止，起動すべての期間を通し
て電源４から電力の供給を受ける。
て電源４から電力の供給を受ける。
また、ドライバ２は起動期間を除き電源４からダイオー
ド５を通して電力を受けている。ドライバ３の出力は起
動時以外、ほぼ接地電位であるから、コンデンサ８はダ
イオード５を通して電源４の電圧Ｖまで充電される。
ド５を通して電力を受けている。ドライバ３の出力は起
動時以外、ほぼ接地電位であるから、コンデンサ８はダ
イオード５を通して電源４の電圧Ｖまで充電される。
起動時、ドライバ３の出力はほぼ電源７の電圧V7まで引
上げられドライバ２の電源電圧はコンデンサ８のブート
ストラップにより図中破線で示した（V4+V7）のレベル
まで上昇する。このとき、ダイオード５はスイッチとし
て働き逆バイアスされるのでオフする。したがって、起
動時には高圧発生回路６からこの電圧（V4+V7）がドラ
イバ２に印加される。これにより、第６図（ｂ）のよう
にCCDの電極φ12に印加されるφ2が補償される。
上げられドライバ２の電源電圧はコンデンサ８のブート
ストラップにより図中破線で示した（V4+V7）のレベル
まで上昇する。このとき、ダイオード５はスイッチとし
て働き逆バイアスされるのでオフする。したがって、起
動時には高圧発生回路６からこの電圧（V4+V7）がドラ
イバ２に印加される。これにより、第６図（ｂ）のよう
にCCDの電極φ12に印加されるφ2が補償される。
従来の電荷結合素子の駆動回路は以上のように構成され
ており、前述のようにクロックドライバから見た負荷が
LC共振回路となるため、休止期間中に放出したエネルギ
を起動時に充填しなければならず、ドライバの駆動能力
不足で転送効率の低下や信号電荷の混合を引き起こした
り、またこれらの問題を解決する為に、高電圧を印加す
るオーバードライブ回路などの複雑な回路を必要とし
た。
ており、前述のようにクロックドライバから見た負荷が
LC共振回路となるため、休止期間中に放出したエネルギ
を起動時に充填しなければならず、ドライバの駆動能力
不足で転送効率の低下や信号電荷の混合を引き起こした
り、またこれらの問題を解決する為に、高電圧を印加す
るオーバードライブ回路などの複雑な回路を必要とし
た。
この発明は、かかる問題を解消するためになされたもの
で、起動時のCCD転送の不具合を、複雑な付加回路を必
要とせずに解消できる電荷結合素子の駆動回路を得るこ
とを目的とする。
で、起動時のCCD転送の不具合を、複雑な付加回路を必
要とせずに解消できる電荷結合素子の駆動回路を得るこ
とを目的とする。
この発明に係る電荷結合素子の駆動回路は、CCD電極側
のLC共振回路とクロックドライバとの間に結合抵抗Ｒを
挿入し両者の結合を疎にしたものである。
のLC共振回路とクロックドライバとの間に結合抵抗Ｒを
挿入し両者の結合を疎にしたものである。
この発明における結合抵抗Ｒは、ドライバと共振回路と
の結合を疎にするから、LC共振回路にエネルギーを充填
するための予備駆動を、電荷転送を伴うことなく実行で
きる。
の結合を疎にするから、LC共振回路にエネルギーを充填
するための予備駆動を、電荷転送を伴うことなく実行で
きる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による電荷結合素子の駆動回路を
示し、図において、1,2はドライバであり、それぞれ同
時に休止期間となり相互に位相の反転した駆動信号H1,H
2が入力されるようになっている。ドライバ1,2の出力は
結合抵抗Ｒを介してCCDの電極φ11，φ12に印加するよ
うになっている。
図は本発明の一実施例による電荷結合素子の駆動回路を
示し、図において、1,2はドライバであり、それぞれ同
時に休止期間となり相互に位相の反転した駆動信号H1,H
2が入力されるようになっている。ドライバ1,2の出力は
結合抵抗Ｒを介してCCDの電極φ11，φ12に印加するよ
うになっている。
C0はCCDの等価電極容量である。この等価電極容量C0に
並列に、インダクタンスＬとキャパシタンスＣの直列回
路が接続されている。
並列に、インダクタンスＬとキャパシタンスＣの直列回
路が接続されている。
第２図は電荷転送の様子を表したポテンシャル図で、第
２図（ａ）は休止期間の状態を示し、第２図（ｂ）〜
（ｄ）は駆動信号が印加されたときを示す。駆動能力不
足で駆動波形が中途半端になると第２図（ｃ）の様に電
荷の一部だけが転送され転送劣化を起こす。第２図
（ｂ）は高電圧駆動などで十分な駆動波形を得た場合で
ある。駆動波形振幅が小さくなると第２図（ｄ）の様に
全く電荷が転送されない状態になる。
２図（ａ）は休止期間の状態を示し、第２図（ｂ）〜
（ｄ）は駆動信号が印加されたときを示す。駆動能力不
足で駆動波形が中途半端になると第２図（ｃ）の様に電
荷の一部だけが転送され転送劣化を起こす。第２図
（ｂ）は高電圧駆動などで十分な駆動波形を得た場合で
ある。駆動波形振幅が小さくなると第２図（ｄ）の様に
全く電荷が転送されない状態になる。
この発明ではこの状態を有効に利用しており、第１図
（ｂ）に示す様に、休止期間が終わる（電荷転送が始ま
る）直前、予備駆動を実施する。この予備駆動では、LC
共振回路にエネルギーを充填するだけで電荷転送は行わ
ない。この様な状態は抵抗Ｒの値を調整することで実現
出来る。
（ｂ）に示す様に、休止期間が終わる（電荷転送が始ま
る）直前、予備駆動を実施する。この予備駆動では、LC
共振回路にエネルギーを充填するだけで電荷転送は行わ
ない。この様な状態は抵抗Ｒの値を調整することで実現
出来る。
回路の挙動は次の微分方程式の解として得られる。
３次方程式であるから解析的に解くよりも数値解析的に
解く方が容易である。
解く方が容易である。
この方程式を解いた結果、L,C,Rの定数を適切に選択す
ることにより、低消費電力を保ちつつ本回路が電荷結合
素子の駆動回路としての機能を持つようその挙動を制御
できることが分かった。
ることにより、低消費電力を保ちつつ本回路が電荷結合
素子の駆動回路としての機能を持つようその挙動を制御
できることが分かった。
〔発明の効果〕 以上のように、この発明に係る電荷結合素子の駆動回路
によれば、結合抵抗で駆動手段と共振回路との結合を疎
にし、起動時のエネルギ充填を電荷転送を伴わない予備
駆動で行うようにしたので、転送効率の劣化や信号電荷
の劣化がなく、かつ複雑な駆動回路が不要となる効果が
ある。
によれば、結合抵抗で駆動手段と共振回路との結合を疎
にし、起動時のエネルギ充填を電荷転送を伴わない予備
駆動で行うようにしたので、転送効率の劣化や信号電荷
の劣化がなく、かつ複雑な駆動回路が不要となる効果が
ある。
【図面の簡単な説明】 第１図はこの発明の一実施例による電荷結合素子の駆動
回路を示す図で、第１図（ａ）はその回路図、第１図
（ｂ）はその信号波形図、第２図は電荷転送を示す概念
図、第３図ないし第６図は従来例を示す図である。 図において、1,2はドライバ（駆動手段）、Ｌはインダ
クタンス、Ｃはキャパシタ、C0はCCDの等価容量、Ｒは
結合抵抗、10は直列共振回路である。 なお図中同一符号は同一又は相当部分を示す。
回路を示す図で、第１図（ａ）はその回路図、第１図
（ｂ）はその信号波形図、第２図は電荷転送を示す概念
図、第３図ないし第６図は従来例を示す図である。 図において、1,2はドライバ（駆動手段）、Ｌはインダ
クタンス、Ｃはキャパシタ、C0はCCDの等価容量、Ｒは
結合抵抗、10は直列共振回路である。 なお図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/335 Ｆ
Claims (2)
- 【請求項１】電荷結合素子の駆動電極間に並列に接続さ
れた、インダクタンスおよびキャパシタンスからなる直
列共振回路と、 休止期間を同時に有する位相の相異なる複数の駆動信号
を上記電荷結合素子の複数の駆動電極に加える駆動手段
とを備えた電荷結合素子の駆動回路において、 前記駆動手段と電荷結合素子との間に抵抗を設け、休止
期間から起動するとき電荷転送を伴わない予備駆動を行
うようにしたことを特徴とする電荷結合素子の駆動回
路。 - 【請求項２】前記予備駆動期間の駆動信号は通常駆動時
のものより波高値の絶対値が小さいことを特徴とする特
許請求の範囲第１項記載の電荷結合素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100987A JPH0728028B2 (ja) | 1987-04-23 | 1987-04-23 | 電荷結合素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100987A JPH0728028B2 (ja) | 1987-04-23 | 1987-04-23 | 電荷結合素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63265467A JPS63265467A (ja) | 1988-11-01 |
| JPH0728028B2 true JPH0728028B2 (ja) | 1995-03-29 |
Family
ID=14288672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62100987A Expired - Fee Related JPH0728028B2 (ja) | 1987-04-23 | 1987-04-23 | 電荷結合素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728028B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2891475B2 (ja) * | 1989-04-14 | 1999-05-17 | 三菱電機株式会社 | 電荷転送素子の駆動回路 |
-
1987
- 1987-04-23 JP JP62100987A patent/JPH0728028B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63265467A (ja) | 1988-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1101039C (zh) | 用于控制等离子显示屏的交变电流发生器 | |
| KR0140041B1 (ko) | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 | |
| EP0822478A3 (en) | Voltage converting circuit and multiphase clock generating circuit for driving the same | |
| US20030112297A1 (en) | Power supply apparatus and image forming apparatus using the same | |
| JP3110653B2 (ja) | 信号伝達装置 | |
| EP0395146A1 (en) | Control circuit for at least one clock electrode of an integrated circuit | |
| JPH0728028B2 (ja) | 電荷結合素子の駆動回路 | |
| JPH09322560A (ja) | 容量性負荷の駆動回路 | |
| JPH11344952A (ja) | 表示装置の駆動回路 | |
| US5237422A (en) | High speed clock driving circuitry for interline transfer ccd imagers | |
| JP3460496B2 (ja) | プラズマディスプレイの駆動装置 | |
| JPH0749665A (ja) | 行選択パルス用パルス発生回路及びその発生方法 | |
| JPS63117574A (ja) | 電荷結合素子の駆動回路 | |
| JP2761136B2 (ja) | 出力回路 | |
| JPH06235902A (ja) | 表示装置の階調電圧発生装置及び信号線駆動回路 | |
| EP0626694A3 (en) | Address transition detector circuit and method of driving same | |
| JPH05103461A (ja) | 電圧変換装置およびそれを用いたビデオカメラ | |
| CN117079574A (zh) | 显示面板的电源电路、电路板及显示设备 | |
| JPS57148419A (en) | Supplying circuit for clock signal | |
| KR100504788B1 (ko) | 디스플레이 장치의 스캔구동장치 | |
| JPH01303756A (ja) | 容量性インピーダンスを持つ素子の駆動回路 | |
| JPH08186769A (ja) | 固体撮像装置の駆動電圧パルス発生装置 | |
| JPH046968A (ja) | Ｃｃｄ撮像装置 | |
| JP2596385B2 (ja) | 半導体集積回路装置 | |
| JP3327010B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |