JPH07281838A - 情報記録装置および情報記録装置の設定方法 - Google Patents

Abstract

(57)【要約】 【目的】ホストコンピュータによって仕様の異なるイン
タフェースに対応可能な汎用性のある磁気記録装置にお
いて、インタフェースの仕様を制御用ＩＣ内部で決定で
きるようにすることにより、ジャンパーセットなどのス
イッチ類を削減し、小型、高信頼性の磁気記録装置を提
供する。 【構成】制御用ＩＣ２に入出力回路１０を設け、セレク
タ１２〜１６によって制御用ＩＣ２の外部端子の属性を
選択できるようにする。選択信号も制御用ＩＣ２の中に
設けられたヒューズを用いた記憶回路３０に収納し、磁
気記録装置の構成をシンプルにする。これにより、制御
用ＩＣ２の外部端子とインタフェースコネクタ３とを直
結できるので、切替えスイッチ類を省略して磁気記録装
置のサイズを小さくできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気ディスクなどの記
録媒体を用いて情報の記録、再生を行う情報記録装置に
関するものである。

【０００２】

【従来の技術】フロッピーディスクドライブなどの情報
記録装置では、接続されるホストコンピュータなどの仕
様によって、インタフェースコネクタの配列を変更しな
ければならないことがある。例えば、あるメーカのコン
ピュータには、所定のコネクタピンに入力側を割り当て
る必要があり、他のメーカのコンピュータでは同じコネ
クタピンに出力側を割り当てる必要がある。また、所定
のコネクタピンに入力側を割り当てる場合でも、コンピ
ュータとの接続インタフェースに複数の入力線がある
と、これらの入力側をコンピュータによって入れ換える
こともある。

【０００３】従って、量産型の情報記録装置では、多様
な機種とのインタフェースが取れるように情報記録装置
に搭載された情報管制用の制御チップにはすべてのケー
スに対応できるような端子を用意し、これらの端子とイ
ンタフェースコネクタとの接続を基板上に設けられたシ
ョートピン、ジャンパーセットやディップスイッチなど
のスイッチ類によって設定している。

【０００４】また、これらと同様に、基板上に設けられ
たスイッチ類によって初期に設定されるものにアドレス
選択入力がある。これは複数の情報記録装置をディジー
チェーン方式で接続して使用する際に、どの情報記録装
置が選択されているかを指示するための選択入力であ
る。このアドレス選択入力で、例えば、ＡおよびＢのい
ずれかの情報記録装置が選択されるのであるが、情報記
録装置の製造当初はＡあるいはＢのどちらに設定される
か判らない。このため、このアドレス選択入力も制御チ
ップに入力できる側を後から設定できるようにショート
ピンや、ディップスイッチを設けてある。さらに、ショ
ートピンなどを用いて設定されるものに入力、あるいは
出力端子の終端抵抗や、信号の論理設定などの仕様切り
替えがある。

【０００５】

【発明が解決しようとする課題】このように従来の情報
記録装置では、汎用性を持たせるために、基板上の大き
なスペースをショートピンやディップスイッチといった
回路部品が占めており、これらの部品を接続する配線用
のスペースも大きい。また、スイッチ類の設定を間違え
ると所定の機能を果たさないし、メカニカルな部品が多
いと接続不良などの障害が発生する確率も高くなる。

【０００６】そこで、本発明においては、これら基板上
の多くのスペースを占めているパーツを省略して、近年
特に情報機器の分野において要求される小型化、軽量化
が可能で信頼性も高い情報記憶装置を提供することを目
的としている。また、制御用チップの出力端子自体を外
部装置のそれぞれの仕様に適応可能とすることにより、
制御用チップの端子数も削減し、情報記録装置の小型
化、軽量化をいっそう促進することも目的としている。

【０００７】さらに、端子の配列設定や、アドレス選択
入力の設定、あるいはこれらに対応した終端抵抗の設
定、仕様切り替え設定を、それぞれに対応したショート
ピンなどで個々に行うのではなく、制御用チップ内で一
括して行ったり、制御用チップ外の設定用のスイッチを
最小限に止められる情報記録装置を提供することを目的
としている。また、このような多くの機能を搭載しても
制御用チップが肥大することがないような構成の情報記
録装置を提供することも目的としている。また、機能が
増えても制御用チップの消費電力を抑制できるような情
報記録装置を提供することも目的としている。そして、
これらの機能を規定する選択信号を誤りなく記録、再生
できるような情報記録装置を提供することも目的として
いる。

【０００８】

【課題を解決するための手段】本発明に係る情報記録装
置は、収納された記録媒体と外部の情報処理装置との情
報管制を行う制御用集積回路装置を有するものであり、
この制御用集積回路装置が、内部入力および内部出力を
備えた入出力を制御するインタフェース制御手段と、内
部入力および内部出力のいずれかを選択して制御用集積
回路装置の外部端子に接続可能な入出力選択手段とを有
することを特徴としている。

【０００９】このように制御用集積回路装置内で、情報
記録装置の接続される情報処理装置の仕様に合わせて入
力あるいは出力を決定して制御用集積回路装置の外部端
子に接続すれば、情報記録装置のインタフェースコネク
タと制御用集積回路装置の外部端子との間にショートピ
ンなどのスイッチ類を設ける必要はない。従って、情報
記録装置の基板上からショートピンなどの占めていた領
域を省略でき、また、これらを接続していた配線用のス
ペースも削減できるので、情報記録装置の小型化、軽量
化を図れる。

【００１０】さらに、制御用集積回路装置の外部端子の
仕様を集積回路内で決定しておけば、制御用集積回路装
置の外部端子として全ての仕様を満足できるような数を
用意する必要はない。従って、外部端子の数を最小限に
止められるので、制御用集積回路装置のサイズも小さく
できる。また、これによって基板上に制御用集積回路装
置の占める領域も小さくなるので、情報記録装置の小型
化を促進できる。

【００１１】また、入力にもなり、出力にもなる外部端
子が出力として選択された際は、入力回路の終端抵抗負
荷が加わって出力の負荷が重くなってしまうので、出力
の選択された場合は終端抵抗値を大きくしておくことが
望ましい。そこで、制御用集積回路装置に、入出力選択
手段の選択状況に応じて外部端子の終端抵抗値を選択で
きる抵抗値調整手段を設け、終端抵抗値の切替えも制御
用集積回路装置内で行えば情報記録装置の小型化を図れ
る。

【００１２】また、所定のインタフェースコネクタに複
数の入力あるいは複数の出力から、情報処理装置の仕様
に合わせたいずれか１つを選択して接続する場合があ
る。この場合でも、制御用集積回路装置内に、複数の内
部入力あるいは内部出力を備えた入出力を制御するイン
タフェース制御手段と、これらの複数の内部入力あるい
は複数の内部出力から１の内部入力あるいは内部出力を
選択して制御用集積回路装置の外部端子に接続可能な接
続選択手段とを設ければ良い。制御用集積回路装置内で
外部端子を情報処理装置の仕様に合わせて決定できるの
で、情報記録装置の基板上にショートピンなどの選択ス
イッチ類は不要となり、小型化、軽量化が可能となる。
また、上記と同様に制御用集積回路装置の端子数も削減
できるので、この点でも小型化を図れる。

【００１３】これらの入出力選択手段や、接続選択手段
は選択信号によって切替え可能なセレクタ手段で構成で
きる。選択信号は制御用集積回路装置外のメモリー、あ
るいはディップスイッチなどでも設定できる。しかし、
制御用集積回路装置自体が、選択信号を記憶し、出力可
能な選択信号記憶手段を備えていれば、単一のチップで
インタフェースコネクタの切替えが可能なので、情報記
録装置の構成もシンプルとなり、小型化も図れる。

【００１４】さらに、制御用集積回路装置に複数のアド
レス入力手段と、これらのアドレス入力手段の１を選択
してインタフェース制御手段のアドレス内部入力に接続
するアドレス入力選択手段とを設ければ、制御用集積回
路装置の内部でアドレス入力の選択が可能となる。従っ
て、情報記録装置の基板上にショートピンなどのスイッ
チ類を設けて接続を切り換える必要はなく、情報記録装
置を小型化できる。

【００１５】同様に、制御用集積回路装置に、それぞれ
のアドレス入力手段の終端抵抗値をアドレス入力手段の
選択状況に応じて選択できる抵抗値調整手段を設けれ
ば、基板上に終端抵抗を切り換えるためのショートピン
などの選択スイッチは不要であり、情報記録装置の小型
化を図れる。抵抗値調整手段によってアドレス入力手段
の非選択側の終端抵抗を大きくしておけば、非選択のア
トレス入力手段が開放状態になることもなくディジーチ
ェーン接続した際にアドレス信号の駆動側の出力負荷を
低減できる。

【００１６】アドレス入力手段の選択のための信号は、
入出力の選択と同様に制御用集積回路装置の内部に用意
する選択信号記憶手段に記憶させておいても良い。ある
いは、制御用集積回路装置にアドレス入力選択手段を切
り換えるために複数レベルの信号を印加可能なアドレス
選択信号印加手段を設けておいても良い。この場合、通
常の使用状態ではアドレス選択信号印加手段に供給され
ないような中間レベルの信号を印加した時に、選択信号
記憶手段の読み書きが可能となる許可手段を設ければ、
初期の設定時などの決められたタイミングでのみ選択信
号記憶手段の読み書きが可能となる。このような方法で
選択信号記憶手段の読み書きを制限すれば、選択信号記
憶手段に設定された内容を保護でき、このために専用の
端子あるいはスイッチなどを制御用集積回路装置に設け
る必要はない。

【００１７】さらに、複数のアドレス入力手段のいずれ
かから入力された信号と、許可手段からの信号とによっ
て選択信号記憶手段への書込みあるいは選択信号記憶手
段からの読出を可能とする手段を制御用集積回路装置に
設ければ、端子の数を増やすことなく選択信号記憶手段
を保護する２重の安全機構を組み込める。また、アトレ
ス入力手段に代えて仕様切替設定手段に入力された信号
を用いても同様の機能を実現できる。

【００１８】又、これらのアドレス入力手段や仕様切替
設定手段では、必要な機能を実現できない場合は、これ
らの手段を許可手段として用い、実際の制御を情報処理
装置との接続信号を介して行うことで解決できる。

【００１９】選択信号記憶手段として、書込み用電圧が
印加されると抵抗値の変わる抵抗記憶素子と、書込み用
電圧をオン・オフ可能な書込み制御手段とを採用すれ
ば、ロジック回路部分と同じ製造プロセスで作り込め、
また、同じ作動電圧で記憶内容を読み込めるので、制御
用集積回路装置の小型化、低コスト化および高信頼性化
を図れる。また、抵抗値の変化で選択信号を記憶してい
るので、記憶の安定性も高い。

【００２０】このような抵抗記憶素子としては、ポリシ
リコンなどを用いたヒューズ、抵抗、アルミ配線、アル
ミ配線とアルミ配線とを繋ぐコンタクト、トランジス
タ、ダイオードなどを採用できる。

【００２１】抵抗記憶素子に記憶させた選択信号を再生
する場合は、抵抗記憶素子に電流を流す必要がある。そ
こで、抵抗記憶素子に供給される読出用電流をオン・オ
フ可能な読出制御手段と、読出用電流により抵抗記憶素
子に再現された選択信号を記憶可能な一時記憶手段とを
制御用集積回路装置に設ければ、選択信号を一時記憶手
段にロードする時だけ読出用電流を供給すれば良く、制
御用集積回路装置の消費電流を低減できる。

【００２２】読出制御手段を制御するためには、電源投
入などによって情報記録装置をリセットするリセット信
号から所定の時間後に、読出制御手段をオンするパルス
信号を出力する初期設定手段を制御用集積回路装置に設
ければ良い。このパルス信号の間だけ抵抗記憶素子に読
出用電流が供給され、抵抗記憶素子に記憶された選択信
号を一時記憶手段に設定できる。そして、情報記録装置
は、一時記憶手段に設定された選択信号によって作動さ
せ、インタフェースコネクタなどを予め設定された仕様
にセットできる。

【００２３】また、選択信号記憶手段として抵抗記憶素
子を用いる場合は、抵抗記憶素子は不可逆性のメモリな
ので、抵抗記憶素子に選択信号を書き込む前に書き込ま
れる信号を確認することが望ましい。そのため、選択信
号記憶手段に、書込み制御手段を制御する信号を設定で
きる一時記憶手段を設けることが有効である。

【００２４】書込み用の信号を設定できる一時記憶手段
を設けた場合は、この一時記憶手段を抵抗記憶素子に再
現された選択信号によってプリセット可能とすれば、書
込み用の一時記憶手段と読出用の一時記憶手段を共用で
き、制御用集積回路装置の構成はシンプルとなり、小型
化、高信頼性化を図れる。

【００２５】また、複数の抵抗記憶素子および書込み制
御手段を制御する場合は、それぞれの書込み制御手段お
よび抵抗記憶素子に対応して制御するビット信号を設定
できるシフトレジスタを採用することが望ましい。シフ
トレジスタを採用すれば、複数の選択信号を制御用集積
回路装置の外部から設定するために、シフトレジスタに
データを設定するためのデータ入力とクロック入力を設
けるだけで良い。従って、制御用集積回路装置の外部端
子の数を削減して小型化を図れる。また、このシフトレ
ジスタを、ビット毎に対応する抵抗記憶素子に再現され
た選択信号によってプリセット可能とすれば、シフトレ
ジスタを制御用集積回路装置の通常動作時に参照する一
時記憶手段として用いることができる。

【００２６】このような抵抗記憶素子を具備する制御用
集積回路装置を設定するには、制御用集積回路装置の外
部端子から供給される選択信号を制御用集積回路装置内
の一時記憶手段にロードし、この一時記憶手段から出力
される信号を確認するプレ設定工程と、一時記憶手段に
設定された信号に基づき書込み用電圧を制御し、選択信
号記憶手段の抵抗記憶素子の抵抗値を変化させる書込み
工程と、抵抗記憶素子の抵抗値を判定する検証工程とを
経ることが望ましい。抵抗記憶素子は不可逆性のメモリ
なので、プレ設定工程で書き込むデータを確認すること
により誤りを防止することが望ましい。また、検証工程
で抵抗記憶素子はそれぞれの素子の抵抗値の変化を判定
すれば、記憶素子の記憶内容を簡単に確認できる。さら
に、抵抗記憶素子の抵抗値の変化が十分でない場合は上
記の工程を繰り返すことにより、データを確実に設定で
きる。

【００２７】また、このような抵抗記憶素子に対する書
き込み読みだし方法は、ＥＥＰＲＯＭやＥＰＲＯＭの様
な記憶素子に関しても同様に用いることができる。

【００２８】

【実施例】以下に図面を参照して本発明の実施例を説明
する。図１に示す本例の情報記録装置１は、フロッピー
ディスクを記録媒体として用いた磁気記録装置である。
そして、この磁気記録装置１は、磁気記録装置の接続さ
れたホストコンピュータなどの情報処理装置とのインタ
フェースをとり、磁気記録装置１の動作およびデータの
入出力を制御する制御用ＩＣ２を備えている。この制御
用ＩＣ２は、磁気記録装置１のインタフェースコネクタ
３と接続されて入出力を管理する入出力回路１０、入出
力回路１０から入力されたデータあるいは入出力回路１
０に出力するデータなどを制御するインタフェース制御
回路５、インタフェース制御回路５からのデータによっ
て磁気記録装置１を動作させるシステム制御回路６を備
えている。さらに、制御用ＩＣ２は、入出力回路１０の
仕様などを設定するデータを記憶する記憶回路３０、お
よび記憶回路などへリセット信号を出力する初期設定回
路５０も備えている。さらに、この磁気記録装置１はデ
ィジーチェーン接続された場合の自己のアドレスを設定
するためのスイッチ６０を備えており、制御用ＩＣ２の
アドレス選択端子Ｔ６に接続してある。

【００２９】制御用ＩＣ２の外部端子Ｔ１は、インタフ
ェースコネクタ３のコネクタ番号Ｃ１に対応した端子で
ある。このコネクタピンＣ１は、ホストコンピュータの
仕様によって入力側あるいは出力側に切替えられるコネ
クタ番号である。本例の制御用ＩＣ２では、端子Ｔ１を
入出力回路１０の入出力切替えブロック１１に用意して
ある入出力セレクタ１２と接続してある。この入出力セ
レクタ１２は記憶回路３０から供給された選択信号Ｆ０
によって、入出力セレクタ１２に接続された後述する入
力側ＩＮ−ＡあるいはＩＮ−Ｂと、出力側ＯＵＴ−Ａあ
るいはＯＵＴ−Ｂのいずれかを選択できるものである。

【００３０】また、制御用ＩＣ２の端子Ｔ２は、インタ
フェースコネクタ３のコネクタ番号Ｃ２に対応した端子
である。このコネクタピンＣ２は、ホストコンピュータ
の仕様によってインタフェース制御回路５に用意された
入力のうちＩＮ−ＡおよびＩＮ−Ｂのいずれかに切り替
えられるコネクタ番号である。本例の制御用ＩＣ２で
は、端子Ｔ２は入出力回路１０の入出力切替えブロック
１１に用意してある入力セレクタ１３および入力セレク
タ１４と接続してある。また、入出力セレクタ１２も入
力セレクタ１３および１４に接続してある。そして、入
力セレクタ１３はインタフェース制御回路５の入力端子
ＩＮ−Ａと接続してあり、また、入力セレクタ１４は入
力端子ＩＮ−Ｂと接続してある。これらの入力セレクタ
１３および１４は、記憶回路３０から供給された選択信
号Ｆ２によって、相反する入力側、すなわち入力セレク
タ１２および外部端子Ｔ２のいずれかを選択できるよう
に構成してある。

【００３１】さらに、制御用ＩＣ２の端子Ｔ３は、イン
タフェースコネクタ３のコネクタ番号Ｃ３に対応した端
子である。このコネクタピンＣ３は、ホストコンピュー
タの仕様によってインタフェース制御回路５に用意され
たＯＵＴ−ＡおよびＯＵＴ−Ｂのうちいずれかに切り替
えられるコネクタ番号である。本例の制御用ＩＣ２で
は、端子Ｔ３は入出力回路１０の入出力切替えブロック
１１に用意してある出力セレクタ１６と接続してある。
この出力セレクタ１６は記憶回路３０から供給された選
択信号Ｆ１によって、出力セレクタ１６に接続されたイ
ンタフェース制御回路５の出力端子ＯＵＴ−ＡおよびＯ
ＵＴ−Ｂが選択できるものである。さらに、インタフェ
ース制御回路５の出力端子ＯＵＴ−ＡおよびＯＵＴ−Ｂ
の選択できる出力セレクタ１５を用意してあり、この出
力セレクタ１５は入出力セレクタ１２と接続してある。
また、この出力セレクタ１５は出力セレクタ１６と同じ
選択信号Ｆ１によって出力セレクタ１６と相反する選択
をするように構成してある。

【００３２】このように本例の制御用ＩＣ２では、ＩＣ
内にある入出力回路１０によってＩＣの外部端子Ｔ１〜
Ｔ３の入出力あるいは入力および出力の種類といった属
性を変えられる。このため、ホストコンピュータの仕様
によりインタフェースコネクタ３のコネクタ番号Ｃ１〜
Ｃ３の属性が異なる場合であっても、これらの属性との
マッチングをＩＣ内で設定することにより、汎用性の高
い磁気記録装置を提供できる。従って、従来の磁気記録
装置において制御用ＩＣとインタフェースコネクタ３と
の接続配線上に設けられいたようなジャンパーセット、
ショートピン、ディップスイッチといった切替えスイッ
チは不要であり、本例の制御用ＩＣ２は直接インタフェ
ースコネクタ３と接続できる。

【００３３】従来の磁気記録装置では、メカニカルな切
替えスイッチや基板上のパターンによってインタフェー
スコネクタ３の属性を設定していたので、磁気記録装置
の基板のかなりのスペースを切替えスイッチとこのため
の配線領域として使用していた。しかし、本例の制御用
ＩＣを用いれば切替えスイッチなどの占有していた基板
上の領域を省略できるので、磁気記録装置のサイズを大
幅に縮減できる。また、これらのスイッチ類との接続を
省略できるので、磁気記録装置の製造も容易となる。さ
らに、部品点数を削減でき、結線上のトラブルや、スイ
ッチ類のトラブルなども防止できるので信頼性の向上も
図れる。

【００３４】さらに、従来のように切替えスイッチを用
いてインタフェースコネクタの属性を決定する場合は、
制御用ＩＣに入力および出力のすべての種類に対応でき
る端子を設けておく必要がある。しかし、本例の制御用
ＩＣのように制御用ＩＣ内で端子の属性を設定できるよ
うにしておけば、インタフェースコネクタ３と対応した
数の端子だけ設けておけば良く、チップ２の端子数を削
減できる。従って、ＩＣのサイズを縮減でき、端子と接
続する配線の数も削減できるので、これらによっても磁
気記録装置の小型化を図れる。

【００３５】図２に入出力回路１０の構成を示してあ
る。本例では、入力セレクタ１３および１４として２ビ
ットのデータセレクタを用いており、それぞれの入力セ
レクタ１３および１４の入力側を端子Ｔ１およびＴ２と
入力バッファを介して接続してある。また、入力セレク
タ１３と入力セレクタ１４では、これらを制御する選択
信号Ｆ２を反転させて入力してある。従って、選択信号
Ｆ２が高レベルの場合に端子Ｔ１からの信号が入力セレ
クタ１３を経て入力端子ＩＮ−Ａに繋がり、端子Ｔ２か
らの信号が入力セレクタ１４を経て入力端子ＩＮ−Ｂに
繋がる。選択信号Ｆ２が低レベルの場合はこれらの接続
は逆となる。

【００３６】出力セレクタ１５および１６も２ビットの
データセレクタから構成してあり、それぞれのデータセ
レクタ１５および１６の入力側に端子ＯＵＴ−Ａおよび
端子ＯＵＴ−Ｂを接続してある。また、出力セレクタ１
５および１６では、これらを制御する選択信号Ｆ１を反
転させて入力してある。このため、選択信号Ｆ１が高レ
ベルの場合に、出力端子ＯＵＴ−Ａは出力セレクタ１５
を経て端子Ｔ１に繋がった入出力セレクタ１２に入り、
出力端子ＯＵＴ−Ｂは出力セレクタ１６を経て端子Ｔ３
に入る。低レベルの選択信号Ｆ１が供給された場合はこ
れらの接続は逆となる。

【００３７】本例の入出力セレクタ１２は、選択信号Ｆ
０によって制御されるアンドゲートで構成してある。従
って、選択信号Ｆ０が高レベルの場合に、入出力セレク
タ１２に供給される出力端子ＯＵＴ−ＡあるいはＯＵＴ
−Ｂからの信号によって、端子Ｔ１と接続された出力ト
ランジスタを駆動できるようになっている。このように
入力側あるいは出力側となる端子Ｔ１では、出力側が選
択されたときに、入力側となる場合と同じ終端抵抗値で
は、ホスト側が磁気記録装置の入力回路の負荷も合わせ
て駆動する必要が生じ、出力負荷が大きくなってしま
う。

【００３８】そこで、入力側が選択された場合と、出力
側が選択された場合で終端抵抗値を変える必要がある。
本例では、端子Ｔ１に抵抗値調整回路１７を設けて選択
信号Ｆ０によって終端抵抗値を変えている。抵抗値調整
回路１７は選択信号Ｆ０が高レベル、すなわち端子Ｔ１
が出力側として選択された時にオフとなるスイッチ１８
と、低抵抗値の抵抗手段１９とを端子Ｔ１へ直列に接続
してある。このように終端抵抗の値も、制御用ＩＣ２の
内部で切替え可能とすれば、磁気記録装置の基板上に設
定されるショートピンなどのスイッチ類を削減できるの
で、磁気記録装置の小型、高機能化を図れる。

【００３９】本例の制御用ＩＣ２に用意してある入出力
回路１０は、さらに、アドレス選択ブロック２０を備え
ている。このアドレス選択ブロック２０には、インタフ
ェースコネクタ３の２本のアドレスピンＣ４およびＣ５
と繋がる端子Ｔ４およびＴ５を接続してある。アドレス
端子Ｔ４およびＴ５に供給されるアドレス信号は、この
例では２つの磁気記録装置がディジーチェーン接続され
た場合にいずれの磁気記録装置が選択されたかを指示す
る信号である。本例のアドレス選択ブロック２０は、磁
気記録装置上に設けてある自己のアドレスを選択するア
ドレススイッチ６０によって制御されるアドレスセレク
タ２１を備えており、このアドレスセレクタ２１とアド
レス端子Ｔ４およびＴ５が繋がっている。そして、端子
Ｔ６に供給されたアドレススイッチ６０からのアドレス
選択信号が高レベルの場合は、端子Ｔ５がアドレスセレ
クタ２１を介してインタフェース制御回路５のアドレス
端子Ｄ−ＳＥＬに接続され、端子Ｔ５に供給されるアド
レス信号によってこの磁気記録装置は動くこととなる。
アドレス選択信号が低レベルの場合はこれと逆に端子Ｔ
４がアドレスセレクタ２１を介してインタフェース制御
回路５に接続され、端子Ｔ４に供給されるアドレス信号
によって磁気記録装置は稼働する。

【００４０】従来の制御用ＩＣでは、インタフェース制
御回路のアドレス端子のみを設けてあり、磁気記録装置
の基板上でジャンパーなどのメカニカルなスイッチを用
いてインタフェースコネクタ３にある複数のアドレス端
子の１つと制御用ＩＣのアドレス端子の接続を設定して
いた。しかし、本例の制御用ＩＣ２のようにインタフェ
ースコネクタ３に入った両方のアドレス信号を受入れ、
ＩＣ内でいずれかを選択するようにすれば、メカニカル
なスイッチ類を省ける。そして、磁気記録装置の小型化
を図れる。

【００４１】アドレス端子Ｔ４およびＴ５では、非選択
側のアドレス端子の終端抵抗値を大きくしてホスト側の
駆動負荷を低減することが望ましい。従来では、この終
端抵抗値の切替えも基板上のスイッチ類を用いて行って
いた。しかし、本例の制御用ＩＣ２では、アドレス選択
ブロック２０に抵抗値調整回路２２ａおよび２２ｂを設
け、端子Ｔ６に供給されるアドレス選択信号によって終
端抵抗を切り替えるようにしている。これらの抵抗値調
整回路２２ａおよび２２ｂの構成は先に説明した抵抗値
調整回路１７と同じなので説明を省略する。従って、本
例の制御用ＩＣ２を用いることにより、終端抵抗値を切
り替えるためのスイッチ類を省くことができるので、磁
気記録装置のサイズを低減でき、また部品数の削減も可
能となる。

【００４２】さらに、本例の制御用ＩＣ２では、このア
ドレス選択ブロック２０を用いて記憶回路３０の書込み
を許可する書込み許可信号Ｗ／Ｇ、および読出を許可す
る読出許可信号Ｒ／Ｇを作れるようにしている。記憶回
路３０は、磁気記録装置を初期化する時に設定する必要
があるが、アドレス選択ブロック２０を用いて許可信号
Ｗ／ＧおよびＲ／Ｇを作成すれば、初期設定のために必
要な端子数を削減でき、制御用ＩＣのサイズを小さくで
きる。

【００４３】本例のアドレス選択ブロック２０では、先
ず、アドレス選択信号の供給される端子Ｔ６に高レベル
と低レベルの間の中間レベルが供給されると、許可信号
を出力できる許可信号出力回路２３を設けてある。通常
のオペレーションでは、インタフェースコネクタ３に接
続されていない端子Ｔ６に中間レベルの信号が印加され
ることはない。このため、この許可信号出力回路２３を
用いて許可信号を出力すれば、通常状態で記憶回路３０
の記憶が書き換えられるようなトラブルを未然に防止で
きる。

【００４４】本例の許可信号出力回路２３は、しきい値
の異なった２つのバッファゲート２４ａおよび２４ｂを
並列に接続してある。そして、これらの２つしきい値Ｖ
th1およびＶth2 の中間のレベルの信号が端子Ｔ６に印
加されると、バッファゲート２４ａおよび２４ｂの出力
結果を判定して許可信号ＡＬが出力される。次に許可信
号ＡＬは、ゲート信号出力回路２５に供給され、端子Ｔ
４およびＴ５からそれぞれ入力された信号によって書込
み許可信号Ｗ／Ｇおよび読出許可信号Ｒ／Ｇを記憶回路
３０に出力できるようになっている。

【００４５】このように、本例の制御用ＩＣ２において
は、入出力用の端子およびアドレス用の端子に複数の機
能を割り当てることができるようにしてある。従って、
少ない端子数で多くの機能を果たせることができ、多機
能でありながらサイズの小さなチップにすることができ
る。

【００４６】当然ながらアドレス用の端子に割り当てた
前記中間レベルの許可信号は、情報処理装置との接続信
号の論理を切り替える等の仕様切替設定用の端子に割り
当てることも可能である。

【００４７】さらに、これらの記憶回路を用いて情報処
理装置との接続信号の論理を切り替える等の仕様切替設
定も可能である。

【００４８】図３に、記憶回路３０の構成を示してあ
る。本例の記憶回路３０は、Ｆ０〜Ｆ３の４つの選択信
号を記憶し、出力可能な回路である。記憶回路３０は、
これらの選択信号を記憶し出力する記憶部３１と、記憶
部３１の読出を制御する読出制御部４５を備えている。
記憶部３１は、４つのヒューズブロック３３ａ〜ｄを備
えた記憶ブロック３２と、これらのヒューズブロック３
３ａ〜ｄの選択信号を一時記録するレジスタブロック４
０を設けてある。レジスタブロック４０はそれぞれのヒ
ューズブロック３３ａ〜ｄに対応した４つのレジスタ４
１ａ〜ｄが直列に接続されたシフトレジスタによって構
成してある。

【００４９】それぞれのヒューズブロック３３ａ〜ｄは
同じ構成であり、後述するライトパルス信号Ｗ／Ｐ（バ
ー）によって抵抗値が変化するヒューズ３４を備えてい
る。このヒューズ３４はショート状態の抵抗が３００Ω
程度であり、ライトパルス信号Ｗ／Ｐ（バー）によって
オープン状態となると抵抗値は３００ＫΩ以上となる。
このような抵抗値の変化で情報を記憶できるヒューズブ
ロックは、ロジック回路と同じ製造プロセスでＩＣに作
る込め、また、同じ電源レベルで作動させられるので、
制御用ＩＣを小型で簡単に製造できる面で優れている。
また、製造プロセスがシンプルなので、信頼性も高い。

【００５０】ヒューズ３４の両端には、入出力回路１１
からＷ／Ｇ端子に供給されたライト信号Ｗあるいは読出
制御部からのリード信号Ｒのいずれかによってオンする
ゲート３５ａおよび３５ｂを直列に接続してある。ヒュ
ーズ３４の高電位側に接続してあるゲート３５ａのオン
抵抗は、ショート時のヒューズ３４の抵抗およびゲート
３５ｂのオン抵抗と比較し十分に大きくしてあり、ゲー
ト３５ａがプルアップ抵抗の機能も果たす。そして、ヒ
ューズ３４の高電位側をアンドゲート４２を介してレジ
スタ４１ａのプリセット端子に入力してある。アンドゲ
ート４２には、リード信号Ｒも入力してあるので、リー
ド信号Ｒが高レベルとなるリード状態でヒューズ３４ａ
の記憶をレジスタ４１ａに設定できるようになってい
る。

【００５１】また、ヒューズ３４ａの高電位側にはヒュ
ーズ選択トランジスタ３６が接続してあり、ヒューズ３
４ａの低電位側にはライトパルス信号Ｗ／Ｐ（バー）を
接続してある。ヒューズ選択トランジスタ３６は、ライ
ト信号Ｒおよび対応するシフトレジスタ４１ａのレベル
によって制御される選択ゲート３７によりオン・オフで
きるようになっている。従って、シフトレジスタ４１ａ
を高レベルにセットしてあると、ライト信号Ｒが高レベ
ルとなった書込み状態で選択ゲート３７によってヒュー
ズ選択トランジスタ３６はオンする。そして、ライトパ
ルス信号Ｗ／Ｐ（バー）を供給すると、ヒューズ３４ａ
に書込み電圧がかかりヒューズ３４ａはオープン状態に
変化する。このように本例の記憶回路３０では、シフト
レジスタ４０に選択信号Ｆ０〜Ｆ３の状態をロードした
後、書込み状態としてライトパルス信号Ｗ／Ｐ（バー）
を供給すればヒューズ３４ａ〜３４ｄを選択信号Ｆ０〜
Ｆ３に合わせて固定できる。

【００５２】シフトレジスタ４０に選択信号Ｆ０〜Ｆ３
に対応したデータをロードするために、本例の記憶回路
３０ではデータ入力端子ＤＡＴＡ−ＩＮおよびクロック
端子ＣＬＯＣＫを設けてある。従って、複数の選択信号
を複数のヒューズに記録するためにロードする場合であ
っても、これらの信号を１つのデータ入力端子ＤＡＴＡ
−ＩＮからシリアル転送できるので、制御用ＩＣ２の外
部端子数を最小限に止めてサイズを小さくできる。

【００５３】また、記憶回路３０には読出制御回路４５
を用意してあり、制御用ＩＣ２の初期設定の際に記憶ブ
ロック３２の内容を読み出す他に、磁気記録装置１がリ
セットされた後にも記憶ブロック３２の内容を読みだせ
るタイミングでリード信号Ｒを出力している。このた
め、読出制御回路４５には、入出力回路１１から出力さ
れた読出許可信号Ｒ／Ｇに加えて、初期設定回路５０か
ら出力されたリードパルス信号Ｒ／Ｐも入力してあり、
これらのいずれかが高レベルとなるとリード信号Ｒを高
レベルとして記憶ブロック３２をリード状態とできる。

【００５４】本例の初期設定回路５０は、ホスト側から
のリセット信号や電源オンによって内部リセット信号Ｒ
ＥＳＴ（バー）を出力する回路である。さらに、遅延回
路５１を備えており、内部リセット信号ＲＥＳＴ（バ
ー）を出力してから所定時間経過した後に、一定時間の
パルス信号であるリードパルス信号Ｒ／Ｐを出力できる
ようになっている。

【００５５】まず、リセット信号ＲＥＳＴ（バー）を記
憶回路３０に入力すると、シフトレジスタ４０をリセッ
トできる。次に、リードパルス信号Ｒ／Ｐを入力する
と、読出制御回路４５からリード信号Ｒが出力され、記
憶ブロック３２はパルス信号の間リード状態となる。こ
れによってゲート３５ａおよび３５ｂがオンし、ヒュー
ズブロック３３ａ〜３３ｄは通電状態となる。この時に
発生したヒューズ３４の高電位側の電圧によって、それ
ぞれのヒューズブロック３３ａ〜３３ｄに対応したレジ
スタ４１ａ〜４１ｄをプリセットする。リードパルス信
号Ｒ／Ｐは所定の時間経過すると低レベルとなり、記憶
ブロック３２はリード状態ではなくなり、通電されなく
なるが、レジスタ４１ａ〜４１ｄの内部は記憶ブロック
３２の状態に設定されたままである。記憶回路３０の選
択信号出力端子Ｆ０〜Ｆ３は、対応するレジスタ４１ａ
〜４１ｄの出力と接続してあるので、リード状態が終了
しても、本例の制御用ＩＣ２の内部を記憶ブロック３２
に設定された初期データに従って設定できる。さらに、
記憶ブロック３２にはリードパルス信号Ｒ／Ｐが高レベ
ルとなった短い時間しが通電されないので、制御用ＩＣ
２を設定するために必要な電力を最小限に止めることが
できる。

【００５６】図４および図５に示すタイミングチャート
を用いて記憶ブロック３２に選択信号を書込み、また、
設定された選択信号を読みだす工程を説明する。図４
は、記憶ブロック３２にデータを書き込む工程を示して
ある。先ず、時刻ｔ１にリセット信号ＲＥＳＴ（バー）
を入力すると、シフトレジスタ４０はリセットする。そ
して、初期設定回路５０の遅延回路５１によって遅れた
時刻ｔ２に読出許可信号Ｒ／Ｐが出力され、これによっ
てパルス状のリード信号Ｒが発生する。次に時刻ｔ３か
ら、制御用ＩＣ２の外部端子Ｔ７を介して記憶回路３０
のデータ入力端子ＤＡＴＡ−ＩＮにデータ入力信号を供
給する。同時に、制御用ＩＣ２の外部端子Ｔ８を介して
記憶回路３０のクロック端子ＣＬＯＣＫにクロック信号
を供給する。これによってデータ入力信号をシフトレジ
スタ４０にシリアル入力できる。

【００５７】図４に示すデータ入力信号は（１０１０）
であり、データ入力信号をクロック信号と共に入力する
と、シフトレジスタ４０のレジスタ出力Ｆ０〜Ｆ３は
（１０１０）となる。時刻ｔ４にシフトレジスタ４０の
設定が終了するので、シフトレジスタ出力Ｆ０〜Ｆ３の
内容をチェックする。ヒューズ３４を用いた本例の記憶
ブロック３２ではデータの書き込みが不可逆的に行われ
るので、ライトパルス信号Ｗ／Ｐ（バー）によってヒュ
ーズ３４の抵抗値を変える前にレジスタ出力をチェック
することが望ましい。シフトレジスタ４０によって記憶
ブロック３２に書き込むデータを一時記憶させること
は、複数のデータをシリアル転送可能として入力端子数
を削減する面でも、また、記憶ブロック３２にデータを
書き込む前にロードされたデータを確認する面でもメリ
ットがある。

【００５８】シフトレジスタ４０にロードされたデータ
の確認が終了すると、制御用ＩＣ２の外部端子Ｔ６に中
間レベルの信号を供給し、書込みのできる許可状態とす
る。さらに、時刻ｔ５に外部端子Ｔ４に高レベルの信号
を供給し、書込み許可信号をＷ／Ｇ端子から記憶回路３
０に供給し、ライト信号Ｗを高レベルにする。これによ
って、ヒューズブロック３４ａおよび３４ｃのヒューズ
選択トランジスタ３６が対応するレジスタ出力Ｆ０およ
びＦ２に従ってオンとなる。ヒューズブロック３３ｂお
よび３３ｄのヒューズ選択トランジスタ３６は、対応す
るレジスタ出力Ｆ１およびＦ３が低レベルなのでオンし
ない。

【００５９】次に、制御用ＩＣ２の外部端子Ｔ９を介し
て記憶回路３０のライトパルス端子Ｗ／Ｐ（バー）にラ
イトパルス信号を供給する。このライトパルス信号はヒ
ューズ両端に−１０Ｖから−２０Ｖ程度の電圧を印可す
るものでヒューズの形状に合わせて設定される。このラ
イトパルス信号はヒューズ選択トランジスタ３６ａ〜ｄ
のオン・オフ状態によってヒューズブロック３３ａおよ
び３３ｃのヒューズ３４に印加され、これらのヒューズ
３４の抵抗値は低抵抗から高抵抗に変化する。従って、
ライトパルス信号が印加された時刻ｔ６以降は、ヒュー
ズブロック３３ａおよび３３ｃのヒューズが高抵抗に変
わる。時刻ｔ７に外部端子Ｔ６あるいはＴ４に供給され
ていた書込み許可用の入力を停止すれば、ライト信号Ｗ
は低レベルとなり書込みを終了する。

【００６０】その後は後述するように記憶ブロック３２
の状態をシフトレジスタ４０にプリセットし、それぞれ
のヒューズブロック３３ａ〜３３ｄの状態が入力したデ
ータ通りに設定されたか否かを確かめる。ヒューズブロ
ック３３ａ〜３３ｄの記憶状態は、ヒューズ３４の抵抗
値に現れるので、ヒューズ３４に流れる電流値を測定す
ることにより書込み状態を確認することも可能である。
そして、それぞれのヒューズ３４の抵抗値が入力データ
の通りに変わっていない場合は、再度上記の工程を繰り
返して記憶ブロック３２への書込みを行う。上記の工程
を繰り返えすことにより、記憶ブロック３２の設定を確
実に行うことができる。

【００６１】図５に、記憶ブロック３２に設定された選
択信号を読み出す工程を示してある。まず、時刻ｔ１１
にリセット信号ＲＥＳＴ（バー）を入力すると、各レジ
スタ４１ａ〜４１ｄをリセットできる。次に、時刻ｔ１
２に初期設定回路５０の遅延回路５１によって出力され
たパルス状の読出許可信号Ｒ／Ｐを記憶回路３０に入力
すると、読出制御回路４５からパルス状のリード信号Ｒ
を供給できる。これによって、各ヒューズブロック３３
ａ〜３３ｄのゲート３５ａおよび３５ｂがオンし、各ヒ
ューズ３４に電流が流れる。各ヒューズブロック３３ａ
〜３３ｄの出力はヒューズ３４が高抵抗となっているか
低抵抗のままかによって異なる。本例では先に説明した
ように各ヒューズ３４の抵抗値を設定してあるので、ヒ
ューズブロック３３ａ〜３３ｄの出力は（１０１０）と
なる。これらの各ビットの信号は対応したシフトレジス
タ４０の各レジスタ４１ａ〜４１ｄのプリセット端子に
入力されるので、シフトレジスタ４０を（１０１０）に
設定できる。時刻ｔ１３にリード信号Ｒが低レベルとな
ると、各ヒューズブロックのゲート３５ａおよび３５ｂ
はオフとなり、ヒューズ３４に電流は流れない。しか
し、シフトレジスタ４０は各ヒューズ３４の状態に対応
して設定されているので、それぞれのレジスタ４１ａ〜
４１ｂと繋がった記憶回路３０の出力端子Ｆ０〜Ｆ３は
記憶ブロック３２に設定されたデータ通りの選択信号が
現れる。シフトレジスタ４０のデータは時刻ｔ１４にリ
セットされるまで変わらないので、制御用ＩＣの入出力
属性を記憶回路３０から供給される各選択信号によって
決定できる。

【００６２】なお、本例では、ヒューズブロックに用い
られているヒューズは抵抗値の変動するタイプである
が、書込み用の電圧によって切断されてしまうタイプの
ヒューズを用いてももちろん良い。また、書込み用の電
圧によってオープンしてしまうようなアルミ線や、アル
ミ線同士のコンタクトなどをヒューズとして用いること
も可能である。

【００６３】さらに、このような抵抗記憶素子に対する
設定方法はＥＥＰＲＯＭやＥＰＲＯＭの様な記憶素子に
対しても有効である。

【００６４】

【発明の効果】以上に説明したように、本発明に係る情
報記録装置は、制御用のＩＣ内で入出力端子の属性やア
ドレス端子の設定といったインタフェースの仕様を決定
できるようにしている。このため、制御用ＩＣの外部端
子とインタフェースコネクタとを直結でき、汎用性のあ
る情報記録装置をジャンパーセットなどの機械的なスイ
ッチ類を用いないで実現できる。従って、本発明によれ
ば、これらのスイッチ類や、スイッチ類に関連した配線
の占めていたスペースを削減することができるので、情
報記録装置のサイズを小さくし、また、軽量化を図るこ
とができる。さらに、情報記録装置を構成する部品点数
も削減できるので、製造コストの低減や、信頼性の向上
を図れる。また、制御用のＩＣ内部で端子の属性を決定
できるので、制御用ＩＣの外部端子数も削減でき、制御
用ＩＣの大きさも小さくできる。

【００６５】さらに、ヒューズやＥＥＰＲＯＭ、ＥＰＲ
ＯＭなどの抵抗記憶素子を用いて、属性を決定する選択
信号も制御用ＩＣ内に持てるようにしてあるので、情報
記録装置の構成はシンプルとなり、小型化の進んだ近年
の情報処理装置に好適な情報記録装置を実現できる。ま
た、シフトレジスタを書込みや読出の一時記憶手段とし
て用いることにより、確実に抵抗記憶素子やＥＥＰＲＯ
Ｍ、ＥＰＲＯＭ等の記憶素子にデータを設定でき、制御
用ＩＣの端子を削減できる。さらに、記憶素子に電流を
流す時間を制限でき、仕様を決定するための消費電流を
削減できるなど上記にて開示したような様々な効果を備
えており、本発明により小型化が可能で、機能および信
頼性の高い情報記録装置を提供できる。

【図面の簡単な説明】

【図１】本発明の実施例に係る磁気記録装置の概略構成
を示すブロック図である。

【図２】図１に示す磁気記録装置の入出力回路の概略を
示す回路図である。

【図３】図１に示す磁気記録装置の記憶回路の概略を示
す回路図である。

【図４】図３に示す記憶回路にデータを設定する工程を
示すタイミングチャートである。

【図５】図３に示す記憶回路からデータを読みだす工程
を示すタイミングチャートである。

【符号の説明】

１・・磁気記録装置 ２・・制御用ＩＣ ３・・インタフェースコネクタ ５・・インタフェース制御回路 ６・・システム制御回路 １０・・入出力回路 １１・・入出力切替えブロック １２〜１６・・セレクタ １７、２２・・抵抗値調整回路 ２０・・アドレス選択ブロック ２３・・許可信号出力回路 ３０・・記憶回路 ３２・・記憶ブロック ３４・・ヒューズ ３６・・ヒューズ選択トランジスタ ４０・・シフトレジスタ ５０・・初期設定回路 ６０・・アドレススイッチ

Claims (16)

【特許請求の範囲】
1. 【請求項１】 収納された記録媒体と外部の情報処理装
   置との情報管制を行う制御用集積回路装置を有する情報
   記録装置において、 前記制御用集積回路装置は、少なくとも１の内部入力と
   内部出力を備えた入出力を制御するインタフェース制御
   手段と、前記内部入力および内部出力のいずれかより少
   なくとも１の内部入力あるいは内部出力を選択して前記
   制御用集積回路装置の外部端子に接続可能な入出力選択
   手段とを有することを特徴とする情報記録装置。
2. 【請求項２】 請求項１において、前記制御用集積回路
   装置は、前記入出力選択手段の選択状況に応じて前記外
   部端子の終端抵抗値を選択できる抵抗値調整手段を備え
   ていることを特徴とする情報記録装置。
3. 【請求項３】 請求項１又は２において、前記入出力選
   択手段は、選択信号によって切替え可能なセレクタ手段
   であり、前記制御用集積回路装置は、前記選択信号を記
   憶及び出力可能な選択信号記憶手段を有することを特徴
   とする情報記録装置。
4. 【請求項４】 収納された記録媒体と外部の情報処理装
   置との情報管制を行う制御用集積回路装置を有する情報
   記録装置において、 前記制御用集積回路装置は、外部の情報処理装置との間
   の信号の論理や動作速度を選択する選択信号を、記憶し
   出力可能な選択信号記憶手段を有することを特徴とする
   情報記録装置。
5. 【請求項５】 請求項３または４において、前記制御用
   集積回路装置は、少なくとも１の仕様設定入力手段を有
   し、この仕様設定入力選択手段を切り換えるために複数
   レベルの信号を印加可能な仕様設定信号印加手段と、仕
   様設定信号印加手段に印加された中間レベルの信号によ
   って前記選択信号記憶手段の読み書きを可能とする許可
   手段とを有することを特徴とする情報記録装置。
6. 【請求項６】 請求項３または４において、前記制御用
   集積回路装置は、前記情報記録装置の選択に用いる複数
   のアドレス信号をそれぞれ入力する複数のアドレス入力
   手段を有し、さらにこれらのアドレス入力手段の１を選
   択して前記インタフェース制御手段のアドレス内部入力
   に接続するアドレス入力選択手段と、このアドレス入力
   選択手段を切り換えるために複数レベルの信号を印加可
   能なアドレス選択信号印加手段と、このアドレス選択信
   号印加手段に印加された中間レベルの信号によって前記
   選択信号記憶手段の読み書きを可能とする許可手段とを
   有することを特徴とする情報記録装置。
7. 【請求項７】 請求項５または６において、前記許可手
   段からの信号と外部の情報処理装置との接続信号の一部
   によって前記選択信号記憶手段への書込みあるいは前記
   選択信号記憶手段からの読出を可能とする手段を有する
   ことを特徴とする情報記録装置。
8. 【請求項８】 請求項３または４において、前記選択信
   号記憶手段は、前記書込み制御手段を制御する信号を設
   定できる一時記憶手段を有することを特徴とする情報記
   録装置。
9. 【請求項９】 請求項８において、前記一時記憶手段は
   前記選択信号記憶手段に再現された前記選択信号によっ
   てプリセット可能であることを特徴とする情報記録装
   置。
10. 【請求項１０】 請求項３または４において、前記選択
    信号記憶手段は、書込み用電圧が印加されると抵抗値の
    変わる抵抗記憶素子と、前記書込み用電圧をオン・オフ
    可能な書込み制御手段とを備えていることを特徴とする
    情報記録装置。
11. 【請求項１１】 請求項３、４または１０において、前
    記選択信号記憶手段に供給される読出用電流をオン・オ
    フ可能な読出制御手段と、前記読出用電流により前記選
    択記憶手段に再現された前記選択信号を記憶可能な一時
    記憶手段とを有することを特徴とする情報記録装置。
12. 【請求項１２】 請求項１１において、前記制御用集積
    回路装置は、この制御用集積回路装置をリセットするリ
    セット信号から所定の時間後に、前記読出制御手段をオ
    ンするパルス信号を出力する初期設定手段を有すること
    を特徴とする情報記録装置。
13. 【請求項１３】 請求項１１において、前記選択信号記
    憶手段は、複数の記憶素子および書込み制御手段を有
    し、さらに、それぞれの前記書込み制御手段を制御する
    ビット信号を設定できるシフトレジスタを有することを
    特徴とする情報記録装置。
14. 【請求項１４】 請求項１３において、前記シフトレジ
    スタは、ビット毎に対応する前記記憶素子によって再現
    された前記選択信号によってプリセット可能であること
    を特徴とする情報記録装置。
15. 【請求項１５】 収納された記録媒体と外部の情報処理
    装置との情報管制を行う制御用集積回路装置を有する情
    報記録装置において、 前記制御用集積回路装置は、入出力を制御するインタフ
    ェース制御手段と、情報記録装置の選択に用いる複数の
    アドレス信号をそれぞれ入力する複数のアドレス入力手
    段と、これらのアドレス入力手段の１を選択して前記イ
    ンタフェース制御手段のアドレス内部入力に接続するア
    ドレス入力選択手段と、それぞれの前記アドレス入力手
    段の終端抵抗値を前記アドレス入力選択手段の選択状況
    に応じて選択できる抵抗値調整手段とを有することを特
    徴とする情報記録装置。
16. 【請求項１６】 収納された記録媒体と外部の情報処理
    装置との情報管制を行う制御用集積回路装置を有する情
    報記録装置の設定方法であって、この制御用集積回路装
    置の有する選択信号記憶手段に設定する際に、 まず、外部から前記選択信号を一時記憶手段にロード
    し、この一時記憶手段から出力される信号を確認するプ
    レ設定工程と、 前記一時記憶手段に設定された信号に基づき書込み用電
    圧を制御し、前記選択信号記憶手段の抵抗記憶素子の抵
    抗値を変化させる書込み工程と、 前記抵抗記憶素子の抵抗値を判定する検証工程とを有す
    ることを特徴とする情報記録装置の設定方法。