JPH07281896A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH07281896A JPH07281896A JP6102275A JP10227594A JPH07281896A JP H07281896 A JPH07281896 A JP H07281896A JP 6102275 A JP6102275 A JP 6102275A JP 10227594 A JP10227594 A JP 10227594A JP H07281896 A JPH07281896 A JP H07281896A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- unit
- execution
- register
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/3822—Parallel decoding, e.g. parallel decode units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 実行時に生じる実行部の空きを解消し、高効
率で実行部を使用し、高い命令実行の並列性を得ること
にある。 【構成】 ｎ個の演算命令からなる長語命令形式の命令
を持ち、ｍ本の命令流を同時に実行する情報処理装置で
あり、実施例の場合、３本の命令流に合わせて３個のデ
コード部と、４個の演算命令に合わせて、演算命令対応
に４個の命令スケジュール部と、演算命令対応に４個の
実行部から構成される。命令デコード部は夫々独立に動
作し、リソース競合関係とデータ依存関係を解明する手
段と、命令発行を制御する手段からなり、前の命令が実
行中であっても、リソース競合関係がなく、かつ、デー
タ依存関係がない場合後続の命令を夫々独立に各命令ス
ケジュール部発行する。各命令スケジュール部は、複数
の命令流間で対応する実行部に送る演算命令をスケジュ
ーリングする。
率で実行部を使用し、高い命令実行の並列性を得ること
にある。 【構成】 ｎ個の演算命令からなる長語命令形式の命令
を持ち、ｍ本の命令流を同時に実行する情報処理装置で
あり、実施例の場合、３本の命令流に合わせて３個のデ
コード部と、４個の演算命令に合わせて、演算命令対応
に４個の命令スケジュール部と、演算命令対応に４個の
実行部から構成される。命令デコード部は夫々独立に動
作し、リソース競合関係とデータ依存関係を解明する手
段と、命令発行を制御する手段からなり、前の命令が実
行中であっても、リソース競合関係がなく、かつ、デー
タ依存関係がない場合後続の命令を夫々独立に各命令ス
ケジュール部発行する。各命令スケジュール部は、複数
の命令流間で対応する実行部に送る演算命令をスケジュ
ーリングする。
Description
【０００１】
【産業上の利用分野】本発明は、長語命令方式を用いて
並列実行性を高め、性能向上を計る情報処理装置に関す
る。
並列実行性を高め、性能向上を計る情報処理装置に関す
る。
【０００２】
【従来の技術】図７に示すのは、長語命令方式（以下、
ＶＬＩＷ方式）計算機の一例である。ＶＬＩＷ方式は、
長い命令を多数の演算フィールドに分割し、各々の演算
フィールドで実行部、レジスタ、メモリ等のリソースを
独立して制御し、並列処理を実現する。ＶＬＩＷ方式で
は、コンパイル時に並列性の抽出を行なう。コンパイラ
はプログラムの中から並列実行可能な演算命令を取りだ
し、１つの長語命令に合成する。ＶＬＩＷ方式では、コ
ンパイル時にデータ依存関係を始めとした演算命令間の
依存関係のチェックを行ない、実行時には依存関係のチ
ェックはしない。そのため、依存関係チェック用のハー
ドウェアが不要となり、ハードウェア量を削減すること
ができる。
ＶＬＩＷ方式）計算機の一例である。ＶＬＩＷ方式は、
長い命令を多数の演算フィールドに分割し、各々の演算
フィールドで実行部、レジスタ、メモリ等のリソースを
独立して制御し、並列処理を実現する。ＶＬＩＷ方式で
は、コンパイル時に並列性の抽出を行なう。コンパイラ
はプログラムの中から並列実行可能な演算命令を取りだ
し、１つの長語命令に合成する。ＶＬＩＷ方式では、コ
ンパイル時にデータ依存関係を始めとした演算命令間の
依存関係のチェックを行ない、実行時には依存関係のチ
ェックはしない。そのため、依存関係チェック用のハー
ドウェアが不要となり、ハードウェア量を削減すること
ができる。
【０００３】しかし、命令間の依存関係をチェックする
ハードウェアを持たないため、実行部の空きが生じるこ
とがある。命令間の依存関係をチェックするハードウェ
アを持たないＶＬＩＷ方式では、無矛盾性の保障のた
め、先の長語命令の終了を待ってからでないと次の長語
命令を実行できない。このため、長語命令内に実行時間
が他の演算フィールドの演算命令と異なる演算命令が存
在すると、最も長くかかる演算命令の終了を待ってから
次の長語命令の実行が開始されるため、演算命令が実行
されない実行部が生じる。実行時間に差が生じる例とし
ては、データのロード／ストア命令がある。データのロ
ード／ストア命令は、キャッシュのヒット／ミスヒット
により実行時間が異なる。また、実行部の空きを生じる
別の原因がある。ＶＬＩＷ方式では、演算フィールド数
に等しい数の演算命令を１つの長語命令に合成できると
き最高の処理性能を達成できる。どれだけの演算命令を
１つの長語命令に合成することができるかは、コンパイ
ラの性能だけではなく、ソースプログラムの性質にも左
右される。ソースプログラムに含まれる並列実行できる
演算命令の割合が低ければ、１つの長語命令に合成する
ことができる演算命令数は少ない。一般的なプログラム
では、並列実行できる演算命令はそれほど多くない。例
えば、日経エレクトロニクス第４８７号によれば、平均
して２〜３演算命令しか並列に実行できない。
ハードウェアを持たないため、実行部の空きが生じるこ
とがある。命令間の依存関係をチェックするハードウェ
アを持たないＶＬＩＷ方式では、無矛盾性の保障のた
め、先の長語命令の終了を待ってからでないと次の長語
命令を実行できない。このため、長語命令内に実行時間
が他の演算フィールドの演算命令と異なる演算命令が存
在すると、最も長くかかる演算命令の終了を待ってから
次の長語命令の実行が開始されるため、演算命令が実行
されない実行部が生じる。実行時間に差が生じる例とし
ては、データのロード／ストア命令がある。データのロ
ード／ストア命令は、キャッシュのヒット／ミスヒット
により実行時間が異なる。また、実行部の空きを生じる
別の原因がある。ＶＬＩＷ方式では、演算フィールド数
に等しい数の演算命令を１つの長語命令に合成できると
き最高の処理性能を達成できる。どれだけの演算命令を
１つの長語命令に合成することができるかは、コンパイ
ラの性能だけではなく、ソースプログラムの性質にも左
右される。ソースプログラムに含まれる並列実行できる
演算命令の割合が低ければ、１つの長語命令に合成する
ことができる演算命令数は少ない。一般的なプログラム
では、並列実行できる演算命令はそれほど多くない。例
えば、日経エレクトロニクス第４８７号によれば、平均
して２〜３演算命令しか並列に実行できない。
【０００４】
【発明が解決しようとする課題】上記のように、ＶＬＩ
Ｗ方式には、 （ａ）長語命令内に実行時間が異なる演算命令が含まれ
ていると、実行完了を待ち合わせるため、実行部に空き
が生じる。 （ｂ）一般的なプログラムでは、並列性はそれほど高く
なく、長語命令内の演算フィールドすべてに演算命令を
埋めることができるのはまれである。 といった短所がある。本発明の目的は、 （１）実行完了待ち合わせにともなう実行部の空きを解
消する。 （２）実効並列度を上げる。 手段を提供することにある。
Ｗ方式には、 （ａ）長語命令内に実行時間が異なる演算命令が含まれ
ていると、実行完了を待ち合わせるため、実行部に空き
が生じる。 （ｂ）一般的なプログラムでは、並列性はそれほど高く
なく、長語命令内の演算フィールドすべてに演算命令を
埋めることができるのはまれである。 といった短所がある。本発明の目的は、 （１）実行完了待ち合わせにともなう実行部の空きを解
消する。 （２）実効並列度を上げる。 手段を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、演算の種類毎に分類されたｎフィールド
（ｎは１以上）の演算フィールドを有し、演算フィール
ド内の各演算命令が他の演算フィールド内の演算命令と
互いに依存関係が無いように構成された長語命令からな
る命令流ｍ本（ｍは１以上）の処理を行なう情報処理装
置であって、ｍ個の命令デコード部と、該命令デコード
部から発行された演算命令を受ける前記演算の種類毎に
設けられたｎ個の命令スケジュール部と、該ｎ個の命令
スケジュール部対応にそれぞれ設けられ、対応する命令
スケジュール部から発行された演算命令を実行する実行
部と、レジスタ部を備え、前記各命令デコード部は、長
語命令を格納する命令バッファと、実行中の長語命令と
前記命令バッファ内の長語命令との間におけるレジスタ
のデータ依存関係およびリソース競合に基づき、実行中
の長語命令内の演算命令全ての実行が完了していなくと
も前記命令バッファ内の長語命令の前記命令スケジュー
ル部への発行を制御する手段を備えるようにしている。
また、ｍ個の命令デコード部と、該命令デコード部から
発行された演算命令を受ける前記演算の種類毎に設けら
れたｎ個の命令スケジュール部と、該ｎ個の命令スケジ
ュール部対応にそれぞれ設けられ、対応する命令スケジ
ュール部から発行された演算命令を実行する実行部と、
レジスタ部を備え、前記各命令デコード部は、長語命令
を格納する命令バッファと、実行中の長語命令と前記命
令バッファ内の長語命令との間における、レジスタのデ
ータ依存関係を判定する判定手段とリソース競合を判定
する判定手段と、該両判定手段の判定結果がレジスタの
データ依存関係がなく且つリソース競合がないことを示
すとき、実行中の長語命令内の演算命令全ての実行が完
了していなくとも命令バッファ内の長語命令を各演算命
令に分け対応する命令スケジュール部へ発行制御する手
段を備え、前記各命令スケジュール部は、前記命令デコ
ード部から発行された演算命令を保持する命令スケジュ
ールバッファと、命令スケジュールバッファに保持され
た演算命令の中から実行部に投入する演算命令を選択
し、該選択した演算命令を命令流番号と共に実行部に向
け投入制御する手段を備え、前記各実行部は、前記命令
スケジュール部から投入される演算命令を実行する演算
命令実行手段と、命令スケジュール部から投入される命
令流番号を受け取りこれを保持する手段と、前記投入さ
れた演算命令と命令流番号から、前記演算命令実行手段
の動作を制御する手段と、前記演算命令実行手段の状態
を前記命令デコード部および命令スケジュール部に通知
する手段を備えるようにしている。また、前記実行部の
演算命令実行手段は、演算命令の実行により例外発生を
検知したとき例外発生信号を前記命令流番号に対応する
命令デコード部に通知し、前記デコード部は、例外発生
信号を通知した実行部に対して、前記全ての実行部の演
算命令実行手段の状態が受け入れ可能状態のとき、例外
発生をした演算命令の再実行を指示する手段を備えるよ
うにしている。
め、本発明は、演算の種類毎に分類されたｎフィールド
（ｎは１以上）の演算フィールドを有し、演算フィール
ド内の各演算命令が他の演算フィールド内の演算命令と
互いに依存関係が無いように構成された長語命令からな
る命令流ｍ本（ｍは１以上）の処理を行なう情報処理装
置であって、ｍ個の命令デコード部と、該命令デコード
部から発行された演算命令を受ける前記演算の種類毎に
設けられたｎ個の命令スケジュール部と、該ｎ個の命令
スケジュール部対応にそれぞれ設けられ、対応する命令
スケジュール部から発行された演算命令を実行する実行
部と、レジスタ部を備え、前記各命令デコード部は、長
語命令を格納する命令バッファと、実行中の長語命令と
前記命令バッファ内の長語命令との間におけるレジスタ
のデータ依存関係およびリソース競合に基づき、実行中
の長語命令内の演算命令全ての実行が完了していなくと
も前記命令バッファ内の長語命令の前記命令スケジュー
ル部への発行を制御する手段を備えるようにしている。
また、ｍ個の命令デコード部と、該命令デコード部から
発行された演算命令を受ける前記演算の種類毎に設けら
れたｎ個の命令スケジュール部と、該ｎ個の命令スケジ
ュール部対応にそれぞれ設けられ、対応する命令スケジ
ュール部から発行された演算命令を実行する実行部と、
レジスタ部を備え、前記各命令デコード部は、長語命令
を格納する命令バッファと、実行中の長語命令と前記命
令バッファ内の長語命令との間における、レジスタのデ
ータ依存関係を判定する判定手段とリソース競合を判定
する判定手段と、該両判定手段の判定結果がレジスタの
データ依存関係がなく且つリソース競合がないことを示
すとき、実行中の長語命令内の演算命令全ての実行が完
了していなくとも命令バッファ内の長語命令を各演算命
令に分け対応する命令スケジュール部へ発行制御する手
段を備え、前記各命令スケジュール部は、前記命令デコ
ード部から発行された演算命令を保持する命令スケジュ
ールバッファと、命令スケジュールバッファに保持され
た演算命令の中から実行部に投入する演算命令を選択
し、該選択した演算命令を命令流番号と共に実行部に向
け投入制御する手段を備え、前記各実行部は、前記命令
スケジュール部から投入される演算命令を実行する演算
命令実行手段と、命令スケジュール部から投入される命
令流番号を受け取りこれを保持する手段と、前記投入さ
れた演算命令と命令流番号から、前記演算命令実行手段
の動作を制御する手段と、前記演算命令実行手段の状態
を前記命令デコード部および命令スケジュール部に通知
する手段を備えるようにしている。また、前記実行部の
演算命令実行手段は、演算命令の実行により例外発生を
検知したとき例外発生信号を前記命令流番号に対応する
命令デコード部に通知し、前記デコード部は、例外発生
信号を通知した実行部に対して、前記全ての実行部の演
算命令実行手段の状態が受け入れ可能状態のとき、例外
発生をした演算命令の再実行を指示する手段を備えるよ
うにしている。
【０００６】
【作用】上記手段により、実行完了待ち合わせにともな
う実行部の空きを解消することができ、実行部における
命令実行を効率よく行なうことができる。また、複数命
令流の命令をスケジューリングすることにより、実効並
列度を上げ、データ依存関係に因る実行部の空きを解消
できる。その結果、演算器の空きが生じることなく、高
い並列性を得ることができる。
う実行部の空きを解消することができ、実行部における
命令実行を効率よく行なうことができる。また、複数命
令流の命令をスケジューリングすることにより、実効並
列度を上げ、データ依存関係に因る実行部の空きを解消
できる。その結果、演算器の空きが生じることなく、高
い並列性を得ることができる。
【０００７】
【実施例】本発明の実施例を図を用いて説明する。以
下、二重引用符 "" で囲まれた数字は２進数を、引用符
で囲まれていない数字は１０進数を表すとする。図８は
本発明の長語命令の一実施例を示す。本実施例の長語命
令は１命令内にＬ／Ｓ１６１、ＦＡｄｄ１６２、ＦＭｕ
ｌｔ１６３、ＦｉｘＯｐ１６４の４演算フィールドを持
つ。各演算フィールドには、それぞれ以下の演算命令が
入る。 Ｌ／Ｓ演算フィールド ：主記憶とレジスタ間でデ
ータのロード／ストアを行なう演算命令（以下、Ｌ／Ｓ
命令） ＦＡｄｄ演算フィールド ：浮動小数点加減算を行な
う演算命令（以下、ＦＡｄｄ命令） ＦＭｕｌｔ演算フィールド ：浮動小数点乗算を行なう
演算命令（以下、ＦＭｕｌｔ命令） ＦｉｘＯｐ演算フィールド ：整数演算を行なう演算命
令（以下、ＦｉｘＯｐ命令） 本実施例の演算命令は、主記憶とレジスタの間のデータ
のやり取りをＬ／Ｓ命令のみに限る、ロード／ストア方
式である。
下、二重引用符 "" で囲まれた数字は２進数を、引用符
で囲まれていない数字は１０進数を表すとする。図８は
本発明の長語命令の一実施例を示す。本実施例の長語命
令は１命令内にＬ／Ｓ１６１、ＦＡｄｄ１６２、ＦＭｕ
ｌｔ１６３、ＦｉｘＯｐ１６４の４演算フィールドを持
つ。各演算フィールドには、それぞれ以下の演算命令が
入る。 Ｌ／Ｓ演算フィールド ：主記憶とレジスタ間でデ
ータのロード／ストアを行なう演算命令（以下、Ｌ／Ｓ
命令） ＦＡｄｄ演算フィールド ：浮動小数点加減算を行な
う演算命令（以下、ＦＡｄｄ命令） ＦＭｕｌｔ演算フィールド ：浮動小数点乗算を行なう
演算命令（以下、ＦＭｕｌｔ命令） ＦｉｘＯｐ演算フィールド ：整数演算を行なう演算命
令（以下、ＦｉｘＯｐ命令） 本実施例の演算命令は、主記憶とレジスタの間のデータ
のやり取りをＬ／Ｓ命令のみに限る、ロード／ストア方
式である。
【０００８】各演算フィールドの演算命令の持つオペラ
ンドの数は、次のとおりである。 ＦＡｄｄ演算フィールド、ＦＭｕｌｔ演算フィールド、
ＦｉｘＯｐ演算フィールド 演算ソース：２ 演算ディスティネーション：１ Ｌ／Ｓ演算フィールド アドレス計算ソース：１ ロードデータディスィネーション：１（データロード命
令の場合） ストアデータソース：１（データストア命令の場合）。
ンドの数は、次のとおりである。 ＦＡｄｄ演算フィールド、ＦＭｕｌｔ演算フィールド、
ＦｉｘＯｐ演算フィールド 演算ソース：２ 演算ディスティネーション：１ Ｌ／Ｓ演算フィールド アドレス計算ソース：１ ロードデータディスィネーション：１（データロード命
令の場合） ストアデータソース：１（データストア命令の場合）。
【０００９】本発明の演算命令の実施例を図９に示す。
図９（ａ）はＦＡｄｄ命令、ＦＭｕｌｔ命令、ＦｉｘＯ
ｐ命令の構成を、図９（ｂ）は、Ｌ／Ｓ命令のうちデー
タロード命令の構成を、図９（ｃ）は、Ｌ／Ｓ命令のう
ちデータストア命令の構成を示す。 （ａ）図９に示すようにＦＡｄｄ命令、ＦＭｕｌｔ命
令、ＦｉｘＯｐ命令は、オペコード、ディスティネーシ
ョンレジスタ番号、空きフィールド、ソース１レジスタ
番号、ソース２レジスタ番号の各フィールドから構成さ
れる。命令の実行は、ソース１レジスタ番号とソース２
レジスタ番号のフィールドで示されるレジスタの値に、
オペコードフィールドで表される演算を施し、ディステ
ィネーションレジスタ番号フィールドで示されるレジス
タに格納する。 （ｂ）データロード命令は、オペコード、ディスティネ
ーションレジスタ番号、オフセット、アドレス計算レジ
スタ番号、空きフィールドの各フィールドから構成され
る。命令の実行は、アドレス計算レジスタ番号フィール
ドで示されるレジスタの値にオフセットフィールドの値
を加算し、主記憶のアドレスを求め、このアドレスから
データを、ディスティネーションレジスタ番号フィール
ドで示されるレジスタに転送する。 （ｃ）データストア命令は、オペコード、空きフィール
ド、オフセット、アドレス計算レジスタ番号、ストアデ
ータレジスタ番号の各フィールドから構成される。命令
の実行は、アドレス計算レジスタ番号フィールドで示さ
れるレジスタの値にオフセットフィールドの値を加算
し、主記憶のアドレスを求め、このアドレスにデータ
を、ストアデータレジスタ番号フィールドで示されるレ
ジスタから転送する。 本実施例の長語命令は、コンパイラがデータの依存関係
や制御の依存関係の無い演算命令を組み合わせて合成す
る。コンパイラが長語命令を合成するとき、適切な演算
命令が無く、演算命令を埋め込むことができない場合
は、その演算フィールドにはＮｏｐ命令が挿入される。
Ｎｏｐ命令は何も動作を起こさない演算命令である。
図９（ａ）はＦＡｄｄ命令、ＦＭｕｌｔ命令、ＦｉｘＯ
ｐ命令の構成を、図９（ｂ）は、Ｌ／Ｓ命令のうちデー
タロード命令の構成を、図９（ｃ）は、Ｌ／Ｓ命令のう
ちデータストア命令の構成を示す。 （ａ）図９に示すようにＦＡｄｄ命令、ＦＭｕｌｔ命
令、ＦｉｘＯｐ命令は、オペコード、ディスティネーシ
ョンレジスタ番号、空きフィールド、ソース１レジスタ
番号、ソース２レジスタ番号の各フィールドから構成さ
れる。命令の実行は、ソース１レジスタ番号とソース２
レジスタ番号のフィールドで示されるレジスタの値に、
オペコードフィールドで表される演算を施し、ディステ
ィネーションレジスタ番号フィールドで示されるレジス
タに格納する。 （ｂ）データロード命令は、オペコード、ディスティネ
ーションレジスタ番号、オフセット、アドレス計算レジ
スタ番号、空きフィールドの各フィールドから構成され
る。命令の実行は、アドレス計算レジスタ番号フィール
ドで示されるレジスタの値にオフセットフィールドの値
を加算し、主記憶のアドレスを求め、このアドレスから
データを、ディスティネーションレジスタ番号フィール
ドで示されるレジスタに転送する。 （ｃ）データストア命令は、オペコード、空きフィール
ド、オフセット、アドレス計算レジスタ番号、ストアデ
ータレジスタ番号の各フィールドから構成される。命令
の実行は、アドレス計算レジスタ番号フィールドで示さ
れるレジスタの値にオフセットフィールドの値を加算
し、主記憶のアドレスを求め、このアドレスにデータ
を、ストアデータレジスタ番号フィールドで示されるレ
ジスタから転送する。 本実施例の長語命令は、コンパイラがデータの依存関係
や制御の依存関係の無い演算命令を組み合わせて合成す
る。コンパイラが長語命令を合成するとき、適切な演算
命令が無く、演算命令を埋め込むことができない場合
は、その演算フィールドにはＮｏｐ命令が挿入される。
Ｎｏｐ命令は何も動作を起こさない演算命令である。
【００１０】一実施例として、３本の独立した命令流を
処理する情報処理装置を図１に示す。３本の命令流間に
は、データや制御の依存関係は無い。この３本の命令流
を以下、命令流Ａ、命令流Ｂ、命令流Ｃと呼ぶ。本発明
の情報処理装置は、主記憶２１、命令フェッチ部２２、
命令デコード部２３、命令スケジュール部２４、実行部
２５、レジスタ部２６、その他の装置からなる。このう
ち、図１では、その他の装置は省略してある。主記憶２
１は、命令流Ａ、命令流Ｂ、命令流Ｃそれぞれのプログ
ラムやデータを格納している。主記憶２１には、キャッ
シュメモリを含むものとする。命令フェッチ部２２の働
きは、 （１）各命令流毎に、長語命令をフェッチする主記憶の
アドレス１３１を主記憶２１に送り、そのアドレスから
長語命令１３２を取り出し、命令デコード部２３に送る
ことである。
処理する情報処理装置を図１に示す。３本の命令流間に
は、データや制御の依存関係は無い。この３本の命令流
を以下、命令流Ａ、命令流Ｂ、命令流Ｃと呼ぶ。本発明
の情報処理装置は、主記憶２１、命令フェッチ部２２、
命令デコード部２３、命令スケジュール部２４、実行部
２５、レジスタ部２６、その他の装置からなる。このう
ち、図１では、その他の装置は省略してある。主記憶２
１は、命令流Ａ、命令流Ｂ、命令流Ｃそれぞれのプログ
ラムやデータを格納している。主記憶２１には、キャッ
シュメモリを含むものとする。命令フェッチ部２２の働
きは、 （１）各命令流毎に、長語命令をフェッチする主記憶の
アドレス１３１を主記憶２１に送り、そのアドレスから
長語命令１３２を取り出し、命令デコード部２３に送る
ことである。
【００１１】命令デコード部２３から命令発行信号１３
３が送られてくれば、毎マシンサイクルごと以上の動作
を繰り返す。一実施例として図１に示すような３本の命
令流を処理する場合、命令流Ａ、命令流Ｂ、命令流Ｃそ
れぞれの命令をフェッチするアドレス１３１は、互いに
独立して主記憶２１に送られ長語命令が取り出される。
命令デコード部２３の働きは、 （１） 演算命令発行の可能性を判定する （２） 命令スケジュール部２４に向け演算命令を発行
する （３） レジスタの状態の管理する （４） 命令フェッチ部２２に次命令のフェッチを要求
する ことである。命令デコード部２３は、毎マシンサイクル
ごと以上の動作を繰り返す。一実施例として図１に示す
ような３本の命令流を処理する場合、命令デコード部２
３は、命令流Ａ、命令流Ｂ、命令流Ｃに対応して、命令
デコード部Ａ ２３ａ、命令デコード部Ｂ ２３ｂ、命
令デコード部Ｃ ２３ｃの３本が設けられている。そし
て、それぞれの命令デコード部２３は干渉することなく
独立して動作する。
３が送られてくれば、毎マシンサイクルごと以上の動作
を繰り返す。一実施例として図１に示すような３本の命
令流を処理する場合、命令流Ａ、命令流Ｂ、命令流Ｃそ
れぞれの命令をフェッチするアドレス１３１は、互いに
独立して主記憶２１に送られ長語命令が取り出される。
命令デコード部２３の働きは、 （１） 演算命令発行の可能性を判定する （２） 命令スケジュール部２４に向け演算命令を発行
する （３） レジスタの状態の管理する （４） 命令フェッチ部２２に次命令のフェッチを要求
する ことである。命令デコード部２３は、毎マシンサイクル
ごと以上の動作を繰り返す。一実施例として図１に示す
ような３本の命令流を処理する場合、命令デコード部２
３は、命令流Ａ、命令流Ｂ、命令流Ｃに対応して、命令
デコード部Ａ ２３ａ、命令デコード部Ｂ ２３ｂ、命
令デコード部Ｃ ２３ｃの３本が設けられている。そし
て、それぞれの命令デコード部２３は干渉することなく
独立して動作する。
【００１２】命令スケジュール部２４は各命令毎に設け
られ、命令スケジュール部２４の働きは、 （１）命令デコード部２３から発行された演算命令１３
５のなかから、実行部２５に投入する演算命令を選択す
ることである。命令スケジュール部２４は、命令デコー
ド部２３より命令が発行されているならば、毎マシンサ
イクルごとに以上の動作を繰り返す。一実施例として図
８に示すような４つの演算フィールドを有する長語命令
の場合、命令スケジュール部２４は、各演算フィールド
に対応して、Ｌ／Ｓ命令用の命令スケジュール部２４
ａ、ＦＡｄｄ命令用の命令スケジュール部２４ｂ、ＦＭ
ｕｌｔ命令用の命令スケジュール部２４ｃ、ＦｉｘＯｐ
命令用の命令スケジュール部２４ｄの４本が設けられて
いる。そして、それぞれの命令スケジュール部２４は干
渉することなく独立して動作する。
られ、命令スケジュール部２４の働きは、 （１）命令デコード部２３から発行された演算命令１３
５のなかから、実行部２５に投入する演算命令を選択す
ることである。命令スケジュール部２４は、命令デコー
ド部２３より命令が発行されているならば、毎マシンサ
イクルごとに以上の動作を繰り返す。一実施例として図
８に示すような４つの演算フィールドを有する長語命令
の場合、命令スケジュール部２４は、各演算フィールド
に対応して、Ｌ／Ｓ命令用の命令スケジュール部２４
ａ、ＦＡｄｄ命令用の命令スケジュール部２４ｂ、ＦＭ
ｕｌｔ命令用の命令スケジュール部２４ｃ、ＦｉｘＯｐ
命令用の命令スケジュール部２４ｄの４本が設けられて
いる。そして、それぞれの命令スケジュール部２４は干
渉することなく独立して動作する。
【００１３】実行部２５は各命令毎に設けられ、実行部
２５の働きは、 （１）命令スケジュール部２４から投入される演算命令
を実行する （２）次の演算命令を受け入れ可能であるかを判定する ことである。
２５の働きは、 （１）命令スケジュール部２４から投入される演算命令
を実行する （２）次の演算命令を受け入れ可能であるかを判定する ことである。
【００１４】実行部２５は、演算パイプライン化されて
おり、先行演算命令の実行が完了せずとも、次の演算命
令実行を開始できる。しかし、演算命令の種類により、
また、実行状態により、次の演算命令がいつ実行開始で
きるかは異なる。そのため、実行部２５が、演算命令の
実行状態をみて、次の演算命令を受け入れ可能である
か、あるいは、不可能であるかを判定する。実行部２５
は、命令スケジュール部２４から演算命令が投入されて
いる間は以上の動作を毎マシンサイクルごと繰り返す。
一実施例として図８に示すような４つの演算フィールド
を有する長語命令の場合、実行部２５は、各演算フィー
ルドに対応して、Ｌ／Ｓ命令用の実行部２５ａ、ＦＡｄ
ｄ命令用の実行部２５ｂ、ＦＭｕｌｔ命令用の実行部２
５ｃ、ＦｉｘＯｐ命令用の実行部２５ｄの４本が設けら
れている。そして、それぞれの命令実行部２５は干渉す
ることなく独立して動作する。
おり、先行演算命令の実行が完了せずとも、次の演算命
令実行を開始できる。しかし、演算命令の種類により、
また、実行状態により、次の演算命令がいつ実行開始で
きるかは異なる。そのため、実行部２５が、演算命令の
実行状態をみて、次の演算命令を受け入れ可能である
か、あるいは、不可能であるかを判定する。実行部２５
は、命令スケジュール部２４から演算命令が投入されて
いる間は以上の動作を毎マシンサイクルごと繰り返す。
一実施例として図８に示すような４つの演算フィールド
を有する長語命令の場合、実行部２５は、各演算フィー
ルドに対応して、Ｌ／Ｓ命令用の実行部２５ａ、ＦＡｄ
ｄ命令用の実行部２５ｂ、ＦＭｕｌｔ命令用の実行部２
５ｃ、ＦｉｘＯｐ命令用の実行部２５ｄの４本が設けら
れている。そして、それぞれの命令実行部２５は干渉す
ることなく独立して動作する。
【００１５】レジスタ部２６の働きは、 （１）データを保持する （２）レジスタの状態を保持する （３）レジスタの状態を更新する ことである。レジスタの状態は、 （ａ）未定 （ｂ）確定 の２値をとる。 （ａ）未定状態とは、レジスタの値を書き換える演算命
令が命令デコード部２３から発行されたが、未だ実行が
完了しておらず、したがって、レジスタの値が未定な状
態である。 （ｂ）確定状態とは、演算命令が完了し、レジスタの値
がすでに確定している状態である。 一実施例として図１に示すような３本の命令流を処理す
る場合、レジスタ部２６は、各命令流に対応して、２６
ａ、２６ｂ、２６ｃの３本が設けられている。そして、
それぞれのレジスタ部２６は干渉することなく独立して
動作する。
令が命令デコード部２３から発行されたが、未だ実行が
完了しておらず、したがって、レジスタの値が未定な状
態である。 （ｂ）確定状態とは、演算命令が完了し、レジスタの値
がすでに確定している状態である。 一実施例として図１に示すような３本の命令流を処理す
る場合、レジスタ部２６は、各命令流に対応して、２６
ａ、２６ｂ、２６ｃの３本が設けられている。そして、
それぞれのレジスタ部２６は干渉することなく独立して
動作する。
【００１６】命令フェッチ部２２の動作をさらに詳しく
説明する。ある命令に注目してみた場合、命令フェッチ
部２２は、主記憶２１に命令フェッチアドレス１３１を
与え、主記憶２１から長語命令を取り出し、信号線１３
４を使って命令デコード部２３内の命令バッファ３１
（図２）に送る。先行長語命令が命令デコード部２３か
ら発行されると次の長語命令を主記憶２１からフェッチ
する。命令デコード部２３から長語命令が発行されたか
どうかは、命令発行信号１３３に示される。 命令発行信号１３３が"１" のとき、命令デコード部２３から長語命令が発行され、
命令フェッチ部１１は命令フェッチを行なう。 命令発行信号１３３が"０" ならば、命令デコード部２３から長語命令が発行され
ず、したがって、命令フェッチも行なわない。以上は、
各命令流ごと独立して行なわれる。
説明する。ある命令に注目してみた場合、命令フェッチ
部２２は、主記憶２１に命令フェッチアドレス１３１を
与え、主記憶２１から長語命令を取り出し、信号線１３
４を使って命令デコード部２３内の命令バッファ３１
（図２）に送る。先行長語命令が命令デコード部２３か
ら発行されると次の長語命令を主記憶２１からフェッチ
する。命令デコード部２３から長語命令が発行されたか
どうかは、命令発行信号１３３に示される。 命令発行信号１３３が"１" のとき、命令デコード部２３から長語命令が発行され、
命令フェッチ部１１は命令フェッチを行なう。 命令発行信号１３３が"０" ならば、命令デコード部２３から長語命令が発行され
ず、したがって、命令フェッチも行なわない。以上は、
各命令流ごと独立して行なわれる。
【００１７】次に、命令デコード部２３の動作をさらに
詳しく説明する。図２に命令デコード部２３の一実施例
を示す。図２中、命令デコード部２３は、命令バッファ
３１、競合判定部３２、依存関係解明部３３、実行制御
部３４、受け入れ可能フラグ３５、命令発行器３６から
構成される。命令デコード部２３を構成する各部の動作
を以下に説明する。命令バッファ３１は、命令フェッチ
部２２から送られてくる長語命令を各命令スケジュール
部２４に向け発行するまでの間保持する。
詳しく説明する。図２に命令デコード部２３の一実施例
を示す。図２中、命令デコード部２３は、命令バッファ
３１、競合判定部３２、依存関係解明部３３、実行制御
部３４、受け入れ可能フラグ３５、命令発行器３６から
構成される。命令デコード部２３を構成する各部の動作
を以下に説明する。命令バッファ３１は、命令フェッチ
部２２から送られてくる長語命令を各命令スケジュール
部２４に向け発行するまでの間保持する。
【００１８】競合判定部３２は実行部２５の競合状態を
調べる。図１０に競合判定部３２の一実施例を示す。実
行部２５の競合状態とは、（ａ）命令バッファ３１内の
長語命令にＮｏｐ命令でない演算フィールドが有り、か
つ、（ｂ）その、演算フィールドに対応する実行部２５
に演算命令の受け入れが不可能なものが１以上存在する
状態である。各実行部２５の演算命令受け入れ可能であ
るか不可能であるかは、受け入れ可能信号１４３が書き
込まれた受け入れ可能フラグ３５に示される。競合判定
部３２は、受け入れ可能フラグ３５（受入れ可能なら"
１"、そうでなければ"０"）と、命令バッファ３１の各
演算命令とＮｏｐ命令とを比較した比較結果（演算命令
がＮｏｐ命令なら"１"、そうでなければ"０"）から、競
合状態を調べ、信号線１５１に結果を出力する。競合判
定出力１５１の値は、 実行部４本全てが競合状態でない：競合判定出力１５１
＝ "１" 実行部４本のうち１本でも競合状態：競合判定出力１５
１ ＝ "０" である。
調べる。図１０に競合判定部３２の一実施例を示す。実
行部２５の競合状態とは、（ａ）命令バッファ３１内の
長語命令にＮｏｐ命令でない演算フィールドが有り、か
つ、（ｂ）その、演算フィールドに対応する実行部２５
に演算命令の受け入れが不可能なものが１以上存在する
状態である。各実行部２５の演算命令受け入れ可能であ
るか不可能であるかは、受け入れ可能信号１４３が書き
込まれた受け入れ可能フラグ３５に示される。競合判定
部３２は、受け入れ可能フラグ３５（受入れ可能なら"
１"、そうでなければ"０"）と、命令バッファ３１の各
演算命令とＮｏｐ命令とを比較した比較結果（演算命令
がＮｏｐ命令なら"１"、そうでなければ"０"）から、競
合状態を調べ、信号線１５１に結果を出力する。競合判
定出力１５１の値は、 実行部４本全てが競合状態でない：競合判定出力１５１
＝ "１" 実行部４本のうち１本でも競合状態：競合判定出力１５
１ ＝ "０" である。
【００１９】依存関係解明部３３は、実行中の演算命令
と命令バッファ３１内の長語命令間で、レジスタのデー
タ依存関係を調べる。図１１に依存関係解明部３３の一
実施例を示す。データ依存関係には、 （ａ） ＲＡＷ の依存関係 （ｂ） ＷＡＲ の依存関係 （ｃ） ＷＡＷ の依存関係 がある。まず、以上３種類のデータ依存関係について説
明するＲ１〜Ｒ５はレジスタを表すとする。Ｒ１＜−Ｒ
２＋Ｒ３ は、Ｒ２とＲ３の値を加算して、その結果を
Ｒ１に代入することを表す。 （ａ）ＲＡＷ（Ｒｅａｄ Ａｆｔｅｒ Ｗｒｉｔｅ）の
依存関係 １：Ｒ１＜−Ｒ２＋Ｒ３ ２：Ｒ４＜−Ｒ１＋Ｒ５ １、２の順で命令を実行した場合、Ｒ１の値が確定する
まで、２の命令は実行開始することができない。 （ｂ）ＷＡＲ（Ｗｒｉｔｅ Ａｆｔｅｒ Ｒｅａｄ）の
依存関係 １：Ｒ２＜−Ｒ１＋Ｒ３ ２：Ｒ１＜−Ｒ４＋Ｒ５ １、２の順で命令を実行した場合、１の命令が実行開始
した後でないと、２の命令の結果をＲ１に書き込めな
い。 （ｃ）ＷＡＷ（Ｗｒｉｔｅ Ａｆｔｅｒ Ｗｒｉｔｅ）
の依存関係 １：Ｒ１＜−Ｒ２＋Ｒ３ ２：Ｒ１＜−Ｒ４＋Ｒ５ １、２の順で命令を実行した場合、１の命令が結果を書
き込んだ後でないと、２の命令の結果をＲ１に書き込め
ない。以上、３通りの依存関係のうち、ＷＡＲの依存関
係は生じない。それは、先行する長語命令内の演算命令
全てが実行開始した後、すなわち、ソースレジスタの値
を読み出した後でないと、次の長語命令を命令デコード
部２３から発行しないためである。よって、依存関係解
明部３３が解明しなければならないデータ依存関係は、
（ａ）ＲＡＷの依存関係、（ｃ）ＷＡＷの依存関係であ
る。この、２種類の依存関係は、レジスタ値が書き込ま
れる前に、（ａ）レジスタの読みだし、（ｃ）レジスタ
の書き込みを行なうと生じる。すなわち、未定状態のレ
ジスタを使用しようとすると、（ａ）ＲＡＷの依存関
係、（ｃ）ＷＡＷの依存関係は生じる。よって、依存関
係解明部３３では、レジスタの状態が未定状態であるか
を調べれば、データ依存関係を解明できる。レジスタの
状態は、レジスタ部２６が持つ予約ビット１７４（図
６）に示される。未定状態のレジスタの予約ビット１７
４の値は"１"である。命令バッファ３１に保持された演
算命令のオペランドの各レジスタの予約ビット１７４を
調べ、依存関係解明出力１５２に出力する。依存関係解
明出力１５２の値は、 全ての予約ビットが"０"：データ依存関係無、 依存関係解明出力１５２＝"１" "１"の予約ビットが存在：データ依存関係有、 依存関係解明出力１５２＝"０" である。
と命令バッファ３１内の長語命令間で、レジスタのデー
タ依存関係を調べる。図１１に依存関係解明部３３の一
実施例を示す。データ依存関係には、 （ａ） ＲＡＷ の依存関係 （ｂ） ＷＡＲ の依存関係 （ｃ） ＷＡＷ の依存関係 がある。まず、以上３種類のデータ依存関係について説
明するＲ１〜Ｒ５はレジスタを表すとする。Ｒ１＜−Ｒ
２＋Ｒ３ は、Ｒ２とＲ３の値を加算して、その結果を
Ｒ１に代入することを表す。 （ａ）ＲＡＷ（Ｒｅａｄ Ａｆｔｅｒ Ｗｒｉｔｅ）の
依存関係 １：Ｒ１＜−Ｒ２＋Ｒ３ ２：Ｒ４＜−Ｒ１＋Ｒ５ １、２の順で命令を実行した場合、Ｒ１の値が確定する
まで、２の命令は実行開始することができない。 （ｂ）ＷＡＲ（Ｗｒｉｔｅ Ａｆｔｅｒ Ｒｅａｄ）の
依存関係 １：Ｒ２＜−Ｒ１＋Ｒ３ ２：Ｒ１＜−Ｒ４＋Ｒ５ １、２の順で命令を実行した場合、１の命令が実行開始
した後でないと、２の命令の結果をＲ１に書き込めな
い。 （ｃ）ＷＡＷ（Ｗｒｉｔｅ Ａｆｔｅｒ Ｗｒｉｔｅ）
の依存関係 １：Ｒ１＜−Ｒ２＋Ｒ３ ２：Ｒ１＜−Ｒ４＋Ｒ５ １、２の順で命令を実行した場合、１の命令が結果を書
き込んだ後でないと、２の命令の結果をＲ１に書き込め
ない。以上、３通りの依存関係のうち、ＷＡＲの依存関
係は生じない。それは、先行する長語命令内の演算命令
全てが実行開始した後、すなわち、ソースレジスタの値
を読み出した後でないと、次の長語命令を命令デコード
部２３から発行しないためである。よって、依存関係解
明部３３が解明しなければならないデータ依存関係は、
（ａ）ＲＡＷの依存関係、（ｃ）ＷＡＷの依存関係であ
る。この、２種類の依存関係は、レジスタ値が書き込ま
れる前に、（ａ）レジスタの読みだし、（ｃ）レジスタ
の書き込みを行なうと生じる。すなわち、未定状態のレ
ジスタを使用しようとすると、（ａ）ＲＡＷの依存関
係、（ｃ）ＷＡＷの依存関係は生じる。よって、依存関
係解明部３３では、レジスタの状態が未定状態であるか
を調べれば、データ依存関係を解明できる。レジスタの
状態は、レジスタ部２６が持つ予約ビット１７４（図
６）に示される。未定状態のレジスタの予約ビット１７
４の値は"１"である。命令バッファ３１に保持された演
算命令のオペランドの各レジスタの予約ビット１７４を
調べ、依存関係解明出力１５２に出力する。依存関係解
明出力１５２の値は、 全ての予約ビットが"０"：データ依存関係無、 依存関係解明出力１５２＝"１" "１"の予約ビットが存在：データ依存関係有、 依存関係解明出力１５２＝"０" である。
【００２０】実行制御部３４は、各実行部２５の実行状
態を監視し、自命令流の演算命令により例外が発生した
ならば、例外処理を行なう。他の命令流の演算命令が例
外を発生された場合、何もしない。図１２に実行制御部
３４の一実施例を示す。実行制御部３４は、例外発生フ
ラグ５３と再実行指示信号生成論理５４から構成され
る。各実行部２５で例外（０で除算した場合、オーバー
フローが発生した場合等）が発生すると、実行部２５
は、対応する命令流の命令デコード部２３内の実行制御
部３４に、例外が発生したことを例外発生信号１４１を
通じ報告する。例外発生信号１４１を受け取った実行制
御部３４は、例外発生フラグ５３に書き込む。例外発生
フラグ５３は一実施例として図１に示すような４つの実
行部を有する場合、４ｂｉｔで構成され、それぞれのビ
ットが各実行部２５に対応する。例外処理は、演算例外
を起こした演算命令を含む長語命令内の全ての演算命令
の実行が全て終了した後、開始する。全ての演算命令の
実行が終了したか／否かは、受け入れ可能フラグ３５の
全ビットのＡＮＤ（論理積）をとった信号線１４３−１
の値を基に検出する。再実行指示信号生成論理５４は、
実行部２５に対し演算命令の再実行を指示する信号１４
２を生成する。例外発生フラグ５３の値と、信号線１４
３−１の値のＡＮＤ（論理積）をとることで、再実行指
示信号１４２を生成する。再実行開始時、対応する演算
フィールドの再実行指示信号１４２は、 再実行指示信号１４２＝"１" になる。例外処理開始待機中あるいは例外処理実行中で
あるか、正常状態であるかは、実行状態出力１５３に出
力される。実行状態出力１５３の値は、 正常状態：実行状態出力１５３＝"１" 例外処理開始待機中／例外処理実行中：実行状態出力１
５３＝"０" である。実行状態出力１５３は、例外発生フラグ５３全
ビットのＮＯＲ（否定論理和）を取ることで生成され
る。例外発生の報告を受けた後、例外処理開始を待って
いる間、また、例外処理中は、 信号線１５３＝"０" になり、例外処理開始待機中／例外処理実行中を示す。
その結果、発行条件が整っていても命令バッファ３１内
の長語命令は発行されない。
態を監視し、自命令流の演算命令により例外が発生した
ならば、例外処理を行なう。他の命令流の演算命令が例
外を発生された場合、何もしない。図１２に実行制御部
３４の一実施例を示す。実行制御部３４は、例外発生フ
ラグ５３と再実行指示信号生成論理５４から構成され
る。各実行部２５で例外（０で除算した場合、オーバー
フローが発生した場合等）が発生すると、実行部２５
は、対応する命令流の命令デコード部２３内の実行制御
部３４に、例外が発生したことを例外発生信号１４１を
通じ報告する。例外発生信号１４１を受け取った実行制
御部３４は、例外発生フラグ５３に書き込む。例外発生
フラグ５３は一実施例として図１に示すような４つの実
行部を有する場合、４ｂｉｔで構成され、それぞれのビ
ットが各実行部２５に対応する。例外処理は、演算例外
を起こした演算命令を含む長語命令内の全ての演算命令
の実行が全て終了した後、開始する。全ての演算命令の
実行が終了したか／否かは、受け入れ可能フラグ３５の
全ビットのＡＮＤ（論理積）をとった信号線１４３−１
の値を基に検出する。再実行指示信号生成論理５４は、
実行部２５に対し演算命令の再実行を指示する信号１４
２を生成する。例外発生フラグ５３の値と、信号線１４
３−１の値のＡＮＤ（論理積）をとることで、再実行指
示信号１４２を生成する。再実行開始時、対応する演算
フィールドの再実行指示信号１４２は、 再実行指示信号１４２＝"１" になる。例外処理開始待機中あるいは例外処理実行中で
あるか、正常状態であるかは、実行状態出力１５３に出
力される。実行状態出力１５３の値は、 正常状態：実行状態出力１５３＝"１" 例外処理開始待機中／例外処理実行中：実行状態出力１
５３＝"０" である。実行状態出力１５３は、例外発生フラグ５３全
ビットのＮＯＲ（否定論理和）を取ることで生成され
る。例外発生の報告を受けた後、例外処理開始を待って
いる間、また、例外処理中は、 信号線１５３＝"０" になり、例外処理開始待機中／例外処理実行中を示す。
その結果、発行条件が整っていても命令バッファ３１内
の長語命令は発行されない。
【００２１】受け入れ可能フラグ３５は、実行部２５が
演算命令を受け入れ可能であるかどうかを示すフラグ
で、一実施例として図１に示すような４つの実行部を有
する場合、４ｂｉｔで構成され、各ビットがそれぞれの
実行部に対応している。受け入れ可能フラグ３５の各ビ
ットの値は、 受け入れ可能 ："１" 受け入れ不可能："０" である。受け入れ可能フラグ３５は、各実行部２５が、
演算命令の実行状態に応じ書き換える。
演算命令を受け入れ可能であるかどうかを示すフラグ
で、一実施例として図１に示すような４つの実行部を有
する場合、４ｂｉｔで構成され、各ビットがそれぞれの
実行部に対応している。受け入れ可能フラグ３５の各ビ
ットの値は、 受け入れ可能 ："１" 受け入れ不可能："０" である。受け入れ可能フラグ３５は、各実行部２５が、
演算命令の実行状態に応じ書き換える。
【００２２】命令発行信号１３３は、命令バッファ３１
から長語命令が発行されることを示す信号で、 長語命令が発行される場合"１" になる。長語命令が発行される条件、すなわち、命令発
行信号１３３が"１"になる条件は、 （ａ）競合関係がなく（競合判定出力１５１＝"１"） かつ、 （ｂ）データ依存関係がなく（依存関係解明出力１５２
＝"１"） かつ、 （ｃ）正常状態（実行状態出力１５３＝"１"） である。命令発行信号１３３が"１"のとき、命令発行器
３６が開き、命令バッファ３１内の長語命令が演算命令
に分けられて命令スケジュール部２４に向け発行され
る。また、命令発行信号１３３の値は命令フェッチ部２
２にも送られ、次の長語命令のフェッチを指示する。命
令発行器３６は、命令発行信号１３３の値に基づき、命
令バッファ３１内の長語命令を命令スケジュール部２４
に向け発行する。命令発行器３６は、命令発行信号１１
４が"１"のとき、命令バッファ３１内の長語命令を命令
スケジュール部２４に向け発行する。信号線１４０は、
発行された演算命令の結果格納先レジスタの予約ビット
を、 予約ビット＝"１" にすることを、レジスタ部２６に指示する信号である。
信号線１４０は、演算命令発行時に、 信号線１４０＝"１" になる。信号線１４０は、命令発行信号１３３と同じ条
件で生成される。
から長語命令が発行されることを示す信号で、 長語命令が発行される場合"１" になる。長語命令が発行される条件、すなわち、命令発
行信号１３３が"１"になる条件は、 （ａ）競合関係がなく（競合判定出力１５１＝"１"） かつ、 （ｂ）データ依存関係がなく（依存関係解明出力１５２
＝"１"） かつ、 （ｃ）正常状態（実行状態出力１５３＝"１"） である。命令発行信号１３３が"１"のとき、命令発行器
３６が開き、命令バッファ３１内の長語命令が演算命令
に分けられて命令スケジュール部２４に向け発行され
る。また、命令発行信号１３３の値は命令フェッチ部２
２にも送られ、次の長語命令のフェッチを指示する。命
令発行器３６は、命令発行信号１３３の値に基づき、命
令バッファ３１内の長語命令を命令スケジュール部２４
に向け発行する。命令発行器３６は、命令発行信号１１
４が"１"のとき、命令バッファ３１内の長語命令を命令
スケジュール部２４に向け発行する。信号線１４０は、
発行された演算命令の結果格納先レジスタの予約ビット
を、 予約ビット＝"１" にすることを、レジスタ部２６に指示する信号である。
信号線１４０は、演算命令発行時に、 信号線１４０＝"１" になる。信号線１４０は、命令発行信号１３３と同じ条
件で生成される。
【００２３】次に、命令スケジュール部２４の働きにつ
いて詳しく説明する。図３に命令スケジュール部の一実
施例を示す。命令スケジュール部２４は、スケジュール
バッファ３７、Ｏｐｅｃｏｄｅコンパレータ４０、スレ
ッド選択論理３８、２ｂｉｔカウンタ（一実施例として
図１に示すように３命令流の場合）３９、投入演算命令
セレクタ４１からなる。スケジュールバッファ３７は、
各命令デコード部２３から発行された演算命令を、実行
部２５に投入するまで保持する。スケジュールバッファ
３７は、一実施例として図１に示すように３命令流の場
合、３エントリから構成される。例えば、命令スケジュ
ール部がＬ／Ｓ命令用の命令スケジュール部２４ａの場
合、各エントリには各命令流のＬ／Ｓ命令あるいはＮｏ
ｐ命令が格納される。Ｏｐｅｃｏｄｅ コンパレータ４
０は、スケジュールバッファ内の演算命令がＮｏｐ命令
であるかどうかを判定し、信号線１５５に出力する。信
号線１５５の値は、 Ｎｏｐ命令 ：信号線１５５＝"１" Ｎｏｐ命令以外：信号線１５５＝"０" である。一実施例として図１に示すような３本の命令流
を処理する場合、Ｏｐｅｃｏｄｅ コンパレータ４０は
各命令流に対応して３本設けられている。
いて詳しく説明する。図３に命令スケジュール部の一実
施例を示す。命令スケジュール部２４は、スケジュール
バッファ３７、Ｏｐｅｃｏｄｅコンパレータ４０、スレ
ッド選択論理３８、２ｂｉｔカウンタ（一実施例として
図１に示すように３命令流の場合）３９、投入演算命令
セレクタ４１からなる。スケジュールバッファ３７は、
各命令デコード部２３から発行された演算命令を、実行
部２５に投入するまで保持する。スケジュールバッファ
３７は、一実施例として図１に示すように３命令流の場
合、３エントリから構成される。例えば、命令スケジュ
ール部がＬ／Ｓ命令用の命令スケジュール部２４ａの場
合、各エントリには各命令流のＬ／Ｓ命令あるいはＮｏ
ｐ命令が格納される。Ｏｐｅｃｏｄｅ コンパレータ４
０は、スケジュールバッファ内の演算命令がＮｏｐ命令
であるかどうかを判定し、信号線１５５に出力する。信
号線１５５の値は、 Ｎｏｐ命令 ：信号線１５５＝"１" Ｎｏｐ命令以外：信号線１５５＝"０" である。一実施例として図１に示すような３本の命令流
を処理する場合、Ｏｐｅｃｏｄｅ コンパレータ４０は
各命令流に対応して３本設けられている。
【００２４】スレッド選択論理３８は、 （ａ） 投入する演算命令の選択 を行なう。図１３にスレッド選択論理の一実施例を示
す。 （ａ）投入する演算命令の選択は、２ｂｉｔカウンタ３
９の値を基に行なわれ、投入演算命令セレクタ４１を制
御するスレッド選択信号１５４を、２ｂｉｔカウンタ３
９の値から生成する。一実施例として図１に示すような
３本の命令流を処理する場合、各命令流を識別する命令
流番号をそれぞれ、 "００"（命令流Ａ）、 "０１"（命令流Ｂ）、 "１０"（命令流Ｃ） とする。"１１"は、選択する命令流がないことを表す。
す。 （ａ）投入する演算命令の選択は、２ｂｉｔカウンタ３
９の値を基に行なわれ、投入演算命令セレクタ４１を制
御するスレッド選択信号１５４を、２ｂｉｔカウンタ３
９の値から生成する。一実施例として図１に示すような
３本の命令流を処理する場合、各命令流を識別する命令
流番号をそれぞれ、 "００"（命令流Ａ）、 "０１"（命令流Ｂ）、 "１０"（命令流Ｃ） とする。"１１"は、選択する命令流がないことを表す。
【００２５】スレッド選択信号１５４の生成手順を図１
３に示す。図１３中の記号の意味は次ぎのとおりであ
る。
３に示す。図１３中の記号の意味は次ぎのとおりであ
る。
【００２６】 ＴＮＣ ：命令流番号カウンタ３９の値 ＳＴＮ ：開始時の命令流番号カウンタ３９の値を保持 する作業用のレジスタ Ｓｉｇｎａｌ１４１ ：例外発生信号１４１の値 Ｓｉｇｎａｌ１４３ ：受入れ可能信号１４３の値 Ｓｉｇｎａｌ１５４ ：スレッド選択信号１５４の値 Ｓｉｇｎａｌ１５５（ｎ） ：命令流番号ｎの命令流の信号線１５５の値 Ａ＜−Ｂ ：ＡにＢの内容を転送する動作を示す Ａ＝＝Ｂ ：ＡとＢの値が等しいかどうかを判定 図１３のスレッド選択信号１５４生成手順を説明する。
左端カッコ付きの数字は、図１３のカッコ付きの数字に
対応する。
左端カッコ付きの数字は、図１３のカッコ付きの数字に
対応する。
【００２７】（１）： Ｓｉｇｎａｌ１４３＝＝"０"
（実行部が新たな演算命令を受入れ不可能） あるいは Ｓｉｇｎａｌ１４１＝＝"０"（例外発生中） ならば、スレッド選択信号の生成を開始せず、開始でき
るまで待ち合わせる。 （２）：ＳＴＮにＴＮＣを転送する。ＳＴＮはスレッド
選択信号１５４生成を終了させるのに使用する。 （３）：Ｓｉｇｎａｌ１５５（ＴＮＣ）＝"０"ならば、
ＴＮＣが示す命令流番号のオペコードはＮｏｐ命令では
ない。従って、ＴＮＣの示す命令流を選択する。 （４）：スレッド選択信号１５４の値（Ｓｉｇｎａｌ１
５４）をＴＮＣの値にし、ＴＮＣの値を更新する。 （５）：ＴＮＣを更新した結果、ＴＮＣ＝"１１"なら
ば、ＴＮＣを"００"にして終了。ＴＮＣ＝"１１"でなけ
れば、そのまま終了。 （６）：（３）で、Ｓｉｇｎａｌ１５５（ＴＮＣ）＝"
０"でなければ、ＴＮＣが示す命令流番号のオペコード
はＮｏｐ命令。ＴＮＣを更新して、再びオペコードを調
べる。 （７）：ＴＮＣを更新した結果、ＴＮＣ＝"１１"なら
ば、ＴＮＣを"００"にする。 （８）：ＳＴＮ＝ＴＮＣならば、ＴＮＣの値が一回りし
た。
（実行部が新たな演算命令を受入れ不可能） あるいは Ｓｉｇｎａｌ１４１＝＝"０"（例外発生中） ならば、スレッド選択信号の生成を開始せず、開始でき
るまで待ち合わせる。 （２）：ＳＴＮにＴＮＣを転送する。ＳＴＮはスレッド
選択信号１５４生成を終了させるのに使用する。 （３）：Ｓｉｇｎａｌ１５５（ＴＮＣ）＝"０"ならば、
ＴＮＣが示す命令流番号のオペコードはＮｏｐ命令では
ない。従って、ＴＮＣの示す命令流を選択する。 （４）：スレッド選択信号１５４の値（Ｓｉｇｎａｌ１
５４）をＴＮＣの値にし、ＴＮＣの値を更新する。 （５）：ＴＮＣを更新した結果、ＴＮＣ＝"１１"なら
ば、ＴＮＣを"００"にして終了。ＴＮＣ＝"１１"でなけ
れば、そのまま終了。 （６）：（３）で、Ｓｉｇｎａｌ１５５（ＴＮＣ）＝"
０"でなければ、ＴＮＣが示す命令流番号のオペコード
はＮｏｐ命令。ＴＮＣを更新して、再びオペコードを調
べる。 （７）：ＴＮＣを更新した結果、ＴＮＣ＝"１１"なら
ば、ＴＮＣを"００"にする。 （８）：ＳＴＮ＝ＴＮＣならば、ＴＮＣの値が一回りし
た。
【００２８】このときは、 ＴＮＣを"１１"（選択命令流無し） スレッド選択信号１５４の値を"１１"（選択命令流無
し） にして終了。投入演算命令セレクタ４１は、スレッド選
択論理３８からの命令流選択信号１５４により実行部２
５に投入する演算命令を選択する。命令流選択信号１５
４が示す命令流番号の演算命令を実行部２５に投入する
ようにセレクタが開く。
し） にして終了。投入演算命令セレクタ４１は、スレッド選
択論理３８からの命令流選択信号１５４により実行部２
５に投入する演算命令を選択する。命令流選択信号１５
４が示す命令流番号の演算命令を実行部２５に投入する
ようにセレクタが開く。
【００２９】図４〜図５に実行部２５の一実施例を示
す。図４に示すのは、メモリアクセスを伴わない演算を
実行する実行部２５の実施例である。また、図５に示す
のは、メモリアクセスをともなう演算命令を実行する実
行部２５の実施例である。メモりアクセスを伴わない演
算を実行する実行部２５から説明する。図４に示す実行
部２５は、演算器４２、命令流番号レジスタ４４、演算
制御器４３からなる。演算器４２は、実行部２５に投入
された演算命令１３７にしたがいレジスタ部２６とデー
タをやり取りし、演算を行なう。一実施例として図４に
示す実行部２５の場合、演算器４２は２ｓｔａｇｅの演
算パイプライン化されている。演算器４２は、演算の段
階ごとに実行状態を信号線１５６を通じ演算制御器４３
に送る。また、演算の各段階の制御も信号線１５６を通
じ演算制御器４３から送られる。命令流番号レジスタ４
４は、実行中の演算命令の命令流番号を保持している。
命令流番号レジスタ４４に保持された命令流番号は、 （ａ）演算実行に伴うレジスタ部２６のアクセス （ｂ）命令デコード部２３に対する例外発生の通知 に使用される。演算制御器４３は、 （ａ）演算器４２の制御 （ｂ）例外発生の検出と通知 （ｃ）例外処理の制御 を行なう。 （ａ）演算制御器４３は、命令スケジュール部２４から
投入された演算命令１３７を実行するために、信号線１
５６を使って演算器４２を制御する。演算命令実行の各
段階の演算器４２の状態を信号線１５６を通じ、演算制
御器４３は知る。演算命令１３７の実行が進み、新たな
演算命令を受け入れることが可能になったならば、 受け入れ可能信号１４３＝"１" にして、命令スケジュール部２４、命令デコード部２３
に知らせる。命令デコード部２３に送られた信号線１４
３は、命令デコード部２３内の受け入れ可能フラグ３５
の値を書き換える。 （ｂ）演算命令を実行中、演算制御器４３が例外を検出
すると、 例外発生信号１４１＝"１" にして、命令デコード部２３に例外の発生を知らせる。
演算制御部４３が例外を通知する命令デコード部２３
は、命令流レジスタ４４に保持された命令流番号により
特定される。 （ｃ）命令デコード部２５から再実行指示信号１４２を
受け取ると、演算制御部４３は例外を発生させた演算命
令の再実行をする。再実行が完了したならば、 受け入れ可能信号１４３＝"１" にして、命令スケジュール部２４、命令デコード部２３
に再実行の完了を知らせる。
す。図４に示すのは、メモリアクセスを伴わない演算を
実行する実行部２５の実施例である。また、図５に示す
のは、メモリアクセスをともなう演算命令を実行する実
行部２５の実施例である。メモりアクセスを伴わない演
算を実行する実行部２５から説明する。図４に示す実行
部２５は、演算器４２、命令流番号レジスタ４４、演算
制御器４３からなる。演算器４２は、実行部２５に投入
された演算命令１３７にしたがいレジスタ部２６とデー
タをやり取りし、演算を行なう。一実施例として図４に
示す実行部２５の場合、演算器４２は２ｓｔａｇｅの演
算パイプライン化されている。演算器４２は、演算の段
階ごとに実行状態を信号線１５６を通じ演算制御器４３
に送る。また、演算の各段階の制御も信号線１５６を通
じ演算制御器４３から送られる。命令流番号レジスタ４
４は、実行中の演算命令の命令流番号を保持している。
命令流番号レジスタ４４に保持された命令流番号は、 （ａ）演算実行に伴うレジスタ部２６のアクセス （ｂ）命令デコード部２３に対する例外発生の通知 に使用される。演算制御器４３は、 （ａ）演算器４２の制御 （ｂ）例外発生の検出と通知 （ｃ）例外処理の制御 を行なう。 （ａ）演算制御器４３は、命令スケジュール部２４から
投入された演算命令１３７を実行するために、信号線１
５６を使って演算器４２を制御する。演算命令実行の各
段階の演算器４２の状態を信号線１５６を通じ、演算制
御器４３は知る。演算命令１３７の実行が進み、新たな
演算命令を受け入れることが可能になったならば、 受け入れ可能信号１４３＝"１" にして、命令スケジュール部２４、命令デコード部２３
に知らせる。命令デコード部２３に送られた信号線１４
３は、命令デコード部２３内の受け入れ可能フラグ３５
の値を書き換える。 （ｂ）演算命令を実行中、演算制御器４３が例外を検出
すると、 例外発生信号１４１＝"１" にして、命令デコード部２３に例外の発生を知らせる。
演算制御部４３が例外を通知する命令デコード部２３
は、命令流レジスタ４４に保持された命令流番号により
特定される。 （ｃ）命令デコード部２５から再実行指示信号１４２を
受け取ると、演算制御部４３は例外を発生させた演算命
令の再実行をする。再実行が完了したならば、 受け入れ可能信号１４３＝"１" にして、命令スケジュール部２４、命令デコード部２３
に再実行の完了を知らせる。
【００３０】次に、図５に示す実行部について説明す
る。図４に示す実行部の実施例と違い、メモリアクセス
のために、メモリアクセス制御器４７が設けられてい
る。また、アドレス演算器４５は、図４に示す実行部４
２の実施例とは異なり、アドレス演算を行なう。アドレ
ス演算器４５はメモリアクセスアドレス１４６を計算す
るために使用される。アドレス演算器４５は、演算命令
１３７のアドレス計算オフセット１６９（図９）の値
と、アドレス計算ソース１４４から、メモリアクセスア
ドレス１４６を演算する。アドレス演算器の出力（メモ
リアクセスアドレス１４６）は、メモリアクセス制御器
４７に入力する。実行制御器４６は、メモリアドレスを
計算するよう信号線１５６を通じてアドレス演算器４５
に指示を出し、同時に、信号線１５７を通じ、メモリア
クセス制御器４７に、メモリアクセスの種類を知らせ
る。メモリアクセスの状態は、信号線１５７を通じ実行
制御器４６に知らされる。実行制御器４６に伝えられる
メモリアクセスの状態には、例として、キャッシュメモ
リのヒット／ミスヒット、がある。 （ａ） 演算命令１３７がデータロード命令の場合のメ
モリアクセス制御器４７の動作を説明する。 １）メモリアクセスアドレス１４６を信号線１２１を通
じ主記憶２１に出力 ２）データが転送されてくるのを待つ ３）障害が発生したならば、信号線１５７を通じ実行制
御部４６に知らせる。障害の一例としてキャッシュメモ
リのミスヒットがある。 ４）データが信号線１２０を通じ転送されてきたなら
ば、信号線１４５を通じ、転送されてきたレジスタ部２
６に書き込む ５）レジスタ部２６にデータを書き込んだ段階で、 受け入れ可能信号１４３＝"１" にする。 （ｂ）演算命令１３７がデータストア命令の場合のメモ
リアクセス制御器４７の動作を説明する。 １）メモリアクセスアドレス１４６を信号線１２１を通
じ主記憶２１に出力 ２）続いて、ストアデータ１４４を信号線１２１を通じ
主記憶２１に出力 ３）障害が発生したならば、信号線１５７を通じ実行制
御器４６に知らせる。障害の一例としてキャッシュメモ
リのミスヒットがある。 ４）主記憶２１にデータを書き込んだ段階で、 受け入れ可能信号１４３＝"１" にする。
る。図４に示す実行部の実施例と違い、メモリアクセス
のために、メモリアクセス制御器４７が設けられてい
る。また、アドレス演算器４５は、図４に示す実行部４
２の実施例とは異なり、アドレス演算を行なう。アドレ
ス演算器４５はメモリアクセスアドレス１４６を計算す
るために使用される。アドレス演算器４５は、演算命令
１３７のアドレス計算オフセット１６９（図９）の値
と、アドレス計算ソース１４４から、メモリアクセスア
ドレス１４６を演算する。アドレス演算器の出力（メモ
リアクセスアドレス１４６）は、メモリアクセス制御器
４７に入力する。実行制御器４６は、メモリアドレスを
計算するよう信号線１５６を通じてアドレス演算器４５
に指示を出し、同時に、信号線１５７を通じ、メモリア
クセス制御器４７に、メモリアクセスの種類を知らせ
る。メモリアクセスの状態は、信号線１５７を通じ実行
制御器４６に知らされる。実行制御器４６に伝えられる
メモリアクセスの状態には、例として、キャッシュメモ
リのヒット／ミスヒット、がある。 （ａ） 演算命令１３７がデータロード命令の場合のメ
モリアクセス制御器４７の動作を説明する。 １）メモリアクセスアドレス１４６を信号線１２１を通
じ主記憶２１に出力 ２）データが転送されてくるのを待つ ３）障害が発生したならば、信号線１５７を通じ実行制
御部４６に知らせる。障害の一例としてキャッシュメモ
リのミスヒットがある。 ４）データが信号線１２０を通じ転送されてきたなら
ば、信号線１４５を通じ、転送されてきたレジスタ部２
６に書き込む ５）レジスタ部２６にデータを書き込んだ段階で、 受け入れ可能信号１４３＝"１" にする。 （ｂ）演算命令１３７がデータストア命令の場合のメモ
リアクセス制御器４７の動作を説明する。 １）メモリアクセスアドレス１４６を信号線１２１を通
じ主記憶２１に出力 ２）続いて、ストアデータ１４４を信号線１２１を通じ
主記憶２１に出力 ３）障害が発生したならば、信号線１５７を通じ実行制
御器４６に知らせる。障害の一例としてキャッシュメモ
リのミスヒットがある。 ４）主記憶２１にデータを書き込んだ段階で、 受け入れ可能信号１４３＝"１" にする。
【００３１】レジスタ部２６についてさらに詳しく説明
する。図６にレジスタ部２６の一実施例を示す。レジス
タ部内の各レジスタは、 （１） データ領域１７３ （２） 予約ビット１７４ （３） ソース１レジスタ番号保持ラッチ１７５ （４） ソース２レジスタ番号保持ラッチ１７６ （５） ディスティネーションレジスタ番号保持ラッチ
１７７ から構成される。データ領域１７３は、レジスタが持つ
値を格納しておく領域である。予約ビット１７４は、レ
ジスタの状態を表すビットで、図６に示す実施例では、
１ｂｉｔで構成されている。予約ビット１７４の値は、 未定：予約ビット＝"１" 確定：予約ビット＝"０" である。予約ビット１７４の値は、データの依存関係解
明のため命令デコード部２３内の依存関係解明部３３か
ら読み出される。
する。図６にレジスタ部２６の一実施例を示す。レジス
タ部内の各レジスタは、 （１） データ領域１７３ （２） 予約ビット１７４ （３） ソース１レジスタ番号保持ラッチ１７５ （４） ソース２レジスタ番号保持ラッチ１７６ （５） ディスティネーションレジスタ番号保持ラッチ
１７７ から構成される。データ領域１７３は、レジスタが持つ
値を格納しておく領域である。予約ビット１７４は、レ
ジスタの状態を表すビットで、図６に示す実施例では、
１ｂｉｔで構成されている。予約ビット１７４の値は、 未定：予約ビット＝"１" 確定：予約ビット＝"０" である。予約ビット１７４の値は、データの依存関係解
明のため命令デコード部２３内の依存関係解明部３３か
ら読み出される。
【００３２】ソース１レジスタ番号保持ラッチ１７５
は、レジスタ番号１３９に示されるレジスタ番号のう
ち、ソース１レジスタ番号フィールド１６７、あるい
は、アドレス計算レジスタ番号フィールド１７０のレジ
スタ番号を保持する。ソース１レジスタ番号フィールド
１６７、あるいは、アドレス計算レジスタ番号フィール
ド１７０が演算命令にない場合は、'Ｉｎｖａｌｉｄ
ｎｕｍｂｅｒ'が保持される。'Ｉｎｖａｌｉｄ ｎｕｍ
ｂｅｒ'はレジスタ番号としては無意味な数である。ソ
ース２レジスタ番号保持ラッチ１７６は、レジスタ番号
１３９に示されるレジスタ番号のうち、ソース２レジス
タ番号フィールド１６８、あるいは、ストアレジスタ番
号フィールド１７１のレジスタ番号を保持する。ソース
１レジスタ番号フィールド１６７、あるいは、アドレス
計算レジスタ番号フィールド１７０が演算命令にない場
合は、'Ｉｎｖａｌｉｄ ｎｕｍｂｅｒ'が保持される。
ディスティネーションレジスタ番号保持ラッチ１７７
は、レジスタ番号１３９に示されるレジスタ番号のう
ち、ディスティネーションレジスタ番号フィールド１６
６のレジスタ番号を保持する。ディスティネーションレ
ジスタ番号フィールド１６６が演算命令にない場合
は、'Ｉｎｖａｌｉｄ ｎｕｍｂｅｒ'が保持される。レ
ジスタ部２６を構成する各１本のレジスタは、ソース１
レジスタ番号保持ラッチ１７５、ソース２レジスタ番号
保持ラッチ１７６、ディスティネーションレジスタ番号
保持ラッチ１７７に保持されたレジスタ番号により特定
される。
は、レジスタ番号１３９に示されるレジスタ番号のう
ち、ソース１レジスタ番号フィールド１６７、あるい
は、アドレス計算レジスタ番号フィールド１７０のレジ
スタ番号を保持する。ソース１レジスタ番号フィールド
１６７、あるいは、アドレス計算レジスタ番号フィール
ド１７０が演算命令にない場合は、'Ｉｎｖａｌｉｄ
ｎｕｍｂｅｒ'が保持される。'Ｉｎｖａｌｉｄ ｎｕｍ
ｂｅｒ'はレジスタ番号としては無意味な数である。ソ
ース２レジスタ番号保持ラッチ１７６は、レジスタ番号
１３９に示されるレジスタ番号のうち、ソース２レジス
タ番号フィールド１６８、あるいは、ストアレジスタ番
号フィールド１７１のレジスタ番号を保持する。ソース
１レジスタ番号フィールド１６７、あるいは、アドレス
計算レジスタ番号フィールド１７０が演算命令にない場
合は、'Ｉｎｖａｌｉｄ ｎｕｍｂｅｒ'が保持される。
ディスティネーションレジスタ番号保持ラッチ１７７
は、レジスタ番号１３９に示されるレジスタ番号のう
ち、ディスティネーションレジスタ番号フィールド１６
６のレジスタ番号を保持する。ディスティネーションレ
ジスタ番号フィールド１６６が演算命令にない場合
は、'Ｉｎｖａｌｉｄ ｎｕｍｂｅｒ'が保持される。レ
ジスタ部２６を構成する各１本のレジスタは、ソース１
レジスタ番号保持ラッチ１７５、ソース２レジスタ番号
保持ラッチ１７６、ディスティネーションレジスタ番号
保持ラッチ１７７に保持されたレジスタ番号により特定
される。
【００３３】演算命令が発行されると信号線１４０が有
効になる。信号線１４０が有効になったならば、レジス
タ部２６はディスティネーションレジスタ番号保持ラッ
チ１７７に保持されたレジスタの予約ビット１７４の値
を、 予約ビット１７４＝"１" にして、レジスタの状態を未定状態にする。演算命令の
実行完了に伴い、演算結果が信号線１４５を通じ書き込
まれたならば、レジスタ部２６はディスティネーション
レジスタ番号保持ラッチ１７７に保持されたレジスタの
予約ビットの値を、 予約ビット＝"０" にして、レジスタの状態を確定状態にする。ソース１レ
ジスタ番号保持ラッチ１７５、ソース２レジスタ番号保
持ラッチ１７６、ディスティネーションレジスタ番号保
持ラッチ１７７は、一実施例として図８に示すような４
演算フィールドからなる長語命令を処理する場合、それ
ぞれ４組づつ設けられている。
効になる。信号線１４０が有効になったならば、レジス
タ部２６はディスティネーションレジスタ番号保持ラッ
チ１７７に保持されたレジスタの予約ビット１７４の値
を、 予約ビット１７４＝"１" にして、レジスタの状態を未定状態にする。演算命令の
実行完了に伴い、演算結果が信号線１４５を通じ書き込
まれたならば、レジスタ部２６はディスティネーション
レジスタ番号保持ラッチ１７７に保持されたレジスタの
予約ビットの値を、 予約ビット＝"０" にして、レジスタの状態を確定状態にする。ソース１レ
ジスタ番号保持ラッチ１７５、ソース２レジスタ番号保
持ラッチ１７６、ディスティネーションレジスタ番号保
持ラッチ１７７は、一実施例として図８に示すような４
演算フィールドからなる長語命令を処理する場合、それ
ぞれ４組づつ設けられている。
【００３４】次に長語命令がどのように処理されるかを
説明する。一実施例として図１に示すような、命令流
Ａ、命令流Ｂ、命令流Ｃの３本の命令流を処理する場合
を例に取り上げる。以下の説明で、左端の数字は、命令
デコード部２３ａが命令発行信号１３３ａを命令フェッ
チ部２２に送った時点から計ったマシンサイクル数を表
す。 ００ 命令デコード部２３ａが命令発行信号１３３ａ
を命令フェッチ部２２に送る。 ０１ 命令発行信号１３３ａを受け取った命令フェッ
チ部は２２は、命令フェッチアドレス１３１ａを主記憶
２１に送り、長語命令がフェッチされてくるのを待つ。 ０２ キャッシュにヒットしたならば、この時刻に長
語命令が命令フェッチ部２２に取り込まれる。キャッシ
ュがミスヒットしたならば、長語命令が取り込まれるま
で待合せを行なう。以下の処理は、キャッシュのヒット
／ミスヒットに関わりなく同じであるため、キャッシュ
にヒットしたとして説明を続ける。 ０３ 命令フェッチ部２２に取り込まれた長語命令
は、命令デコード部２３ａ内の命令バッファ３１に転送
される。
説明する。一実施例として図１に示すような、命令流
Ａ、命令流Ｂ、命令流Ｃの３本の命令流を処理する場合
を例に取り上げる。以下の説明で、左端の数字は、命令
デコード部２３ａが命令発行信号１３３ａを命令フェッ
チ部２２に送った時点から計ったマシンサイクル数を表
す。 ００ 命令デコード部２３ａが命令発行信号１３３ａ
を命令フェッチ部２２に送る。 ０１ 命令発行信号１３３ａを受け取った命令フェッ
チ部は２２は、命令フェッチアドレス１３１ａを主記憶
２１に送り、長語命令がフェッチされてくるのを待つ。 ０２ キャッシュにヒットしたならば、この時刻に長
語命令が命令フェッチ部２２に取り込まれる。キャッシ
ュがミスヒットしたならば、長語命令が取り込まれるま
で待合せを行なう。以下の処理は、キャッシュのヒット
／ミスヒットに関わりなく同じであるため、キャッシュ
にヒットしたとして説明を続ける。 ０３ 命令フェッチ部２２に取り込まれた長語命令
は、命令デコード部２３ａ内の命令バッファ３１に転送
される。
【００３５】０４ 命令バッファ３１内の長語命令
は、 競合判定部３２、 依存関係解明部３３ に送られ、実行部２５の競合判定と、レジスタの依存関
係が調べられる。依存関係解明部３３に送られると同時
に、長語命令から、レジスタ番号が取り出され、信号線
１３９を通じ、レジスタ部２６ａに送られる。レジスタ
部２６ａは、ソース１レジスタ番号保持ラッチ１７５、
ソース２レジスタ番号保持ラッチ１７６、ディスティネ
ーションレジスタ番号保持ラッチ１７７にそれぞれの演
算フィールドごと分けて記憶する。さらに、レジスタ部
２６ａ信号線１３９を通じ送られてきた前レジスタの予
約ビット１７４の値を、信号線１３８を通じ、命令デコ
ード部２３ａに送る。この時刻に、 （ａ）競合関係がなく（競合判定出力１５１＝"１"） かつ、 （ｂ）データ依存関係がなく（依存関係解明出力１５２
＝"１"） かつ、 （ｃ）正常状態（実行状態出力１５３＝"１"） であれば、 命令発行信号１３３＝"１" になる。 ０５ 命令発行信号１３３＝"１" ならば、命令発行器３６が開き、命令バッファ３１内の
長語命令が、演算命令に分割され、各命令スケジュール
部２４内のスケジュールバッファ３７に向け発行され
る。同時に、命令発行信号１３３ａは命令フェッチ部１
１に送られ、次のマシンサイクルで、命令流Ａの次の長
語命令をフェッチする。さらに、予約化信号１４０がレ
ジスタ部２６ａに送られ、ディスティネーションレジス
タ番号保持ラッチに記憶されたレジスタの予約ビット１
７４を未定状態にする。
は、 競合判定部３２、 依存関係解明部３３ に送られ、実行部２５の競合判定と、レジスタの依存関
係が調べられる。依存関係解明部３３に送られると同時
に、長語命令から、レジスタ番号が取り出され、信号線
１３９を通じ、レジスタ部２６ａに送られる。レジスタ
部２６ａは、ソース１レジスタ番号保持ラッチ１７５、
ソース２レジスタ番号保持ラッチ１７６、ディスティネ
ーションレジスタ番号保持ラッチ１７７にそれぞれの演
算フィールドごと分けて記憶する。さらに、レジスタ部
２６ａ信号線１３９を通じ送られてきた前レジスタの予
約ビット１７４の値を、信号線１３８を通じ、命令デコ
ード部２３ａに送る。この時刻に、 （ａ）競合関係がなく（競合判定出力１５１＝"１"） かつ、 （ｂ）データ依存関係がなく（依存関係解明出力１５２
＝"１"） かつ、 （ｃ）正常状態（実行状態出力１５３＝"１"） であれば、 命令発行信号１３３＝"１" になる。 ０５ 命令発行信号１３３＝"１" ならば、命令発行器３６が開き、命令バッファ３１内の
長語命令が、演算命令に分割され、各命令スケジュール
部２４内のスケジュールバッファ３７に向け発行され
る。同時に、命令発行信号１３３ａは命令フェッチ部１
１に送られ、次のマシンサイクルで、命令流Ａの次の長
語命令をフェッチする。さらに、予約化信号１４０がレ
ジスタ部２６ａに送られ、ディスティネーションレジス
タ番号保持ラッチに記憶されたレジスタの予約ビット１
７４を未定状態にする。
【００３６】０６ 命令スケジュール部２４ａ〜ｄの
処理はどれでも同じである。そこで、命令スケジュール
部２４ｂの動作について述べる。図１３に示す手順によ
り生成されるスレッド選択信号１５４を基に、スケジュ
ールバッファ３７内の演算命令は選択される。図１３中
の変数の値を以下のように仮定する。 命令流カウンタ３９の値（ＴＮＣ） ："１０" 例外発生信号１４１の値（Ｓｉｇｎａｌ１４１） ： "０" 受け入れ可能信号１４３の値（Ｓｉｇｎａｌ１４３） ： "１" Ｓｉｇｎａｌ１５５（"１０"） ： "１" Ｓｉｇｎａｌ１５５（"００"） ： "０" 以下、左端のカッコ付きの数字は図１３中のカッコ付き
の数字に対応する。 （１）Ｓｉｇｎａｌ（１４１）＝"０"かつ、Ｓｉｇｎａ
ｌ（１４３）＝"１"であるから、 （２）ＳＴＮにＴＮＣの値を転送する。 （３）Ｓｉｇｎａｌ１５５（"１０"）＝"１"より、 （６）ＴＮＣをＴＮＣ＋１ とする。 （７）ＴＮＣ＝"１１"であるから、ＴＮＣの値は、"０
０" （８）ＳＴＮ（"１０"）の値とＴＮＣ（"００"）の値が
違うので、 （３）Ｓｉｇｎａｌ１５５（"００"）を評価 Ｓｉｇｎａｌ１５５（"００"）＝"００"より、 （４）Ｓｉｇｎａｌ１５４にＴＮＣ（"００"）を転送 ＴＮＣの値は"０１"に更新される。 （５）ＴＮＣ＝"１１"でないので、ＴＮＣの値はそのま
ま。 スレッド選択信号１５４の値は、"００"であるので命令
流Ａが選択される。
処理はどれでも同じである。そこで、命令スケジュール
部２４ｂの動作について述べる。図１３に示す手順によ
り生成されるスレッド選択信号１５４を基に、スケジュ
ールバッファ３７内の演算命令は選択される。図１３中
の変数の値を以下のように仮定する。 命令流カウンタ３９の値（ＴＮＣ） ："１０" 例外発生信号１４１の値（Ｓｉｇｎａｌ１４１） ： "０" 受け入れ可能信号１４３の値（Ｓｉｇｎａｌ１４３） ： "１" Ｓｉｇｎａｌ１５５（"１０"） ： "１" Ｓｉｇｎａｌ１５５（"００"） ： "０" 以下、左端のカッコ付きの数字は図１３中のカッコ付き
の数字に対応する。 （１）Ｓｉｇｎａｌ（１４１）＝"０"かつ、Ｓｉｇｎａ
ｌ（１４３）＝"１"であるから、 （２）ＳＴＮにＴＮＣの値を転送する。 （３）Ｓｉｇｎａｌ１５５（"１０"）＝"１"より、 （６）ＴＮＣをＴＮＣ＋１ とする。 （７）ＴＮＣ＝"１１"であるから、ＴＮＣの値は、"０
０" （８）ＳＴＮ（"１０"）の値とＴＮＣ（"００"）の値が
違うので、 （３）Ｓｉｇｎａｌ１５５（"００"）を評価 Ｓｉｇｎａｌ１５５（"００"）＝"００"より、 （４）Ｓｉｇｎａｌ１５４にＴＮＣ（"００"）を転送 ＴＮＣの値は"０１"に更新される。 （５）ＴＮＣ＝"１１"でないので、ＴＮＣの値はそのま
ま。 スレッド選択信号１５４の値は、"００"であるので命令
流Ａが選択される。
【００３７】０７ 投入演算命令セレクタ４１が開
き、命令流Ａの演算命令が実行部２５ｂ内の演算制御器
４５に向け送られる。同時に命令流番号（"００"）も実
行部２５ｂ内の命令流番号レジスタ４４に送られる。 ０８ 命令流番号レジスタ４４に記憶された命令流番
号（"００"）をもとに、レジスタ部２６ａを選択し、演
算に必要なデータを実行部２５ｂに転送する。 ０９ 演算を開始する。演算器４２は演算パイプライ
ン化されているため、新たな命令が受け入れ可能にな
り、信号線１４３＝"１"になる。 １０ 演算実行中。新たな命令が命令スケジュール部
２４ｂから送られてくる。 １１ 演算終了。演算結果をレジスタ部２６に戻す。
レジスタ部２６ａはディスティネーションレジスタ番号
保持ラッチに記憶されたレジスタのデータ領域に演算結
果を書き込むと同時に予約ビットを確定状態にする。 一実施例として図１に示すような３本の命令流を処理す
る場合、以上のように長語命令は実行される。
き、命令流Ａの演算命令が実行部２５ｂ内の演算制御器
４５に向け送られる。同時に命令流番号（"００"）も実
行部２５ｂ内の命令流番号レジスタ４４に送られる。 ０８ 命令流番号レジスタ４４に記憶された命令流番
号（"００"）をもとに、レジスタ部２６ａを選択し、演
算に必要なデータを実行部２５ｂに転送する。 ０９ 演算を開始する。演算器４２は演算パイプライ
ン化されているため、新たな命令が受け入れ可能にな
り、信号線１４３＝"１"になる。 １０ 演算実行中。新たな命令が命令スケジュール部
２４ｂから送られてくる。 １１ 演算終了。演算結果をレジスタ部２６に戻す。
レジスタ部２６ａはディスティネーションレジスタ番号
保持ラッチに記憶されたレジスタのデータ領域に演算結
果を書き込むと同時に予約ビットを確定状態にする。 一実施例として図１に示すような３本の命令流を処理す
る場合、以上のように長語命令は実行される。
【００３８】
【発明の効果】本発明によれば、命令実行の並列性低下
の原因となる、データ依存関係および演算器の競合を始
めとしたリソース競合を回避でき、その結果実行部が演
算命令を実行していない空き時間を減少させ、高い効率
で実行部を使用することができる。
の原因となる、データ依存関係および演算器の競合を始
めとしたリソース競合を回避でき、その結果実行部が演
算命令を実行していない空き時間を減少させ、高い効率
で実行部を使用することができる。
【図１】本発明の一実施例を示す図である。
【図２】命令デコード部の一実施例を示す図である。
【図３】命令スケジュール部の一実施例を示す図であ
る。
る。
【図４】実行部の一実施例を示す図である。
【図５】メモリアクセスを行なう実行部の一実施例を示
す図である。
す図である。
【図６】レジスタ部の一実施例を示す図である。
【図７】従来のＶＬＩＷ方式の情報処理装置を示す図で
ある。
ある。
【図８】本発明の長語命令の一実施例を示す図である。
【図９】本発明の長語命令を構成する演算命令の一実施
例を示す図である。
例を示す図である。
【図１０】競合判定部の一実施例を示す図である。
【図１１】依存関係解明部の一実施例を示す図である。
【図１２】実行制御部の一実施例を示す図である。
【図１３】スレッド選択論理がスレッド選択信号を生成
する手順を示す図である。
する手順を示す図である。
２１ 主記憶 ２２ 命令フェッチ部 ２３ａ 命令流Ａ命令デコード部 ２３ｂ 命令流Ｂ命令デコード部 ２３ｃ 命令流Ｃ命令デコード部 ２４ａ Ｌ／Ｓ命令スケジュール部 ２４ｂ ＦＡｄｄ命令スケジュール部 ２４ｃ ＦＭｕｌｔ命令スケジュール部 ２４ｄ ＦｉｘＯｐ命令スケジュール部 ２５ａ Ｌ／Ｓ命令実行部 ２５ｂ ＦＡｄｄ命令実行部 ２５ｃ ＦＭｕｌｔ命令実行部 ２５ｄ ＦｉｘＯｐ命令実行部 ２６ａ 命令流Ａレジスタ部 ２６ｂ 命令流Ｂレジスタ部 ２６ｃ 命令流Ｃレジスタ部 ３１ 命令バッファ ３２ 競合判定部 ３３ 依存関係解明部 ３４ 実行制御部 ３５ 受け入れ可能フラグ ３６ 命令発行器 ３７ スケジュールバッファ ３８ スレッド選択論理 ３９ 命令流番号カウンタ ４０ａ〜４０ｄ ｏｐｅｃｏｄｅ コンパレータ ４１ 投入演算命令セレクタ ４２ 演算器 ４３ 演算制御器 ４４ 命令流番号レジスタ ４５ アドレス演算器 ４６ 実行制御器 ４７ メモリアクセス制御器 ５０ レジスタ番号バッファ ５１ａ Ｌ／Ｓ演算フィールドレジスタ番号バッファ ５１ｂ ＦＡｄｄ演算フィールドレジスタ番号バッファ ５１ｃ ＦＭｕｌｔ演算フィールドレジスタ番号バッフ
ァ ５１ｄ ＦｉｘＯｐ演算フィールドレジスタ番号バッフ
ァ ５２ 依存関係解明論理 ５３ 例外発生フラグ ５４ 再実行指示信号生成論理 ７１ 従来のＶＬＩＷ方式情報処理装置の主記憶 ７２ 従来のＶＬＩＷ方式情報処理装置の命令フェッチ
部 ７３ 従来のＶＬＩＷ方式情報処理装置の命令デコード
部 ７５ａ〜ｄ 従来のＶＬＩＷ方式情報処理装置の演算器 ７６ 従来のＶＬＩＷ方式情報処理装置のレジスタ部 ８１ 従来のＶＬＩＷ方式情報処理装置の命令バッファ ８５ 従来のＶＬＩＷ方式情報処理装置の受け入れ可能
ビット ８６ 従来のＶＬＩＷ方式情報処理装置の命令発行器 １７５ ソース１レジスタ番号保持ラッチ １７６ ソース２レジスタ番号保持ラッチ １７７ ディスティネーションレジスタ番号保持ラッチ
ァ ５１ｄ ＦｉｘＯｐ演算フィールドレジスタ番号バッフ
ァ ５２ 依存関係解明論理 ５３ 例外発生フラグ ５４ 再実行指示信号生成論理 ７１ 従来のＶＬＩＷ方式情報処理装置の主記憶 ７２ 従来のＶＬＩＷ方式情報処理装置の命令フェッチ
部 ７３ 従来のＶＬＩＷ方式情報処理装置の命令デコード
部 ７５ａ〜ｄ 従来のＶＬＩＷ方式情報処理装置の演算器 ７６ 従来のＶＬＩＷ方式情報処理装置のレジスタ部 ８１ 従来のＶＬＩＷ方式情報処理装置の命令バッファ ８５ 従来のＶＬＩＷ方式情報処理装置の受け入れ可能
ビット ８６ 従来のＶＬＩＷ方式情報処理装置の命令発行器 １７５ ソース１レジスタ番号保持ラッチ １７６ ソース２レジスタ番号保持ラッチ １７７ ディスティネーションレジスタ番号保持ラッチ
Claims (3)
- 【請求項１】 演算の種類毎に分類されたｎフィールド
（ｎは１以上）の演算フィールドを有し、演算フィール
ド内の各演算命令が他の演算フィールド内の演算命令と
互いに依存関係が無いように構成された長語命令からな
る命令流ｍ本（ｍは１以上）の処理を行なう情報処理装
置であって、 ｍ個の命令デコード部と、 該命令デコード部から発行された演算命令を受ける前記
演算の種類毎に設けられたｎ個の命令スケジュール部
と、 該ｎ個の命令スケジュール部対応にそれぞれ設けられ、
対応する命令スケジュール部から発行された演算命令を
実行する実行部と、 レジスタ部を備え、 前記各命令デコード部は、長語命令を格納する命令バッ
ファと、実行中の長語命令と前記命令バッファ内の長語
命令との間におけるレジスタのデータ依存関係およびリ
ソース競合に基づき、実行中の長語命令内の演算命令全
ての実行が完了していなくとも前記命令バッファ内の長
語命令の前記命令スケジュール部への発行を制御する手
段を備えることを特徴とする情報処理装置。 - 【請求項２】 演算の種類毎に分類されたｎフィールド
（ｎは１以上）の演算フィールドを有し、演算フィール
ド内の各演算命令が他の演算フィールド内の演算命令と
互いに依存関係が無いように構成された長語命令からな
る命令流ｍ本（ｍは１以上）の処理を行なう情報処理装
置であって、 ｍ個の命令デコード部と、該命令デコード部から発行さ
れた演算命令を受ける前記演算の種類毎に設けられたｎ
個の命令スケジュール部と、該ｎ個の命令スケジュール
部対応にそれぞれ設けられ、対応する命令スケジュール
部から発行された演算命令を実行する実行部と、レジス
タ部を備え、 前記各命令デコード部は、長語命令を格納する命令バッ
ファと、実行中の長語命令と前記命令バッファ内の長語
命令との間における、レジスタのデータ依存関係を判定
する判定手段とリソース競合を判定する判定手段と、該
両判定手段の判定結果がレジスタのデータ依存関係がな
く且つリソース競合がないことを示すとき、実行中の長
語命令内の演算命令全ての実行が完了していなくとも命
令バッファ内の長語命令を各演算命令に分け対応する命
令スケジュール部へ発行制御する手段を備え、 前記各命令スケジュール部は、前記命令デコード部から
発行された演算命令を保持する命令スケジュールバッフ
ァと、命令スケジュールバッファに保持された演算命令
の中から実行部に投入する演算命令を選択し、該選択し
た演算命令を命令流番号と共に実行部に向け投入制御す
る手段を備え、 前記各実行部は、前記命令スケジュール部から投入され
る演算命令を実行する演算命令実行手段と、命令スケジ
ュール部から投入される命令流番号を受け取りこれを保
持する手段と、前記投入された演算命令と命令流番号か
ら、前記演算命令実行手段の動作を制御する手段と、前
記演算命令実行手段の状態を前記命令デコード部および
命令スケジュール部に通知する手段を備えることを特徴
とする情報処理装置。 - 【請求項３】 請求項２記載の情報処理装置において、 前記実行部の演算命令実行手段は、演算命令の実行によ
り例外発生を検知したとき例外発生信号を前記命令流番
号に対応する命令デコード部に通知し、 前記デコード部は、例外発生信号を通知した実行部に対
して、前記全ての実行部の演算命令実行手段の状態が受
け入れ可能状態のとき、例外発生をした演算命令の再実
行を指示する手段を備えることを特徴とする情報処理装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10227594A JP3547482B2 (ja) | 1994-04-15 | 1994-04-15 | 情報処理装置 |
| US08/422,220 US5742782A (en) | 1994-04-15 | 1995-04-14 | Processing apparatus for executing a plurality of VLIW threads in parallel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10227594A JP3547482B2 (ja) | 1994-04-15 | 1994-04-15 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07281896A true JPH07281896A (ja) | 1995-10-27 |
| JP3547482B2 JP3547482B2 (ja) | 2004-07-28 |
Family
ID=14323060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10227594A Expired - Fee Related JP3547482B2 (ja) | 1994-04-15 | 1994-04-15 | 情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5742782A (ja) |
| JP (1) | JP3547482B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08161168A (ja) * | 1994-12-01 | 1996-06-21 | Matsushita Electric Ind Co Ltd | データ処理装置 |
| WO1999015958A1 (fr) * | 1997-09-19 | 1999-04-01 | Hitachi, Ltd. | Calculateur a tres long mot d'instruction pourvu d'une fonction de preexecution partielle |
| US6112299A (en) * | 1997-12-31 | 2000-08-29 | International Business Machines Corporation | Method and apparatus to select the next instruction in a superscalar or a very long instruction word computer having N-way branching |
| US6760836B2 (en) | 2000-08-08 | 2004-07-06 | Fujitsu Limited | Apparatus for issuing an instruction to a suitable issue destination |
| JP2005182791A (ja) * | 2003-12-12 | 2005-07-07 | Sharp Corp | 汎用組込みプロセッサ |
| US7376820B2 (en) | 2000-03-16 | 2008-05-20 | Fujitsu Limited | Information processing unit, and exception processing method for specific application-purpose operation instruction |
| JP2009026136A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | マルチプロセッサ装置 |
| JP2010097593A (ja) * | 2008-10-16 | 2010-04-30 | Internatl Business Mach Corp <Ibm> | 命令ブロック・シーケンサ・ロジックを有するマルチ実行ユニットによる命令実行のための回路構成、集積回路デバイス、プログラム、及び方法 |
| JP2010541088A (ja) * | 2007-10-06 | 2010-12-24 | アクシス セミコンダクター インコーポレイテッド | リアルタイム信号処理のための方法及び装置 |
| US8087034B2 (en) | 2003-05-30 | 2011-12-27 | Steven J. Frank | Virtual processor methods and apparatus with unified event notification and consumer-produced memory operations |
| KR20150072734A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전자주식회사 | 멀티 쓰레딩을 지원하기 위한 연산 유닛, 이를 포함하는 프로세서 및 프로세서의 동작 방법 |
Families Citing this family (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643765B1 (en) * | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
| US5742840A (en) * | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
| US6061710A (en) * | 1997-10-29 | 2000-05-09 | International Business Machines Corporation | Multithreaded processor incorporating a thread latch register for interrupt service new pending threads |
| US6240509B1 (en) * | 1997-12-16 | 2001-05-29 | Intel Corporation | Out-of-pipeline trace buffer for holding instructions that may be re-executed following misspeculation |
| US6182210B1 (en) | 1997-12-16 | 2001-01-30 | Intel Corporation | Processor having multiple program counters and trace buffers outside an execution pipeline |
| US6463522B1 (en) * | 1997-12-16 | 2002-10-08 | Intel Corporation | Memory system for ordering load and store instructions in a processor that performs multithread execution |
| US6772324B2 (en) * | 1997-12-17 | 2004-08-03 | Intel Corporation | Processor having multiple program counters and trace buffers outside an execution pipeline |
| EP0945784A1 (en) * | 1998-03-27 | 1999-09-29 | Motorola, Inc. | Method for storing data structures in memory using address pointers, and apparatus |
| US7114056B2 (en) | 1998-12-03 | 2006-09-26 | Sun Microsystems, Inc. | Local and global register partitioning in a VLIW processor |
| US7117342B2 (en) * | 1998-12-03 | 2006-10-03 | Sun Microsystems, Inc. | Implicitly derived register specifiers in a processor |
| US6718457B2 (en) * | 1998-12-03 | 2004-04-06 | Sun Microsystems, Inc. | Multiple-thread processor for threaded software applications |
| US6401155B1 (en) | 1998-12-22 | 2002-06-04 | Philips Electronics North America Corporation | Interrupt/software-controlled thread processing |
| US6275749B1 (en) | 1998-12-22 | 2001-08-14 | Philips Electronics North America Corporation | Interrupt-controlled thread processing |
| US6535905B1 (en) * | 1999-04-29 | 2003-03-18 | Intel Corporation | Method and apparatus for thread switching within a multithreaded processor |
| US6654870B1 (en) * | 1999-06-21 | 2003-11-25 | Pts Corporation | Methods and apparatus for establishing port priority functions in a VLIW processor |
| US6668317B1 (en) * | 1999-08-31 | 2003-12-23 | Intel Corporation | Microengine for parallel processor architecture |
| US6606704B1 (en) * | 1999-08-31 | 2003-08-12 | Intel Corporation | Parallel multithreaded processor with plural microengines executing multiple threads each microengine having loadable microcode |
| US6427196B1 (en) * | 1999-08-31 | 2002-07-30 | Intel Corporation | SRAM controller for parallel processor architecture including address and command queue and arbiter |
| US6983350B1 (en) | 1999-08-31 | 2006-01-03 | Intel Corporation | SDRAM controller for parallel processor architecture |
| WO2001016702A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| HK1046049A1 (zh) | 1999-09-01 | 2002-12-20 | Intel Corporation | 用於多线程处理器的分支指令 |
| US7191309B1 (en) | 1999-09-01 | 2007-03-13 | Intel Corporation | Double shift instruction for micro engine used in multithreaded parallel processor architecture |
| US6625634B1 (en) | 1999-10-01 | 2003-09-23 | Sun Microsystems, Inc. | Efficient implementation of multiprecision arithmetic |
| US6532509B1 (en) | 1999-12-22 | 2003-03-11 | Intel Corporation | Arbitrating command requests in a parallel multi-threaded processing system |
| US6694380B1 (en) | 1999-12-27 | 2004-02-17 | Intel Corporation | Mapping requests from a processing unit that uses memory-mapped input-output space |
| US6307789B1 (en) * | 1999-12-28 | 2001-10-23 | Intel Corporation | Scratchpad memory |
| US7620702B1 (en) | 1999-12-28 | 2009-11-17 | Intel Corporation | Providing real-time control data for a network processor |
| US6631430B1 (en) * | 1999-12-28 | 2003-10-07 | Intel Corporation | Optimizations to receive packet status from fifo bus |
| US6625654B1 (en) * | 1999-12-28 | 2003-09-23 | Intel Corporation | Thread signaling in multi-threaded network processor |
| US6661794B1 (en) * | 1999-12-29 | 2003-12-09 | Intel Corporation | Method and apparatus for gigabit packet assignment for multithreaded packet processing |
| US6952824B1 (en) | 1999-12-30 | 2005-10-04 | Intel Corporation | Multi-threaded sequenced receive for fast network port stream of packets |
| US7480706B1 (en) | 1999-12-30 | 2009-01-20 | Intel Corporation | Multi-threaded round-robin receive for fast network port |
| US6976095B1 (en) | 1999-12-30 | 2005-12-13 | Intel Corporation | Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch |
| US6584522B1 (en) * | 1999-12-30 | 2003-06-24 | Intel Corporation | Communication between processors |
| US6631462B1 (en) * | 2000-01-05 | 2003-10-07 | Intel Corporation | Memory shared between processing threads |
| DE10000960C1 (de) * | 2000-01-12 | 2001-12-20 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung |
| US7856633B1 (en) | 2000-03-24 | 2010-12-21 | Intel Corporation | LRU cache replacement for a partitioned set associative cache |
| US7093109B1 (en) | 2000-04-04 | 2006-08-15 | International Business Machines Corporation | Network processor which makes thread execution control decisions based on latency event lengths |
| US6931641B1 (en) | 2000-04-04 | 2005-08-16 | International Business Machines Corporation | Controller for multiple instruction thread processors |
| US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
| US7139898B1 (en) | 2000-11-03 | 2006-11-21 | Mips Technologies, Inc. | Fetch and dispatch disassociation apparatus for multistreaming processors |
| US7035998B1 (en) | 2000-11-03 | 2006-04-25 | Mips Technologies, Inc. | Clustering stream and/or instruction queues for multi-streaming processors |
| US7127588B2 (en) * | 2000-12-05 | 2006-10-24 | Mindspeed Technologies, Inc. | Apparatus and method for an improved performance VLIW processor |
| US7020871B2 (en) * | 2000-12-21 | 2006-03-28 | Intel Corporation | Breakpoint method for parallel hardware threads in multithreaded processor |
| US7356673B2 (en) * | 2001-04-30 | 2008-04-08 | International Business Machines Corporation | System and method including distributed instruction buffers for storing frequently executed instructions in predecoded form |
| US6868476B2 (en) | 2001-08-27 | 2005-03-15 | Intel Corporation | Software controlled content addressable memory in a general purpose execution datapath |
| US7225281B2 (en) | 2001-08-27 | 2007-05-29 | Intel Corporation | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms |
| US7487505B2 (en) | 2001-08-27 | 2009-02-03 | Intel Corporation | Multithreaded microprocessor with register allocation based on number of active threads |
| US7216204B2 (en) | 2001-08-27 | 2007-05-08 | Intel Corporation | Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment |
| US7126952B2 (en) * | 2001-09-28 | 2006-10-24 | Intel Corporation | Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method |
| DE60131907D1 (de) * | 2001-10-08 | 2008-01-24 | Ericsson Telefon Ab L M | Hidden-job-startpräperation in einem anweisungsparallelen prozessorsystem |
| JP2003140886A (ja) * | 2001-10-31 | 2003-05-16 | Seiko Epson Corp | インストラクションセット及びコンパイラ |
| US7158964B2 (en) * | 2001-12-12 | 2007-01-02 | Intel Corporation | Queue management |
| US7107413B2 (en) | 2001-12-17 | 2006-09-12 | Intel Corporation | Write queue descriptor count instruction for high speed queuing |
| US7269179B2 (en) | 2001-12-18 | 2007-09-11 | Intel Corporation | Control mechanisms for enqueue and dequeue operations in a pipelined network processor |
| US7895239B2 (en) | 2002-01-04 | 2011-02-22 | Intel Corporation | Queue arrays in network devices |
| US7181573B2 (en) | 2002-01-07 | 2007-02-20 | Intel Corporation | Queue array caching in network devices |
| US6934951B2 (en) | 2002-01-17 | 2005-08-23 | Intel Corporation | Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section |
| US7181594B2 (en) * | 2002-01-25 | 2007-02-20 | Intel Corporation | Context pipelines |
| US7610451B2 (en) | 2002-01-25 | 2009-10-27 | Intel Corporation | Data transfer mechanism using unidirectional pull bus and push bus |
| US7149226B2 (en) | 2002-02-01 | 2006-12-12 | Intel Corporation | Processing data packets |
| US7437724B2 (en) | 2002-04-03 | 2008-10-14 | Intel Corporation | Registers for data transfers |
| US7471688B2 (en) * | 2002-06-18 | 2008-12-30 | Intel Corporation | Scheduling system for transmission of cells to ATM virtual circuits and DSL ports |
| ES2199063B1 (es) * | 2002-07-01 | 2005-06-01 | Robert Constant Vanhoutte | Elemento de encofrado. |
| US7337275B2 (en) | 2002-08-13 | 2008-02-26 | Intel Corporation | Free list and ring data structure management |
| US7352769B2 (en) | 2002-09-12 | 2008-04-01 | Intel Corporation | Multiple calendar schedule reservation structure and method |
| US7433307B2 (en) * | 2002-11-05 | 2008-10-07 | Intel Corporation | Flow control in a network environment |
| WO2004049152A1 (en) * | 2002-11-26 | 2004-06-10 | Mplicity Ltd. | A processor capable of multi-threaded execution of a plurality of instruction-sets |
| US6941438B2 (en) | 2003-01-10 | 2005-09-06 | Intel Corporation | Memory interleaving |
| US7443836B2 (en) | 2003-06-16 | 2008-10-28 | Intel Corporation | Processing a data packet |
| US7366877B2 (en) * | 2003-09-17 | 2008-04-29 | International Business Machines Corporation | Speculative instruction issue in a simultaneously multithreaded processor |
| US7213099B2 (en) * | 2003-12-30 | 2007-05-01 | Intel Corporation | Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches |
| US7523330B2 (en) * | 2004-06-30 | 2009-04-21 | Sun Microsystems, Inc. | Thread-based clock enabling in a multi-threaded processor |
| US20060229638A1 (en) * | 2005-03-29 | 2006-10-12 | Abrams Robert M | Articulating retrieval device |
| US20090044159A1 (en) * | 2007-08-08 | 2009-02-12 | Mplicity Ltd. | False path handling |
| WO2010021119A1 (ja) * | 2008-08-21 | 2010-02-25 | パナソニック株式会社 | 命令制御装置 |
| CN102436368B (zh) * | 2011-12-31 | 2016-06-01 | 北京像素软件科技股份有限公司 | 一种网络游戏中的指令处理方法 |
| KR102270791B1 (ko) * | 2014-12-10 | 2021-06-29 | 삼성전자주식회사 | 매크로 명령어를 처리하는 방법 및 장치 |
| WO2018120016A1 (zh) * | 2016-12-30 | 2018-07-05 | 上海寒武纪信息科技有限公司 | 用于执行lstm神经网络运算的装置和运算方法 |
| US10671349B2 (en) | 2017-07-24 | 2020-06-02 | Tesla, Inc. | Accelerated mathematical engine |
| US11157441B2 (en) | 2017-07-24 | 2021-10-26 | Tesla, Inc. | Computational array microprocessor system using non-consecutive data formatting |
| US11157287B2 (en) | 2017-07-24 | 2021-10-26 | Tesla, Inc. | Computational array microprocessor system with variable latency memory access |
| US11893393B2 (en) | 2017-07-24 | 2024-02-06 | Tesla, Inc. | Computational array microprocessor system with hardware arbiter managing memory requests |
| US11409692B2 (en) | 2017-07-24 | 2022-08-09 | Tesla, Inc. | Vector computational unit |
| US11561791B2 (en) | 2018-02-01 | 2023-01-24 | Tesla, Inc. | Vector computational unit receiving data elements in parallel from a last row of a computational array |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295249A (en) * | 1990-05-04 | 1994-03-15 | International Business Machines Corporation | Compounding preprocessor for cache for identifying multiple instructions which may be executed in parallel |
| EP0474297B1 (en) * | 1990-09-05 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Very long instruction word machine for efficient execution of programs with conditional branches |
| US5299321A (en) * | 1990-12-18 | 1994-03-29 | Oki Electric Industry Co., Ltd. | Parallel processing device to operate with parallel execute instructions |
| JP2908598B2 (ja) * | 1991-06-06 | 1999-06-21 | 松下電器産業株式会社 | 情報処理装置 |
| US5511172A (en) * | 1991-11-15 | 1996-04-23 | Matsushita Electric Co. Ind, Ltd. | Speculative execution processor |
| JPH05233281A (ja) * | 1992-02-21 | 1993-09-10 | Toshiba Corp | 電子計算機 |
| US5513363A (en) * | 1994-08-22 | 1996-04-30 | Hewlett-Packard Company | Scalable register file organization for a computer architecture having multiple functional units or a large register file |
-
1994
- 1994-04-15 JP JP10227594A patent/JP3547482B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-14 US US08/422,220 patent/US5742782A/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08161168A (ja) * | 1994-12-01 | 1996-06-21 | Matsushita Electric Ind Co Ltd | データ処理装置 |
| WO1999015958A1 (fr) * | 1997-09-19 | 1999-04-01 | Hitachi, Ltd. | Calculateur a tres long mot d'instruction pourvu d'une fonction de preexecution partielle |
| US6112299A (en) * | 1997-12-31 | 2000-08-29 | International Business Machines Corporation | Method and apparatus to select the next instruction in a superscalar or a very long instruction word computer having N-way branching |
| US7376820B2 (en) | 2000-03-16 | 2008-05-20 | Fujitsu Limited | Information processing unit, and exception processing method for specific application-purpose operation instruction |
| US6760836B2 (en) | 2000-08-08 | 2004-07-06 | Fujitsu Limited | Apparatus for issuing an instruction to a suitable issue destination |
| US8087034B2 (en) | 2003-05-30 | 2011-12-27 | Steven J. Frank | Virtual processor methods and apparatus with unified event notification and consumer-produced memory operations |
| US8271997B2 (en) | 2003-05-30 | 2012-09-18 | Steven J. Frank | General purpose embedded processor |
| US8621487B2 (en) | 2003-05-30 | 2013-12-31 | Steven J. Frank | Virtual processor methods and apparatus with unified event notification and consumer-producer memory operations |
| JP2005182791A (ja) * | 2003-12-12 | 2005-07-07 | Sharp Corp | 汎用組込みプロセッサ |
| JP2009026136A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | マルチプロセッサ装置 |
| JP2010541088A (ja) * | 2007-10-06 | 2010-12-24 | アクシス セミコンダクター インコーポレイテッド | リアルタイム信号処理のための方法及び装置 |
| JP2010097593A (ja) * | 2008-10-16 | 2010-04-30 | Internatl Business Mach Corp <Ibm> | 命令ブロック・シーケンサ・ロジックを有するマルチ実行ユニットによる命令実行のための回路構成、集積回路デバイス、プログラム、及び方法 |
| KR20150072734A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전자주식회사 | 멀티 쓰레딩을 지원하기 위한 연산 유닛, 이를 포함하는 프로세서 및 프로세서의 동작 방법 |
| JP2015122063A (ja) * | 2013-12-20 | 2015-07-02 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | マルチスレッディングを支援するための演算ユニット、それを含むプロセッサ及びプロセッサの動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5742782A (en) | 1998-04-21 |
| JP3547482B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3547482B2 (ja) | 情報処理装置 | |
| US11204770B2 (en) | Microprocessor having self-resetting register scoreboard | |
| US6415380B1 (en) | Speculative execution of a load instruction by associating the load instruction with a previously executed store instruction | |
| US5404552A (en) | Pipeline risc processing unit with improved efficiency when handling data dependency | |
| US5655096A (en) | Method and apparatus for dynamic scheduling of instructions to ensure sequentially coherent data in a processor employing out-of-order execution | |
| US5913048A (en) | Dispatching instructions in a processor supporting out-of-order execution | |
| EP1050804A1 (en) | Execution of instruction loops | |
| EP0394624B1 (en) | Multiple sequence processor system | |
| JP2000148489A (ja) | コンピュ―タシステム | |
| JP2005235233A (ja) | コンピュータシステム | |
| KR100493126B1 (ko) | 데이터정밀도모드표시기를구비한다중파이프라인형마이크로프로세서 | |
| JPH10154073A (ja) | データ依存性を管理する装置及び方法 | |
| KR100864890B1 (ko) | 데이터 처리장치에서의 소스 레지스터 록킹 | |
| US6871343B1 (en) | Central processing apparatus and a compile method | |
| CN119065717A (zh) | 存储顺序违例处理方法、装置、电子设备及介质 | |
| JP3146077B2 (ja) | プロセッサ | |
| KR20000005685A (ko) | 분산인스트럭션완료로직 | |
| US6311267B1 (en) | Just-in-time register renaming technique | |
| US7313674B2 (en) | Instruction control device and method therefor | |
| JP3146058B2 (ja) | 並列処理型プロセッサシステムおよび並列処理型プロセッサシステムの制御方法 | |
| US5850563A (en) | Processor and method for out-of-order completion of floating-point operations during load/store multiple operations | |
| US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
| US6789185B1 (en) | Instruction control apparatus and method using micro program | |
| TW202344988A (zh) | 用於最佳化迴路重放性能的處理器中捕獲迴路的最佳化 | |
| EP1050805A1 (en) | Transfer of guard values in a computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| TRDD | Decision of grant or rejection written | ||
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040318 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |