JPH07283317A - Wiring forming method for semiconductor device - Google Patents
Wiring forming method for semiconductor deviceInfo
- Publication number
- JPH07283317A JPH07283317A JP6100621A JP10062194A JPH07283317A JP H07283317 A JPH07283317 A JP H07283317A JP 6100621 A JP6100621 A JP 6100621A JP 10062194 A JP10062194 A JP 10062194A JP H07283317 A JPH07283317 A JP H07283317A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、高周波スパッタリングにより形成さ
れるグラファイト層のみが除去され、層間絶縁膜自体
は、除去されないようにした、半導体装置の配線形成方
法を提供することを目的とする。
【構成】表面に酸化膜１２が形成された半導体基板１１
上に、第一の配線層１３を形成し、その上にポリイミド
系樹脂から成る層間絶縁膜１４を形成し、該層間絶縁膜
にスルーホール１４ａを形成して、高周波スパッタリン
グにより該スルーホール１４ａの開口部にあたる該第一
の配線層１３ａをエッチング処理した後、該層間絶縁膜
の表面に、第二の配線層１５を形成するようにした、半
導体装置１０の配線形成方法において、上記高周波スパ
ッタリングにより層間絶縁膜１４の表面に形成されたグ
ラファイト層１４ｂが、第二の配線層を形成した後に、
アニール処理によって、除去されるように、半導体装置
の配線形成方法を構成する。
(57) [Summary] [Object] It is an object of the present invention to provide a method for forming a wiring of a semiconductor device, in which only a graphite layer formed by high frequency sputtering is removed and the interlayer insulating film itself is not removed. And [Structure] Semiconductor substrate 11 having oxide film 12 formed on the surface
A first wiring layer 13 is formed thereon, an interlayer insulating film 14 made of a polyimide resin is formed thereon, a through hole 14a is formed in the interlayer insulating film, and the through hole 14a is formed by high frequency sputtering. In the wiring forming method of the semiconductor device 10, wherein the second wiring layer 15 is formed on the surface of the interlayer insulating film after etching the first wiring layer 13a corresponding to the opening, After the graphite layer 14b formed on the surface of the interlayer insulating film 14 forms the second wiring layer,
The wiring forming method of the semiconductor device is configured so that the wiring is removed by the annealing treatment.
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の表面に、
ポリイミド系樹脂から成る層間絶縁膜を介して多層配線
層を形成するようにした、半導体装置の配線形成方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a wiring forming method for a semiconductor device, in which a multilayer wiring layer is formed via an interlayer insulating film made of a polyimide resin.
【０００２】[0002]
【従来の技術】従来、半導体装置の表面に、ポリイミド
系樹脂から成る層間絶縁膜を介して多層配線層を形成す
る場合、例えば図２に示すように、配線層が形成され
る。即ち、図２において、半導体装置１は、半導体基板
２、例えばシリコン基板の表面にＳｉＯ2の酸化膜３が
形成されている。この酸化膜３は、図示の場合、切欠部
３ａ，３ｂにより、上記半導体基板２の表面を露出せし
めている。そして、このような半導体装置１に対して、
図２（Ａ）に示すように、先づ上記シリコン基板２の表
面に、酸化膜３の上から、アルミニウム等の金属から成
る第一の配線層４が形成される。この第一の配線層４
は、上記酸化膜３の切欠部３ａ，３ｂを介して、それぞ
れ半導体基板２の表面に接触するようになっている。2. Description of the Related Art Conventionally, when a multilayer wiring layer is formed on the surface of a semiconductor device via an interlayer insulating film made of a polyimide resin, a wiring layer is formed, for example, as shown in FIG. That is, in FIG. 2, in the semiconductor device 1, the oxide film 3 of SiO 2 is formed on the surface of the semiconductor substrate 2, for example, a silicon substrate. In the illustrated case, the oxide film 3 exposes the surface of the semiconductor substrate 2 by the notches 3a and 3b. Then, for such a semiconductor device 1,
As shown in FIG. 2A, first, a first wiring layer 4 made of a metal such as aluminum is formed on the surface of the silicon substrate 2 from above the oxide film 3. This first wiring layer 4
Respectively come into contact with the surface of the semiconductor substrate 2 through the notches 3a and 3b of the oxide film 3.
【０００３】続いて、図２（Ｂ）に示すように、該第一
の配線層４の上から、ポリイミド系樹脂（ＰＩＸ）から
成る層間絶縁膜５が形成され、この層間絶縁膜５にスル
ーホール５ａが形成される。その後、アルゴン（Ａｒ）
を使用したＲＦ（高周波）エッチングにより、第一の配
線層４の該スルーホール５ａにより露出せしめられる部
分４ａのＡｌ2Ｏ3除去すると共に、第二の配線層の接着
性を向上する為にＰＩＸ表面を荒らす。このとき、上記
層間絶縁膜５の表面には、変質したグラファイト層５ｂ
（図２（Ｃ）参照）が形成されることになる。これは、
ポリイミドの表面から、スパッタリングによって、酸
素，窒素の原子が解離し、環化反応によって、グラファ
イトが形成されるためである。Subsequently, as shown in FIG. 2B, an interlayer insulating film 5 made of a polyimide resin (PIX) is formed on the first wiring layer 4, and the interlayer insulating film 5 is made to pass through. The hole 5a is formed. After that, argon (Ar)
Is used to remove Al 2 O 3 in the portion 4a of the first wiring layer 4 exposed by the through hole 5a, and to improve the adhesiveness of the second wiring layer by PIX. Roughen the surface. At this time, the altered graphite layer 5b is formed on the surface of the interlayer insulating film 5.
(See FIG. 2C) will be formed. this is,
This is because oxygen and nitrogen atoms are dissociated from the surface of the polyimide by sputtering, and graphite is formed by the cyclization reaction.
【０００４】その後、図２（Ｃ）に示すように、該層間
絶縁膜５の上から、第二の配線層６が形成される。Then, as shown in FIG. 2C, a second wiring layer 6 is formed on the interlayer insulating film 5.
【０００５】最後に、上述したグラファイト層５ｂは、
導電性を有しているため、このまま放置すると、素子特
性が悪化してしまうので、Ｏ2アッシング処理が行なわ
れる。これにより、上記グラファイト層５ｂは、ラジカ
ルイオン化したＯ2がぶつかることにより、機械的に除
去され得ることになる。Finally, the above-mentioned graphite layer 5b is
Since it has conductivity, if it is left as it is, the device characteristics are deteriorated. Therefore, O 2 ashing treatment is performed. As a result, the graphite layer 5b can be mechanically removed by collision of radically ionized O 2 .
【０００６】かくして、層間絶縁膜５を挟んだ二層の配
線層４，６を有する半導体装置１が完成することとな
る。Thus, the semiconductor device 1 having the two wiring layers 4 and 6 with the interlayer insulating film 5 sandwiched therebetween is completed.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな構成の半導体装置１においては、図２（Ｃ）に示す
ように、ポリイミド系樹脂から成る層間絶縁膜５のエッ
チング処理の際に生ずるグラファイト層５ｂの除去のた
めに、Ｏ2アッシング処理が利用されているが、このＯ2
アッシング処理は、比較的反応が速いことから、グラフ
ァイト層５ｂの除去の際に、層間絶縁膜５自体も、部分
的に除去されることになる。従って、場合によっては、
層間絶縁膜５は、絶縁膜としての機能が阻害されるほど
除去されてしまうという問題があった。However, in the semiconductor device 1 having such a structure, as shown in FIG. 2C, a graphite layer formed during the etching process of the interlayer insulating film 5 made of a polyimide resin. for 5b removal, although O 2 ashing process is utilized, the O 2
Since the ashing process has a relatively fast reaction, the interlayer insulating film 5 itself is partially removed when the graphite layer 5b is removed. Therefore, in some cases,
There is a problem that the interlayer insulating film 5 is removed to such an extent that the function as an insulating film is hindered.
【０００８】本発明は、以上の点に鑑み、高周波スパッ
タリングにより形成されるグラファイト層のみが除去さ
れ、層間絶縁膜自体は、除去されないようにした、半導
体装置の配線形成方法を提供することを目的としてい
る。In view of the above points, it is an object of the present invention to provide a wiring forming method for a semiconductor device in which only the graphite layer formed by high frequency sputtering is removed and the interlayer insulating film itself is not removed. I am trying.
【０００９】[0009]
【課題を解決するための手段】上記目的は、本発明によ
れば、表面に酸化膜が形成された半導体基板上に、第一
の配線層を形成し、その上にポリイミド系樹脂から成る
層間絶縁膜を形成し、該層間絶縁膜にスルーホールを形
成して、高周波スパッタリングにより、該スルーホール
の開口部にあたる該第一の配線層をエッチング処理した
後、該層間絶縁膜の表面に、第二の配線層を形成するよ
うにした、半導体装置の配線形成方法において、上記高
周波スパッタリングにより層間絶縁膜の表面に形成され
たグラファイト層が、第二の配線層を形成した後に、ア
ニール処理によって、除去されることを特徴とする、半
導体装置の配線形成方法により、達成される。According to the present invention, the above object is to form a first wiring layer on a semiconductor substrate having an oxide film formed on the surface thereof, and to form an interlayer of a polyimide resin on the first wiring layer. An insulating film is formed, a through hole is formed in the interlayer insulating film, and the first wiring layer corresponding to the opening of the through hole is etched by high frequency sputtering. In the method for forming a wiring of a semiconductor device, which is configured to form a second wiring layer, the graphite layer formed on the surface of the interlayer insulating film by the high frequency sputtering, after forming the second wiring layer, by annealing treatment, This is achieved by a method for forming a wiring of a semiconductor device, which is characterized by being removed.
【００１０】[0010]
【作用】上記構成によれば、ポリイミド系樹脂から成る
層間絶縁膜の高周波スパッタリングによるエッチング処
理の際に生ずるグラファイト層は、アニール処理によっ
て、開環反応を起こして分解する。これにより、上記グ
ラファイト層は、元のポリイミド系樹脂に近い組成に戻
ることになり、実質的にグラファイト層が除去されるこ
とになる。その際、上記アニール処理は、層間絶縁膜自
体には作用しないので、層間絶縁膜は除去されることが
ない。従って、絶縁膜としての機能が阻害されるような
ことはなく、第一の配線層及び第二の配線層は、該層間
絶縁膜により、確実に絶縁され得ることになる。According to the above construction, the graphite layer formed during the etching treatment of the interlayer insulating film made of the polyimide resin by the high frequency sputtering causes the ring-opening reaction to be decomposed by the annealing treatment. As a result, the graphite layer returns to a composition close to that of the original polyimide resin, and the graphite layer is substantially removed. At that time, since the annealing treatment does not act on the interlayer insulating film itself, the interlayer insulating film is not removed. Therefore, the function as an insulating film is not hindered, and the first wiring layer and the second wiring layer can be reliably insulated by the interlayer insulating film.
【００１１】[0011]
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１（Ａ），（Ｂ）及び（Ｃ）
は、本発明による半導体装置の配線形成方法の一実施例
における製造工程を順次に示している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below based on the embodiments shown in the drawings. 1 (A), (B) and (C)
FIG. 3 sequentially shows a manufacturing process in one embodiment of a wiring forming method for a semiconductor device according to the present invention.
【００１２】図１において、半導体装置１０は、半導体
基板１１、例えばシリコン基板の表面にＳｉＯ2の酸化
膜１２が形成されている。この酸化膜１２は、図示の場
合、切欠部１２ａ，１２ｂにより、上記半導体基板１１
の表面を露出せしめている。そして、このような半導体
装置１０に対して、図１（Ａ）に示すように、先づ上記
シリコン基板１１の表面に、酸化膜１２の上から、アル
ミニウム等の金属から成る第一の配線層１３が形成され
る。この第一の配線層１３は、上記酸化膜１２の切欠部
１２ａ，１２ｂを介して、それぞれ半導体基板１１の表
面に接触するようになっている。In FIG. 1, a semiconductor device 10 has a semiconductor substrate 11, for example, a silicon substrate on which an oxide film 12 of SiO 2 is formed. In the illustrated case, the oxide film 12 is formed on the semiconductor substrate 11 by the notches 12a and 12b.
The surface of is exposed. Then, for such a semiconductor device 10, as shown in FIG. 1A, first, on the surface of the silicon substrate 11, a first wiring layer made of a metal such as aluminum is formed on the oxide film 12. 13 is formed. The first wiring layer 13 comes into contact with the surface of the semiconductor substrate 11 through the cutouts 12a and 12b of the oxide film 12, respectively.
【００１３】続いて、図１（Ｂ）に示すように、該第一
の配線層１３の上から、ポリイミド系樹脂（ＰＩＸ）か
ら成る層間絶縁膜１４が形成され、この層間絶縁膜１４
にスルーホール１４ａが形成される。その後、ＲＦ（高
周波）エッチングにより、第一の配線層１３の該層間絶
縁膜１４の該スルーホール１４ａにより露出せしめられ
る部分１３ａのＡｌ2Ｏ3を除去すると共に、第二の配線
層の接着性を向上する為にＰＩＸ表面を荒らす。このと
き、上記層間絶縁膜１４の表面には、変質したグラファ
イト層１４ｂ（図１（Ｃ）参照）が形成されることにな
る。Subsequently, as shown in FIG. 1B, an interlayer insulating film 14 made of a polyimide resin (PIX) is formed on the first wiring layer 13, and the interlayer insulating film 14 is formed.
A through hole 14a is formed at. Then, by RF (radio frequency) etching, Al 2 O 3 in the portion 13a of the first wiring layer 13 exposed by the through hole 14a of the interlayer insulating film 14 is removed, and the adhesiveness of the second wiring layer is improved. Roughen the PIX surface to improve At this time, the altered graphite layer 14b (see FIG. 1C) is formed on the surface of the interlayer insulating film 14.
【００１４】その後、図１（Ｃ）に示すように、該層間
絶縁膜１４の上から、第二の配線層１５が形成される。Thereafter, as shown in FIG. 1C, a second wiring layer 15 is formed on the interlayer insulating film 14.
【００１５】最後に、半導体基板１０を、アニール炉１
６内に入れ、該アニール炉１６内にＯ2＋Ｎ2から成る混
合ガスを導入することにより、約４００℃にて、アニー
ル処理が行なわれる。これにより、上記グラファイト層
１４ｂは、上記混合ガスのＯ2と反応して、開環反応に
より分解し、元のポリイミド系樹脂の表面の組成に近い
状態に戻ることになる。従って、実質的に、グラファイ
ト層１４ｂが除去されることになる。Finally, the semiconductor substrate 10 is annealed in the annealing furnace 1
6 and the mixed gas of O 2 + N 2 is introduced into the annealing furnace 16 to perform the annealing treatment at about 400 ° C. As a result, the graphite layer 14b reacts with O 2 of the mixed gas and is decomposed by the ring-opening reaction to return to a state close to the composition of the surface of the original polyimide resin. Therefore, the graphite layer 14b is substantially removed.
【００１６】かくして、層間絶縁膜１４を挟んだ二層の
配線層１３，１５を有する半導体装置１０が完成するこ
ととなる。Thus, the semiconductor device 10 having the two wiring layers 13 and 15 sandwiching the interlayer insulating film 14 is completed.
【００１７】本発明による半導体装置１０の配線形成方
法は、以上のように構成されており、ポリイミド系樹脂
から成る層間絶縁膜１４の高周波スパッタリングによる
エッチング処理の際に生ずるグラファイト層１４ｂは、
アニール処理によって、実質的に除去される。その際、
上記アニール処理は、ポリイミド系樹脂に対しては作用
しないので、層間絶縁膜１４が除去されるようなことは
ない。従って、層間絶縁膜１４は、絶縁膜としての機能
が阻害されるようなことはなく、第一の配線層１３及び
第二の配線層１５が、互いに該層間絶縁膜１４により、
確実に絶縁され得ることになる。The wiring forming method of the semiconductor device 10 according to the present invention is configured as described above, and the graphite layer 14b generated during the etching treatment of the interlayer insulating film 14 made of polyimide resin by high frequency sputtering is
It is substantially removed by the annealing treatment. that time,
Since the annealing treatment does not act on the polyimide resin, the interlayer insulating film 14 is not removed. Therefore, the interlayer insulating film 14 does not hinder the function as an insulating film, and the first wiring layer 13 and the second wiring layer 15 are mutually separated by the interlayer insulating film 14.
It can be surely insulated.
【００１８】尚、上述した実施例においては、アニール
処理は、アニール炉１６内にて、Ｏ2＋Ｎ2から成る混合
ガスを導入することにより行なわれているが、これに限
らず、例えばアニール炉１６の炉口に近い位置に置くこ
とにより、外部から空気中の酸素が半導体装置１０まで
回り込むようにすることによって、Ｎ2ガスのみを導入
することにより、実質的にＯ2＋Ｎ2から成る混合ガスの
下でのアニール処理が行なわれる。これにより、グラフ
ァイト層１４ｂは、上述したように開環反応によって分
解せしめられ得る。In the above-mentioned embodiment, the annealing treatment is carried out by introducing a mixed gas of O 2 + N 2 in the annealing furnace 16, but the present invention is not limited to this and, for example, the annealing furnace is used. The oxygen in the air is introduced from the outside to the semiconductor device 10 by placing it near the furnace opening 16 and only the N 2 gas is introduced, so that the mixture essentially consists of O 2 + N 2. Annealing under gas is performed. Thereby, the graphite layer 14b can be decomposed by the ring-opening reaction as described above.
【００１９】[0019]
【発明の効果】以上述べたように、本発明によれば、ポ
リイミド系樹脂から成る層間絶縁膜の表面に生ずるグラ
ファイト層は、アニール処理によって、開環反応を起こ
して分解する。これにより、上記グラファイト層は、元
のポリイミド系樹脂に近い組成に戻ることになり、実質
的にグラファイト層が除去されることになる。その際、
上記アニール処理は、層環絶縁膜自体には作用しないの
で、層間絶縁膜は除去され得ない。従って、層間絶縁膜
は、絶縁膜としての機能が阻害されるようなことはな
く、第一の配線層及び第二の配線層は、該層間絶縁膜に
より、確実に絶縁され得ることになる。As described above, according to the present invention, the graphite layer formed on the surface of the interlayer insulating film made of the polyimide resin is decomposed by the ring-opening reaction by the annealing treatment. As a result, the graphite layer returns to a composition close to that of the original polyimide resin, and the graphite layer is substantially removed. that time,
Since the annealing treatment does not act on the layered ring insulating film itself, the interlayer insulating film cannot be removed. Therefore, the interlayer insulating film does not hinder the function as an insulating film, and the first wiring layer and the second wiring layer can be reliably insulated by the interlayer insulating film.
【００２０】かくして、本発明によれば、高周波スパッ
タリングにより形成されるグラファイト層のみが実質的
に除去され、層間絶縁膜自体は、除去されないようにし
た、極めて優れた半導体装置の配線形成方法が提供され
得ることになる。Thus, according to the present invention, an extremely excellent method for forming a wiring of a semiconductor device is provided in which only the graphite layer formed by high frequency sputtering is substantially removed and the interlayer insulating film itself is not removed. Can be done.
【図１】本発明による半導体装置の配線形成方法の一実
施例における製造工程を順次に示す（Ａ），（Ｂ）及び
（Ｃ）は概略断面図である。1A, 1B, and 1C are schematic cross-sectional views sequentially showing manufacturing steps in an embodiment of a wiring forming method for a semiconductor device according to the present invention.
【図２】従来の半導体装置の配線形成方法の一例におけ
る製造工程を順次に示す（Ａ），（Ｂ）及び（Ｃ）は概
略断面図である。2A to 2C are schematic cross-sectional views sequentially showing manufacturing steps in an example of a conventional wiring forming method for a semiconductor device.
１０ 半導体装置 １１ 半導体基板 １２ 酸化膜 １３ 第一の配線層 １４ 層間絶縁膜 １４ａ スルーホール １４ｂ グラファイト層 １５ 第二の配線層 １６ アニール炉 10 semiconductor device 11 semiconductor substrate 12 oxide film 13 first wiring layer 14 interlayer insulating film 14a through hole 14b graphite layer 15 second wiring layer 16 annealing furnace
Claims (3)
に、第一の配線層を形成し、その上にポリイミド系樹脂
から成る層間絶縁膜を形成し、該層間絶縁膜にスルーホ
ールを形成して、高周波スパッタリングにより、該スル
ーホール開口部にあたる第一の配線層をエッチング処理
した後、該層間絶縁膜の表面に、第二の配線層を形成す
るようにした、半導体装置の配線形成方法において、 上記高周波スパッタリングにより層間絶縁膜の表面に形
成されたグラファイト層が、第二の配線層を形成した後
に、アニール処理によって、除去されることを特徴とす
る、半導体装置の配線形成方法。1. A first wiring layer is formed on a semiconductor substrate having an oxide film formed on its surface, an interlayer insulating film made of a polyimide resin is formed thereon, and a through hole is formed in the interlayer insulating film. Forming and etching the first wiring layer corresponding to the through-hole opening by high frequency sputtering, and then forming a second wiring layer on the surface of the interlayer insulating film. In the method, the graphite layer formed on the surface of the interlayer insulating film by the high frequency sputtering is removed by an annealing treatment after forming the second wiring layer.
で行なわれることを特徴とする、請求項１に記載の半導
体装置の配線形成方法。2. The wiring forming method for a semiconductor device according to claim 1, wherein the annealing treatment is performed under an O 2 + N 2 mixed gas.
度にて行なわれることを特徴とする、請求項１または２
に記載の半導体装置の配線形成方法。3. The annealing treatment is performed at a temperature of 400 ° C. ± 10 ° C. 3.
A method for forming a wiring of a semiconductor device according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6100621A JPH07283317A (en) | 1994-04-13 | 1994-04-13 | Wiring forming method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6100621A JPH07283317A (en) | 1994-04-13 | 1994-04-13 | Wiring forming method for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283317A true JPH07283317A (en) | 1995-10-27 |
Family
ID=14278919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6100621A Pending JPH07283317A (en) | 1994-04-13 | 1994-04-13 | Wiring forming method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283317A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999038208A1 (en) * | 1998-01-22 | 1999-07-29 | Citizen Watch Co., Ltd. | Method of fabricating semiconductor device |
-
1994
- 1994-04-13 JP JP6100621A patent/JPH07283317A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999038208A1 (en) * | 1998-01-22 | 1999-07-29 | Citizen Watch Co., Ltd. | Method of fabricating semiconductor device |
| EP1065714A4 (en) * | 1998-01-22 | 2001-03-21 | Citizen Watch Co Ltd | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6960515B2 (en) | Method of forming a metal gate | |
| JPS63301548A (en) | Manufacture of semiconductor device | |
| JPH08250596A (en) | Method for forming metal wiring of semiconductor device | |
| JPH01199456A (en) | Manufacture of semiconductor integrated circuit | |
| JPH07283317A (en) | Wiring forming method for semiconductor device | |
| JPS5910271A (en) | Semiconductor device | |
| JPS5910064B2 (en) | Manufacturing method of multilayer wiring structure | |
| JPS60119755A (en) | Semiconductor integrated circuit device with multilayered wiring | |
| JPH04196122A (en) | Manufacturing method of semiconductor device | |
| JP2906489B2 (en) | Method for manufacturing semiconductor device | |
| JP2004522315A (en) | Semiconductor structure | |
| JPH04320029A (en) | Manufacture of semiconductor device | |
| JP2906491B2 (en) | Method for manufacturing semiconductor device | |
| JP2806757B2 (en) | Method for manufacturing semiconductor device | |
| JP3572874B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| JPS58161344A (en) | Manufacture of semiconductor device | |
| JPH1022379A (en) | Method for manufacturing semiconductor device | |
| JPH06291201A (en) | Manufacture of semiconductor device | |
| JPH03120826A (en) | Formation of metal wiring of semiconductor device | |
| JPH1187272A (en) | Method for manufacturing semiconductor device | |
| JPH07283316A (en) | Wiring forming method for semiconductor device | |
| JPH05308057A (en) | Manufacture of semiconductor device | |
| JPH05243226A (en) | Manufacture of semiconductor device | |
| KR20000048042A (en) | Aluminum wiring and semiconductor device and fabrication method of the same | |
| KR910000807Y1 (en) | Multiplayer semiconductor |